JP2010177286A - 半導体受光素子およびその製造方法 - Google Patents

Abstract

【課題】受光に起因しないｐｎ接合容量を低減し、かつ、素子の小サイズ化に有利な半導体受光素子を提供する。
【解決手段】本実施形態の半導体受光素子１は、ｎ型半導体基板１０１と、ｎ型半導体基板１０１に形成されたメサ状の受光領域１１０と、受光領域１１０の上面に設けられた受光面１１９と、受光領域１１０上に形成されたｐ型電極１１２と、を有する。受光領域１１０は、ｐ型コンタクト層を備える。ｐ型コンタクト層は、受光面１１９の直下に形成されている。ｐ型電極１１２は、受光面１１９内に配置されている。
【選択図】図１

Description

本発明は、半導体受光素子に関する。

近年の技術の発展に伴い、光通信、光計測、光情報処理等の分野における高速且つ大容量化は必須であり、受光素子においては、高速応答に優れた半導体受光素子の開発が不可欠である。例えば、これらの半導体受光素子においては、素子特性の他にも、使用環境やパッケージ設計の自由度等の点から高い信頼性や低コスト化が可能な高い生産性が要求されている。波長１μｍ〜１．６μｍ帯の半導体受光素子の例としては、化合物半導体からなるＰＩＮフォトダイオード（以下、ＰＩＮ−ＰＤという。）（例えば、非特許文献１、非特許文献２、特許文献１）やアバランシェフォトダイオード（以下、ＡＰＤという。）（例えば、特許文献２、非特許文献３、特許文献３）等がある。これらの半導体受光素子では、非特許文献１、特許文献２、非特許文献２のようなプレーナ型構造、擬似プレーナ型構造、または、特許文献１、特許文献３のようなメサ型構造が採用されている。

上記の半導体受光素子は、光が入射する方向により、表面入射構造、裏面入射構造、および、端面入射構造のいずれかに区分される。このうち表面入射構造は、半導体エピタキシャル層表面側より光を入射させる。そのため、フリップチップ実装の必要がなく、実装性に優れ、低コスト化に有利な構造である。例えば、非特許文献２、特許文献１および特許文献２に記載される半導体受光素子は、表面入射構造を採用する。

なお、半導体受光素子に関する技術として、特許文献４乃至６記載のものもある。特許文献４には、第１導電型の第１電極と光吸収層上に形成された第２導電型の第２電極とを備えるフォトダイオードにおいて、アース接続された第２導電型の第３電極を第２電極の周りに形成した半導体受光素子が記載されている。また、この第３電極としては、第２電極の形成位置を中心とするリング上の第２導電型の電極を使用することが記載されている。特許文献４の技術によれば、第２電極の周囲に設けられた第３電極の作用により、フォトダイオードにおける容量を低減することができることが記載されている。

特許文献５には、ボンディングパッドと受光素子を結ぶ配線を受光素子の半導体層上でエアブリッジ構造とすることによって、配線容量の低減を可能とすることが記載されている。

特許文献６には、受光部及び電極を形成するパッド部が、基板上の分離された位置に、同じ選択成長により形成され、パッド部と受光部とがエアブリッジ配線を介して接続することが記載されている。これにより、製造工程の容易な半導体受光素子を得ることができると記載されている。

特開２００８−１６５３５号公報 特開２００５−２８５９２１号公報 特開２０００−２２１９７号公報 特開平０２−０２６０８２号公報 特開平０１−１７５７７６号公報 特開平０８−０９７４６１号公報

ELECTRONICS LETTERS,Vol.20,No.16，pp.654-656,1984 2007 International Conference on Indium Phosphide and Related Materials Conference Proceedings,TuB3-5,pp.87-90 IEEE PHOTONICS TECHNOLOGY LETTERS, Vol.8 No.6 pp.827-829,1996

しかしながら、上記文献記載の表面入射構造の半導体受光素子においては、素子の低容量化が難しく、周波数特性の向上において不利であった。

図１１は、一般的な表面入射構造のメサ型ＡＰＤの斜視図である。図１２は、一般的な表面入射構造のメサ型ＡＰＤの上面図である。図１３は、図１２で示すメサ型ＡＰＤのＤ−Ｄ'断面図である。図１１から図１３に示す半導体受光素子９は、メサ状の半導体層で形成された受光領域１１１０と、受光領域１１１０のメサ上面である受光面１１１９と、受光領域１１１０上に形成された第１電極１１１２と、受光領域１１１０外部に形成された第２電極１１１５で構成される。

半導体受光素子９は、ｎ型ＩｎＰ基板１１０１上にｎ型ＩｎＰバッファ層１１０２、ＩｎＡｌＡｓ増倍層１１０３、ｐ＋型ＩｎＡｌＡｓ電界緩和層１１０４、ＩｎＧａＡｓ光吸収層１１０５、ｐ型ＩｎＡｌＡｓキャップ層１１０６、ｐ型ＩｎＧａＡｓコンタクト層１１０７を順次積層した構造である。

受光面１１１９は、ウェットエッチングあるいはドライエッチングによるメサ構造の上面に設けられる。メサ部分の側壁は、保護膜１１１１により被覆されている。

受光領域１１１０外のｎ型バッファ層１１０２上には第２電極１１１５が形成されている。外部回路と接続するため、第１電極用ボンディングパッド１１１４および第２電極用ボンディングパッド１１１７が形成されている。第１電極用ボンディングパッド１１１４は、引き出し配線１１１３を介して第１電極１１１２と電気的に接続されている。また、第２電極用ボンディングパッド１１１７は、引き出し配線１１１６を介して第２電極１１１５と電気的に接続されている。受光面１１１９はＡＲ（Anti-Reflection）コート１１１８で被覆されている。

一般的に表面入射構造における第１電極１１１２は、光の入射部分を確保するために受光面１１１８を取り囲むリング状またはそれに順ずる形状に形成される。

図１１から図１３で図示するように、リング形状の電極１１１２を有する表面入射構造の半導体受光素子９においては、受光面１１１９の外周に形成するリング形状の第一電極１１１２により、入射光が遮光される。しかしながら、第一電極１１１２直下の領域やプロセス上必要となる第一電極１１１２の外側のプロセスマージン１１２０となる部分にもｐｎ接合容量が発生する。したがって、リング形状の電極１１１２により、実際に受光する面積よりも大きなｐｎ接合容量が素子容量に含まれてしまう。ＩＴＯやＺｎＯなどの透明電極は入射光を透過できるが、透明電極を採用すると、光通信などで多く用いられる波長１〜１．６μｍ帯においては、接触抵抗を下げると光吸収が大きくなり、光吸収を抑えた構成をとると接触抵抗が下がらない、というトレードオフの問題があった。

また、図１１から図１３で例示する一般的な半導体受光素子は、プロセスマージン１１２０を有するため、素子の小サイズ化という観点からも不利な構造であった。

本発明は上記事情に鑑みてなされたものであり、その目的とするところは、ｐｎ接合容量を低減し、かつ、素子の小サイズ化に有利な半導体受光素子を提供することにある。

本発明によれば、
半導体基板と、
前記半導体基板に形成された半導体層と、
前記半導体層の上面に設けられた受光面と、
前記半導体層上に形成された第一電極と、
を有し、
前記半導体層が第一導電型の半導体層を備え、
前記第一導電型の半導体層が、前記受光面の直下に形成され、
前記第一電極が、前記受光面内に配置されている半導体受光素子
が提供される。

また、本発明によれば、
半導体基板に半導体層を形成する工程と、
前記半導体層の上面に受光面を設ける工程と、
前記半導体層上に第一電極を形成する工程と、
を含み、
前記半導体層を形成する前記工程において、第一導電型の半導体層を備える前記半導体層を前記受光面の直下に形成し、
前記第一電極を形成する前記工程において、前記第一電極を前記受光面内に配置する半導体受光素子の製造方法
が提供される。

本発明によれば、受光に起因しないｐｎ接合容量を低減できるため、素子容量を低減し、半導体受光素子の周波数特性を向上させることができる。また、素子を小サイズ化することができる。

第１の実施形態の半導体受光素子の斜視図である。 第１の実施形態の半導体受光素子の上面図である。 図２で示す半導体受光素子のＡ−Ａ'断面図である。 図４（ａ）は、実施の形態に係るエアブリッジ配線を示す斜視図である。図４（ｂ）〜（ｄ）が図４（ａ）のＢ−Ｂ'断面図である。 第２の実施形態の半導体受光素子の斜視図である。 第２の実施形態の半導体受光素子の上面図である。図６（ａ）は、第２の実施形態の半導体受光素子全体の上面図である。図６（ｂ）は、受光領域周辺の上面図である。 図６で示す半導体受光素子のＣ−Ｃ'断面図である。 第３の実施形態である半導体受光素子を示す断面図である。 第１の実施形態の半導体受光素子の変形例を示す断面図である。 実施の形態に係るエアブリッジ配線の変形例を示す図である。 本発明に関連する半導体受光素子の斜視図である。 本発明に関連する半導体受光素子の上面図である。 図１２で示す半導体受光素子のＤ−Ｄ'断面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１の実施形態）
図１は、第１の実施形態の半導体受光素子の斜視図である。図２は、第１の実施形態の半導体受光素子の上面図である。図３は、図２で示す半導体受光素子のＡ−Ａ'断面図である。本実施形態の半導体受光素子１は、ｎ型半導体基板１０１と、ｎ型半導体基板１０１に形成されたメサ状の受光領域１１０と、受光領域１１０のメサ上面である受光面１１９と、受光領域１１０上に形成されたｐ型電極（第一電極）１１２と、を有する。受光領域１１０は、ｐ型コンタクト層１０７（第一導電型の半導体層）を備える。ｐ型コンタクト層１０７は、受光面１１９の直下全面にわたって形成されている。ｐ型電極１１２は、受光面１１９内に配置されている。

具体的には、本実施形態において、受光面１１９に一個のｐ型電極１１２が形成されている。図２で示すように、ｐ型電極１１２の中心が、受光面１１９の中心に位置する。図１及び図２では、受光面１１９が円形状である例を示すが、受光面１１９は、楕円状であっても矩形であってもよい。

受光面１１９に対するｐ型電極１１２の面積比は２０％以下とすると好ましく、より好ましくは１０％以下とする。こうすることで、ｐｎ接合容量の低減による応答速度の向上という効果や、素子サイズの縮小による低コスト化および省スペースという効果を良好に得ることができる。

半導体受光素子１は、外部回路と接続するため、受光面１１９の外部にｐ型電極１１２用のボンディングパッド１１４（第一導電型のパッド）を備えていてもよい。ｐ型電極１１２の引き出し配線として、エアブリッジ配線１１３を用い、ｐ型電極１１２とボンディングパッド１１４とを電気的に接続する。このとき、エアブリッジ配線１１３は、受光面１１９を跨ぐように形成させる。エアブリッジ配線１１３により光が遮光されると、受光に起因しないＰＮ接合面を増加させることになってしまう。しかしながら、受光面１１９を跨ぐようにエアブリッジ配線１１３を形成することで、受光に起因しないｐｎ接合容量を低減することができる。

図４は、エアブリッジ配線１１３を示す図である。図４（ａ）がエアブリッジ配線１１３を斜視図である。図４（ｂ）〜（ｄ）が図４（ａ）のＢ−Ｂ'断面図である。図４（ｂ）〜（ｄ）で示すように、ｐ型電極１１２側のエアブリッジ配線１１３は、受光面１１９に対向する側の配線幅を相対的に狭くする。こうすることで、入射光の回り込みが向上し、受光面１１９における光の受光を妨げない構成となる。また、配線の上面側の配線幅を相対的に広くすることで配線の断面積が広くできるため、配線の抵抗を低減することが可能となる。

半導体受光素子１は、表面入射構造のメサ型ＡＰＤである。以下、半導体受光素子１の一例について詳細に説明する。

半導体受光素子１は、ｎ型ＩｎＰ基板１０１上にｎ型ＩｎＰバッファ層１０２、ＩｎＡｌＡｓ増倍層１０３、ｐ＋型ＩｎＡｌＡｓ電界緩和層１０４、ＩｎＧａＡｓ光吸収層１０５、ｐ型ＩｎＡｌＡｓキャップ層１０６、ｐ型ＩｎＧａＡｓコンタクト層１０７を順次積層したメサ状の半導体層で形成された受光領域１１０を有する。

受光領域１１０は、ウェットエッチングあるいはドライエッチングによるメサ構造で形成される。受光領域１１０のメサ上面は受光面１１９である。メサ部分の側壁は、保護膜１１１により被覆されている。ｐ型ＩｎＧａＡｓコンタクト層１０７上には第一電極であるｐ型電極１１２が形成され、エアブリッジ配線１１３により受光面１１９外の保護膜１１１上に形成されたｐ型電極用ボンディングパッド１１４と接続されている。このｐ型電極１１２は、円形の受光面１１９の中央に形成されており、受光面１１９の全外周部分から等距離の位置となっている。

受光領域１１０外のｎ型ＩｎＰバッファ層１０２上には第２電極であるｎ型電極１１５が形成されている。また、外部回路との接続のため、保護膜１１１上のｎ型電極用ボンディングパッド１１７が形成されている。ｎ型電極１１５とｎ型電極用ボンディングパッド１１７とは、引き出し配線１１６を介して電気的に接続されている。受光面１１９はｐ型電極１１２以外の部分は全てＡＲコート１１８で被覆されている。

つづいて、半導体受光素子１の製造方法について、図３を参照しつつ説明する。はじめに、ガスソースＭＢＥ、固体ソースＭＢＥ、ＭＯ−ＭＢＥなどを用いてｎ型半導体基板１０１上にエピタキシャル層（半導体層１０２〜１０７）を形成する。

ついで、ブロム系などのエッチング液を用いたウェットエッチングまたはドライエッチングにより、上記エピタキシャル層にメサ状の受光領域１１０を形成する。

ついで、受光領域１１０の上面にＡＲコート１１８を形成する。また、メサ側壁およびメサ底面を保護膜１１１で覆う。保護膜１１１は、ＳｉＯｘあるいはＳｉＮｘなどの無機絶縁膜やポリイミドあるいはＢＣＢなどの有機絶縁膜により形成することができる。

ついで、Ｔｉ／Ｐｔ／ＡｕやＡｕ／Ｇｅ／ＮｉあるいはＡｕＺｎなどの電極金属を真空蒸着することでｐ型電極１１２およびｎ型電極１１５を形成する。ｐ型電極１１２は、受光面１１９内に配置させ、受光面１１９の外周から離隔した位置に形成させる。

ついで、エアブリッジ配線１１３を介して、ｐ型電極１１２と保護膜１１１上のｐ型電極用ボンディングパッド１１４とを電気的に接続する。また、引き出し配線１１６を介してｎ型電極１１５と保護膜１１１上のｎ型電極用ボンディングパッド１１７とを電気的に接続する。こうすることで、半導体受光素子１を得る。

つづいて、本実施形態の半導体受光素子１の作用効果について説明する。本実施形態では、ｐ型電極１１２が形成された受光面１１９の直下にｐ型半導体層（ｐ型コンタクト層１０７）を形成する。これにより、受光領域１１０に均一に電界をかけることができる。一方、受光面１１９内にｐ型電極１１２を配置するため、受光に寄与しないｐ型電極１１２の面積分のｐｎ接合面を従来よりも減少させることができる。したがって、受光に起因しないｐｎ接合容量を低減させて素子の低容量化を図ることができる。また、受光面１１９内にｐ型電極１１２を配置することで、リング状の電極で必要であるプロセスマージンを不要とし、素子を小サイズ化することもできる。よって、半導体受光素子１によれば、半導体受光素子の素子容量を低下して周波数特性を向上させつつ、素子を小サイズ化することができる。

図１１〜図１３で示す従来の表面入射構造の半導体受光素子９では、素子の低容量化が難しく、周波数特性の向上において不利であるという問題があった。この原因は、受光面１１１９の外周を囲むように形成されたリング形状の第一電極１１１２にあった。受光領域１１１０において第一電極１１１２直下の領域は電極メタルによって入射光が遮光されるため受光に寄与しない。しかしながら、第一電極１１１２の面積分や製作上必要となる電極１１１２の外側のプロセスマージン１１２０にもｐｎ接合容量が発生する。このため、リング形状の電極１１１２を有する素子では実際に受光する面積よりも大きなｐｎ接合容量が素子容量に含まれてしまい、素子の低容量化が難しかった。

例えば、受光領域１１１０のメサ上面を直径５０μｍの円形とし、第一電極１１１２の幅を５μｍ、プロセスマージン１１２０を３μｍとした場合、受光領域１１１０のメサ上面の面積３．４２×１０^−５ｃｍ^２に対して第一電極１１１２およびプロセスマージン１１２０部分の面積は１．４６×１０^−５ｃｍ^２である。したがって、受光に寄与しない第一電極１１１２およびプロセスマージン１１２０部分が受光領域１１１０のメサ上面の面積の４３％を占めることとなり、この面積に相当する余分なｐｎ接合容量が素子容量を増やしていた。具体的には、半導体受光素子９の１ｃｍ^２当たりのｐｎ接合容量が１２ｎＦの半導体構造を有するＡＰＤの場合、素子全体のｐｎ接合容量は、０．４２８ｐＦであり、受光に寄与しないリング状の第１電極１１１２部分とプロセスマージン１１２０部分に相当するｐｎ接合容量は０．１８３ｐＦもある。

一方、半導体受光素子１においては、ｐ型電極１１２を受光面１１９内に配置する。こうすることで、受光に関与しないプロセスマージン１１２０をなくすことができる。たとえば、受光領域１１０のメサ上面の直径を５０μｍとし、ｐ型電極１１２の直径を５μｍとした場合、受光面１１９の面積は１．９６×１０^−５ｃｍ^２である。ｐ型電極１１２により遮光される部分の面積は０．０２×１０^−５ｃｍ^２であるから、１ｃｍ^２当たりのｐｎ接合容量が１２ｎＦの半導体層構造を有するＡＰＤの場合、受光領域１１０全体のｐｎ接合容量は０．２４５ｐＦである。一方、受光に寄与しないｐ型電極１１２部分に相当するｐｎ接合容量は０．００２５ｐＦであり、受光領域１１０全体の１％程度にすることができる。したがって、受光面に配置するｐ型電極１１２の面積を小さくすることで、余分なｐｎ接合容量の付加を小さくすることができる。

このように半導体受光素子１では、従来の半導体光受光素子に対して大幅なｐｎ接合容量低減という効果が得られる。また、半導体受光素子１では、ＣＲ時定数による帯域制限が存在するため、素子容量の低減による応答速度の向上という効果を得ることができる。

また、図１１〜図１３で示す従来の表面入射構造の半導体受光素子９では、素子の小サイズ化に不利であるという問題もあった。この原因は、受光面１１１９の外周を囲むように受光領域１１１０のメサ上面に形成されたリング形状の第一電極１１１２にあった。これにより、受光面１１１９において受光する部分の面積に加えて第一電極１１１２の面積と製作上必要となる電極外側のプロセスマージン１１２０の面積が必要となっていた。

たとえば、受光領域１１１０のメサ上面を直径５０μｍの円形とし、第一電極１１１２の幅を５μｍ、プロセスマージン１１２０を３μｍとした場合、半導体受光素子９のメサ上面の面積は３．４２×１０^−５ｃｍ^２であった。

一方、半導体受光素子１によれば、ｐ型電極１１２を受光面１１９内に配置する。こうすることで、受光に関与しないプロセスマージン１１２０をなくすことができる。たとえば、受光領域１１０のメサ上面の直径を５０μｍとし、ｐ型電極１１２の直径を５μｍとした場合、受光領域１１０のメサ上面の面積は１．９８×１０^−５ｃｍ^２である。したがって、光を受光できる面積は同じであるにも関わらず、受光領域１１０のメサ上面の面積は受光領域１１１０のメサ上面に比べて４０％以上低減される。したがって、素子の小サイズ化に有利となり、コスト低減やモジュールの省スペース化が可能となる。

また、半導体受光素子１は、受光面１１９上に形成されたｐ型電極１１２と受光領域１１０外に形成されたｐ型電極１１２用ボンディングパッド１１４とがエアブリッジ配線１１３を介して接続される。そのため、半導体表面上に直接形成された配線と比べて入射光が配線下の受光面に対して回り込み易く、入射光の遮光が低減される。したがって、受光に関与しない部分を増加させずに外部回路と接続することができ、受光領域１１０内での光吸収の均一性を保持することができる。

以上のように、半導体受光素子１によれば、高性能かつ高信頼特性を有し、製造が容易な半導体受光素子を提供することができる。

（第２の実施形態）
図５は、第２の実施形態の半導体受光素子の斜視図である。図６は、第２の実施形態の半導体受光素子の上面図である。図６（ａ）は、第２の実施形態の半導体受光素子全体の上面図であり、図６（ｂ）は、受光面６１９周辺の上面図である。図７は、図６で示す半導体受光素子のＣ−Ｃ'断面図である。本実施形態の半導体受光素子２は、受光面６１９に４つのｐ型電極（第一電極）６１２が互いに離隔して形成されている。図６（ａ）で示すように受光面６１９は円形状である。図６（ｂ）で示すように、各ｐ型電極６１２の中心間の距離（ｒ）が互いに等しく、かつ、ｐ型電極６１２の中心と受光面６１９の外周との間の最短距離（ｒ）が等しい位置に、ｐ型電極６１２がそれぞれ配置されている。

半導体受光素子２は、表面入射構造のメサ型ＡＰＤである。以下、半導体受光素子２の一例について詳細に説明する。

半導体受光素子２は、ｎ型ＩｎＰ基板６０１上にｎ型ＩｎＰバッファ層６０２、ＩｎＡｌＡｓ増倍層６０３、ｐ＋型ＩｎＡｌＡｓ電界緩和層６０４、ＩｎＧａＡｓ光吸収層６０５、ｐ型ＩｎＡｌＡｓキャップ層６０６、ｐ型ＩｎＧａＡｓコンタクト層６０７を順次積層した半導体層で形成された受光領域６１０を有する。受光領域６１０はウェットエッチングあるいはドライエッチングによるメサ構造で形成される。受光領域６１０のメサ上面は受光面６１９である。

受光領域６１０のメサ部分の側壁は、保護膜６１１により被覆されている。ｐ型ＩｎＧａＡｓコンタクト層６０７には第１電極である４個からなるｐ型電極６１２が形成され、エアブリッジ配線６１３により受光領域６１０外の保護膜６１１上に形成されたｐ型電極用引き出し配線６２５と接続されている。

このｐ型電極６１２は、図６（ｂ）に示すように各電極を中心にした抵抗が一定値Ｒ以下となる半径ｒの範囲を重ね合わせた領域（換言すると、電極までの抵抗が一定値Ｒ以下の範囲６３０）が受光面６１９全面をカバーするように、各電極を等距離かつ各電極と受光する範囲の外周との最短距離が等しく配置されている。

受光領域６１０外のｎ型ＩｎＰバッファ層６０２上には第二電極であるｎ型電極６１５が形成されており、保護膜６１１上のｎ型電極用ボンディングパッド６１７と電気的に接続されている。受光面６１９は、ｐ型電極６１２以外の部分は全てＡＲコート６１８で被覆されている。

半導体受光素子２では、各ｐ型電極６１２は、光キャリアの発生位置から電極までの抵抗が一定値Ｒ以下となる半径ｒの範囲６３０の中央に位置している。光キャリアの発生位置から最も近い電極までの距離は、光電流に対する受光面の面方向の抵抗となり、その抵抗値はｐ型の半導体層のシート抵抗と最も近い電極までの距離で決まる値である。つまり、ｐ型ＩｎＧａＡｓコンタクト層６０７のシート抵抗と光キャリアの発生位置からｐ型電極６１２までの距離とで光電流に対する抵抗値Ｒが決まる。また、この抵抗値Ｒは距離が遠いほど大きくなることは自明である。発生した光キャリアの電極への到達時間は受光領域に依存する上述の抵抗値Ｒの影響を受けるため、最終的には光キャリアの発生位置から最も近い電極までの距離は素子の応答速度や信号の立ち上がり、立下り時間を左右する。したがって、この距離の縮小により応答速度の向上が可能になる。

また、半導体受光素子２では、エアブリッジ配線６１３により受光領域６１０外の保護膜６１１上に形成されたｐ型電極用引き出し配線６２５と接続されている。そのため、入射光が配線下の受光面に対して回り込み易く、受光に関与しない部分が低減され、受光面での受光感度のバラツキが改善される。

エアブリッジ配線６１３は、より最適には、図４に示すエアブリッジ配線１１３と同様に受光面６１９表面に近い側が細く、上部に広がる形状にする。こうすることで、入射光の回り込みを向上し、配線の抵抗を低減することが可能である。

半導体受光素子２は、半導体受光素子１と同様の製造方法により得られる。

（第３の実施形態）
図８は第３の実施形態である半導体受光素子３を示す断面図である。半導体受光素子３は、表面入射構造のメサ型ＰＩＮ−ＰＤである。

ｎ型ＩｎＰ基板１００１上にｎ型ＩｎＰバッファ層１００２、アンドープＩｎＧａＡｓ層１００３、ｐ型ＩｎＰ層１００４、ｐ型ＩｎＧａＡｓコンタクト層１００５を順次積層した構造である。半導体層で形成された受光領域１０１０は、ウェットエッチングあるいはドライエッチングによるメサ構造で形成される。受光領域１０１０のメサ上面が受光面１０１９である。メサ部分の側壁は、保護膜１０１１により被覆されている。受光面１０１９内には第一電極であるｐ型電極１０１２が形成され、エアブリッジ配線１０１３により受光領域１０１０外の保護膜１０１１上に形成されたｐ型電極用ボンディングパッド１０１４と電気的に接続されている。

このｐ型電極１０１２は、円形の受光面１０１９の中央に形成されており、受光面１０１９の全外周部分から等距離の位置となっている。受光領域１０１０外のｎ型ＩｎＰバッファ層１００２上には第二電極であるｎ型電極１０１５が形成されており、ｎ型電極用引き出し配線１０１６を介して保護膜１０１１上のｎ型電極用ボンディングパッド１０１７と電気的に接続されている。受光面１０１９は、ｐ型電極１０１２以外の部分は全てＡＲコート１０１８で被覆されている。

かかる表面入射構造のメサ型ＰＩＮ−ＰＤにおいては、受光面１０１９上に形成されたｐ型電極１０１２は円形の受光面１０１９中央に形成されているので、このｐ型電極１０１２から受光面１０１９外周までの距離は外周上のどの位置に対しても等しい。従って、半導体受光素子１と同様に、受光面１０１９内において均一な光応答を得ることができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

たとえば、半導体受光素子１では、ｐ型コンタクト層１０７が受光面１１９の直下一面にわたって形成されている。しかしながら、ｐ型コンタクト層１０７は電極金属とのコンタクト抵抗低減のため形成されている。そのため、図９の断面図に示すように第一電極５１２金属直下以外の領域のｐ型ＩｎＧａＡｓコンタクト層５０７を除去してもよい。特に通信などで多く用いられる波長１μｍ〜１．６μｍ帯においてはＩｎＧａＡｓでの吸収が大きいことからＩｎＧａＡｓコンタクト層５０７の除去により受光感度の向上が可能である。この場合においても、受光面５１９の直下にわたってｐ型キャップ層５０６が形成されることになる。そのため、均一に電界をかけることができ、立ち上がり電圧を低下させて、応答速度を向上させることができる。

なお、図９では、半導体受光素子１の変形例である半導体受光素子５を示す。半導体受光素子５は、ｎ型ＩｎＰ基板５０１上にｎ型ＩｎＰバッファ層５０２、ＩｎＡｌＡｓ増倍層５０３、ｐ＋型ＩｎＡｌＡｓ電界緩和層５０４、ＩｎＧａＡｓ光吸収層５０５、ｐ型ＩｎＡｌＡｓキャップ層５０６、ｐ型ＩｎＧａＡｓコンタクト層５０７を順次積層した半導体層で形成された受光領域５１０を有する。受光領域５１０のメサ上面が受光面５１９である。

受光領域５１０は、ウェットエッチングあるいはドライエッチングによるメサ構造で形成される。受光領域５１０のメサ上面が受光面５１９である。受光領域５１０のメサ部分の側壁は、保護膜５１１により被覆されている。ｐ型ＩｎＧａＡｓコンタクト層５０７上に第一電極であるｐ型電極５１２が形成され、エアブリッジ配線５１３により受光領域５１０外の保護膜５１１上に形成されたｐ型電極用ボンディングパッド５１４と接続されている。このｐ型電極５１２は、円形の受光面５１９の中央に形成されており、受光面５１９の全外周部分から等距離の位置となっている。

受光領域５１０外のｎ型ＩｎＰバッファ層５０２上には第二電極であるｎ型電極５１５が形成されており、保護膜５１１上のｎ型電極用ボンディングパッド５１７と引き出し配線５１６を介して電気的に接続されている。受光面５１９においてｐ型電極５１２以外の部分は全てＡＲコート５１８で被覆されている。

また、半導体受光素子２においても、ｐ型ＩｎＧａＡｓコンタクト層６０７の目的は電極金属とのコンタクト抵抗低減である。そのため、第一電極金属直下以外の領域のｐ型ＩｎＧａＡｓコンタクト層６０７を除去してもよい。

また、上記の実施形態では、いずれも、第一電極であるｐ型電極と第一電極用ボンディングパッドをエアブリッジ配線で接続している。しかしながら、エアブリッジ配線に換えて、第１電極９１２用引き出し配線として図１０に示すような受光面上に形成された台形状の絶縁膜からなる台座９２１の上に形成された引き出し配線９１３を採用してもよい。こうすることで、入射光が配線下の受光面に対して回り込み易く、配線により遮光されないようにすることができる。したがって、受光に関与しない部分が低減され、受光面での受光感度のバラツキが改善される。

ここで、上記絶縁膜からなる台座上に電極配線を形成する構造での製造方法は、前述の製造方法において、ＡＲコート５１８を形成する工程の前に、ＡＲコート５１８と同質の絶縁膜を成膜し、エッチングをへることで、受光領域上に配線用の台座を形成する。

また、上記実施形態では、メサ型の半導体受光素子に対してｎ型半導体基板を用いたが、半絶縁性半導体基板を用いても良い。

また、上記実施形態では、いずれもＡＰＤおよびＰＩＮフォトダイオードについて述べているが、表面入射構造の半導体受光素子であれば、他のフォトダイオードにおいても同等の効果が得られる。

また、上記実施形態では、いずれもメサ型について述べているが、表面入射構造の半導体受光素子であれば、プレーナ型あるいは擬似プレーナ型でも良い。

また、上記実施形態では、ＩｎＰ、ＩｎＡｌＡｓ、ＩｎＧａＡｓの化合物半導体層により形成される半導体受光素子を例示しているが、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、Ｐ、Ｓｂ、Ｎからなる群から選ばれる化合物半導体で構成されていてもよい。

なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本発明を満足する範囲で各種に変更することができる。

以下に、本発明の具体的な実施例を図面に基づいて説明する。

（実施例１）
第１の実施例について図１から図３に基づいて説明する。ｎ型ＩｎＰ基板１０１上にｎ型ＩｎＰバッファ層１０２を約１μｍ、ＩｎＡｌＡｓ増倍層１０３を０．２μｍ〜０．５μｍ、ｐ＋型ＩｎＡｌＡｓ電界緩和層１０４を０．０５μｍ以下、ＩｎＧａＡｓ光吸収層１０５を０．５μｍ〜１μｍ、ｐ型ＩｎＡｌＡｓキャップ層１０６を０．３μｍ、ｐ型ＩｎＧａＡｓコンタクト層１０７を０．１μｍ、のように順次ガスソースＭＢＥ法により積層した。次に直径５０μｍの円形受光領域１１０の外側をｎ型ＩｎＰバッファ層１０２の内部に到達するようにブロム系などエッチャントによりエッチングして受光領域１１０を形成し、ついで受光領域１１０のメサ側壁をＳｉＮｘの保護膜１１１により被覆した。受光領域１１０上の中央に第１電極であるｐ型電極１１２を形成し、受光領域１１０外のｎ型ＩｎＰバッファ層１０２上に第２電極であるｎ型電極１１５を形成した。次に受光領域１１０上面においてｐ型電極１１２以外の部分は全てＡＲコート１１８で被覆し、受光面１１９を形成した。ついで、ｐ型電極１１２をエアブリッジ配線１１３により受光領域１１０外の保護膜１１１上に形成された第１電極用ボンディングパッド１１４と電気的に接続し、ｎ型電極１１５を受光領域１１０外の保護膜１１１上に形成されたｎ型電極用ボンディングパッド１１７と電気的に接続した後、ｎ型ＩｎＰ基板１０１を１００〜１５０μｍ程度に研磨した。以上のプロセスにより本発明の第１の実施例の表面入射構造のメサ型ＡＰＤを作製した。

本素子では、接合容量が大幅に低減でき、最大帯域１０ＧＨｚの高速な特性が得られた。

（実施例２）
第２の実施例について図５から図７に基づいて説明する。ｎ型ＩｎＰ基板６０１上にｎ型ＩｎＰバッファ層６０２を約１μｍ、ＩｎＡｌＡｓ増倍層６０３を０．２μｍ〜０．５μｍ、ｐ＋型ＩｎＡｌＡｓ電界緩和層６０４を０．０５μｍ以下、ＩｎＧａＡｓ光吸収層６０５を０．５μｍ〜１μｍ、ｐ型ＩｎＡｌＡｓキャップ層６０６を０．３μｍ、ｐ型ＩｎＧａＡｓコンタクト層６０７を０．１μｍ、のように順次ガスソースＭＢＥ法により積層した。ただし、本素子のｐ型ＩｎＡｌＡｓキャップ層６０６およびｐ型ＩｎＧａＡｓコンタクト層６０７はシート抵抗が上述の実施例１の素子の半分程度になるようにドーピング濃度を設定している。次に直径５０μｍの円形受光領域６１０の外側をｎ型ＩｎＰバッファ層６０２の内部に到達するようにブロム系などエッチャントによりエッチングして受光領域６１０を形成し、ついで受光領域６１０のメサ側壁をＳｉＮｘの保護膜６１１により被覆した。受光領域６１０上に第１電極である４個からなるｐ型電極６１２を形成し、受光領域６１０外のｎ型ＩｎＰバッファ層６０２上に第２電極であるｎ型電極６１５を形成した。次に受光領域６１０上面においてｐ型電極６１２以外の部分は全てＡＲコート６１８で被覆し、受光面６１９を形成した。ついで、各ｐ型電極をエアブリッジ配線６１３により受光領域６１０外の保護膜６１１上に形成されたｐ型電極用ボンディングパッド６１４と電気的に接続し、ｎ型電極６１５を受光領域６１０外の保護膜６１１上に形成されたｎ型電極用ボンディングパッド６１７と電気的に接続した後、ｎ型ＩｎＰ基板６０１を１００〜１５０μｍ程度に研磨した。以上のプロセスにより本発明の第２の実施例の表面入射構造のメサ型ＡＰＤを作製した。

本素子では、接合容量が大幅に低減でき、最大帯域１０ＧＨｚの高速な特性が得られた。

（実施例３）
第３の実施例について図８に基づいて説明する。ｎ型ＩｎＰ基板１００１上にｎ型ＩｎＰバッファ層１００２を１〜１．５μｍ、アンドープＩｎＧａＡｓ層１００３を１μｍ〜２μｍ、ｐ型ＩｎＰ層１００４を０．３μｍ〜０．５μｍ、ｐ型ＩｎＧａＡｓコンタクト層１００５を０．１μｍ、のように順次ガスソースＭＢＥ法により積層した。次に直径５０μｍの円形受光領域１０１０の外側をｎ型ＩｎＰバッファ層１００２の内部に到達するようにブロム系などエッチャントによりエッチングして受光領域１０１０を形成し、ついで受光領域１０１０のメサ側壁をＳｉＮｘの保護膜１０１１により被覆する。受光領域１０１０上の中央に第１電極であるｐ型電極１０１２を形成し、受光領域１０１０外のｎ型ＩｎＰバッファ層１００２上に第２電極であるｎ型電極１０１５を形成する。次に受光領域１０１０上面においてｐ型電極１０１２以外の部分は全てＡＲコート１０１８で被覆し、受光面１０１９を形成した。ついで、エアブリッジ配線１０１３により受光領域１０１０外の保護膜１０１１上に形成されｐ型電極用ボンディングパッド１０１４と電気的に接続し、ｎ型電極１０１５を受光領域１０１０外の保護膜１０１１上に形成されたｎ型電極用ボンディングパッド１０１７と電気的に接続した後、ｎ型ＩｎＰ基板１００１を１００〜１５０μｍ程度に研磨した。以上のプロセスにより本発明の第３の実施例の表面入射構造のメサ型ＰＩＮ−ＰＤが作製した。

本素子では、接合容量が大幅に低減でき、最大帯域１０ＧＨｚ以上の高速な特性が得られた。

なお、以下の態様も本発明は適用可能である。
（１）半導体基板上に形成された半導体層の表面を受光面として用いる構造を備えた半導体受光素子において、受光領域上に形成された第１電極と、少なくとも第１電極直下に第１電導型コンタクト層および第１電導型キャップ層とを備え、前記第１電極領域の中心が前記受光領域の受光面上に受光する範囲の外周から等距離であり、かつ最大になるように配置されること特徴とする半導体受光素子。
（２）半導体基板上に形成された半導体層の表面を受光面として用いる構造を備えた半導体受光素子において、受光領域上に形成された複数個の電極からなる第１電極と、少なくとも第１電極直下に第１電導型コンタクト層および第１電導型キャップ層とを備え、前記第１電極を成す各電極の隣接する電極領域の中心間の距離が等しく、かつ第１電極を成す各電極領域の中心と受光する範囲の外周との最短距離が等しく配置されることを特徴とする半導体受光素子。
（３）前記第１電極が、受光領域をまたぐ空中配線構造からなる第１電極用引き出し配線によって受光領域外部に形成された第１電極用ボンディングパッドと電気的に接続されていることを特徴とする（１）、（２）に記載の半導体受光素子。
（４）前記第１電極が、受光面上に形成された絶縁膜からなる台座上に形成された第１電極用引き出し配線によって受光領域外部に形成された第１電極用ボンディングパッドと電気的に接続されていることを特徴とする（１）、（２）に記載の半導体受光素子。

１ 半導体受光素子
２ 半導体受光素子
３ 半導体受光素子
５ 半導体受光素子
９ 半導体受光素子
１０１ ｎ型半導体基板
１０２ ｎ型バッファ層
１０３ 増倍層
１０４ ｐ＋型電界緩和層
１０５ 光吸収層
１０６ ｐ型キャップ層
１０７ ｐ型コンタクト層
１１０ 受光領域
１１１ 保護膜
１１２ ｐ型電極
１１３ エアブリッジ配線
１１４ ｐ型電極用ボンディングパッド
１１５ ｎ型電極
１１６ ｎ型電極用引き出し配線
１１７ ｎ型電極用ボンディングパッド
１１８ ＡＲコート
１１９ 受光面
５０１ ｎ型半導体基板
５０２ ｎ型バッファ層
５０３ 増倍層
５０４ ｐ＋型電界緩和層
５０５ 光吸収層
５０６ ｐ型キャップ層
５０７ ｐ型コンタクト層
５１０ 受光領域
５１１ 保護膜
５１２ ｐ型電極
５１３ エアブリッジ配線
５１４ ｐ型電極用ボンディングパッド
５１５ ｎ型電極
５１６ 引き出し配線
５１７ ｎ型電極用ボンディングパッド
５１８ ＡＲコート
５１９ 受光面
６０１ ｎ型半導体基板
６０２ ｎ型バッファ層
６０３ 増倍層
６０４ ｐ＋電界緩和層
６０５ 光吸収層
６０６ ｐ型キャップ層
６０７ ｐ型コンタクト層
６１０ 受光領域
６１１ 保護膜
６１２ ｐ型電極
６１３ エアブリッジ配線
６１４ ｐ型電極用ボンディングパッド
６１５ ｎ型電極
６１７ ｎ型電極用ボンディングパッド
６１８ ＡＲコート
６１９ 受光面
６２５ ｐ型電極用引き出し配線
６３０ 電極までの抵抗が一定値Ｒ以下の範囲
９１２ 第一電極
９１３ 第一電極用引き出し配線
９２１ 台座
１００１ ｎ型半導体基板
１００２ ｎ型バッファ層
１００３ ｎ型半導体層
１００４ ｐ型半導体層
１００５ ｐ型コンタクト層
１０１０ 受光領域
１０１１ 保護膜
１０１２ ｐ型電極
１０１３ エアブリッジ配線
１０１４ ｐ型電極用ボンディングパッド
１０１５ ｎ型電極
１０１６ ｎ型電極用引き出し配線
１０１７ ｎ型電極用ボンディングパッド
１０１８ ＡＲコート
１０１９ 受光面
１１０１ ｎ型半導体基板
１１０２ ｎ型バッファ層
１１０３ 増倍層
１１０４ ｐ＋電界緩和層
１１０５ 光吸収層
１１０６ ｐ型キャップ層
１１０７ ｐ型コンタクト層
１１１０ 受光領域
１１１１ 保護膜
１１１２ 第一電極
１１１３ 第一電極用引き出し配線
１１１４ 第一電極用ボンディングパッド
１１１５ 第二電極
１１１６ 第二電極用引き出し配線
１１１７ 第二電極用ボンディングパッド
１１１８ ＡＲコート
１１１９ 受光面
１１２０ プロセスマージン

Claims (10)

1. 半導体基板と、
   前記半導体基板に形成された半導体層と、
   前記半導体層の上面に設けられた受光面と、
   前記半導体層上に形成された第一電極と、
   を有し、
   前記半導体層が第一導電型の半導体層を備え、
   前記第一導電型の半導体層が、前記受光面の直下に形成され、
   前記第一電極が、前記受光面内に配置されている半導体受光素子。
2. 前記第一導電型の半導体層が第一導電型のコンタクト層または第一導電型のキャップ層である請求項１に記載の半導体受光素子。
3. 前記受光面に一の前記第一電極が形成され、
   前記受光面が円形状であり、
   前記一の前記第一電極の中心が、前記受光面の中心に位置する請求項１または２に記載の半導体受光素子。
4. 前記受光面に複数の前記第一電極が互いに離隔して形成され、
   前記受光面が円形状であり、
   前記第一電極の中心間の距離が互いに等しく、かつ、前記第一電極の中心と前記受光面の外周との間の最短距離が等しい位置に、前記第一電極がそれぞれ配置されている請求項１または２に記載の半導体受光素子。
5. 前記受光面に対する前記第一電極の面積比が２０％以下である請求項１乃至４いずれかに記載の半導体受光素子。
6. 前記半導体層の外部に形成された前記第一電極と同電位のパッドと、
   前記第一電極と前記パッドとを電気的に接続するエアブリッジ配線と、
   をさらに有し、
   前記エアブリッジ配線は、前記受光面を跨ぐ請求項１乃至５いずれかに記載の半導体受光素子。
7. 前記エアブリッジ配線は、前記受光面に対向する側の配線幅が相対的に狭い請求項６に記載の半導体受光素子。
8. 前記半導体層の外部に形成された前記第一電極と同電位のパッドと、
   前記第一電極と前記パッドとを電気的に接続する引き出し配線と、
   をさらに有し、
   前記受光面と前記引き出し配線との間に台形状の絶縁膜が形成されている請求項１乃至５いずれかに記載の半導体受光素子。
9. 前記半導体層がメサ状に形成されている請求項１乃至８いずれかに記載の半導体受光素子。
10. 基板に半導体層を形成する工程と、
    前記半導体層の上面に受光面を設ける工程と、
    前記半導体層上に第一電極を形成する工程と、
    を含み、
    前記半導体層を形成する前記工程において、第一導電型の半導体層を備える前記半導体層を前記受光面の直下に形成し、
    前記第一電極を形成する前記工程において、前記第一電極を前記受光面内に配置する半導体受光素子の製造方法。

Images