JP2010175397A - テスト信号生成装置 - Google Patents

Abstract

【課題】メモリーに対するアクセス効率の向上を図ったテスト信号生成装置を提供する。
【解決手段】ホストコントローラ２００は、第１メモリー２３０に対する第１リード要求と、第２メモリー２４０に対する第２リード要求と、リフレッシュ要求とを発行し、リクエストメモリー２１０に格納すると共に、第１メモリー２３０、第２メモリー２４０から読み出されたデータに基づいてテスト信号を生成する。メモリーコントローラー２２０は、第１メモリー２３０、第２メモリー２４０の状態と、リクエストメモリー２１０に格納されている情報に基づき、第１メモリー２３０、第２メモリー２４０からのデータの読み出しの制御と、それぞれのリフレッシュ動作の制御を行う。
【選択図】図５

Description

本発明は、テスト信号生成装置に関し、特に、半導体装置のバーンイン試験を行う際のテスト信号を生成するテスト信号生成装置に関する。

電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン（Burn-In）試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス（Device Under Test）である半導体装置を複数装着したバーンインボードをバーンイン装置内に収容し、被試験デバイスに、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、被試験デバイスに、所定のテスト信号を供給して、被試験デバイスの動作テストを行い、被試験デバイスが正常に動作しているかどうかを試す試験を行う。

このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを１枚のバーンインボードに挿入するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である（例えば、特許文献１：特開２００５−２６５６６５号公報参照）。

このバーンイン装置には、上述したテスト信号を生成するためのテスト信号生成装置が必要となる。テスト信号生成装置には、ホストコントローラーと、メモリーコントローラーと、複数のメモリーとが設けられており、ホストコントローラーがメモリーからデータを読み出す場合には、ホストコントローラーからのリード要求がメモリーコントローラーに出力され、メモリーコントローラーがメモリーにアクセスをする。すなわち、メモリーには、様々なテスト信号生成用のデータが予め格納されており、ホストコントローラーは、メモリーから読み出したデータに基づいて、様々なテスト信号を生成する。

図１は、第１メモリーと第２メモリーという２つのメモリーが設けられているテスト信号生成装置において、ホストコントローラーが、メモリーにアクセスする際のタイミングチャートの一例を示す図である。また、第１メモリーと第２メモリーは、それぞれ、リフレッシュが必要なＤＲＡＭ（Dynamic Random Access Memory）により、構成されている。

この図１に示すように、ホストコントローラーは、期間Ｔ１〜期間Ｔ６のそれぞれの期間で、第１メモリーに対して又は第２メモリーに対してリード要求を発行している。また、これとは別に、ホストコントローラーは、所定の周期で、第１メモリー及び第２メモリーの双方に対してリフレッシュ要求を発行している。

第１メモリーと第２メモリーのリード要求を処理するために必要な時間は、そのメモリー構成等により定まるが、ここでは、６０ｎ秒必要であると仮定する。同様に、リフレッシュ要求を発行する周期やリフレッシュに要する時間も、メモリー構成等により定まるものであるが、ここでは、７．８μ秒周期でリフレッシュ要求が発行され、リフレッシュには１３５ｎ秒必要であると仮定する。

このような仮定の下、図１においては、期間Ｔ１から期間Ｔ６は、それぞれ、２００ｎ秒の時間が設定されている。これは、リフレッシュ要求１３５ｎ秒＋リード要求６０ｎ秒＝１９５ｎ秒により算出される時間よりも、僅かばかり長い時間である。すなわち、ある期間で、リフレッシュ要求とリード要求が重複して発生していた場合でも、その期間内で、リフレッシュ要求とリード要求の双方が処理できるようにしている。

例えば、図１の期間Ｔ１においては、第１メモリーに対するリード要求と、第１メモリー及び第２メモリーとに対するリフレッシュ要求とが、発生している。このため、メモリーコントローラーは、期間Ｔ２の始めに第１メモリーに対するリードを行い、この第１メモリーに対するリードが終了した後に、第１メモリーと第２メモリーのリフレッシュを行っている。

同様に、期間Ｔ６においては、期間Ｔ５で発生した第２メモリーに対するリード要求を処理している間に、第１メモリー及び第２メモリーに対するリフレッシュ要求が、発生している。このため、メモリーコントローラーは、期間Ｔ６の第２メモリーに対するリード処理が終了した後に、第１メモリーと第２メモリーのリフレッシュを行っている。

しかし、このような制御手法によると、リフレッシュ要求が発生していない期間においては、第１メモリー及び第２メモリーが何もしていない空き時間が発生してしまう。例えば、期間Ｔ３においては、第１メモリーに対するリード要求を処理しているが、リフレッシュ要求は発生していない。このため、第１メモリーに対するリード処理が終了した後には、第１メモリーと第２メモリーには、何もしていないアイドル状態の時間が発生している。

しかも、一般的に、リフレッシュ処理に必要な時間は、リード処理に必要な時間と比べると長くなるため、第１メモリーと第２メモリーに何のアクセスも無く単なる待ち時間になっている割合が、実際にアクセスしている時間と比べて、必然的に高くなってしまう。

特開２００５−２６５６６５号公報

そこで本発明は、前記課題に鑑みてなされたものであり、メモリーに対するアクセス効率の向上を図ったテスト信号生成装置を提供することを目的とする。

上記の課題を解決するために、本発明に係るテスト信号生成装置は、
被試験デバイスに供給するテスト信号を生成するために必要なデータが格納される第１メモリー及び第２メモリーと、
前記第１メモリーに対するリード要求である第１リード要求と前記第２メモリーに対するリード要求である第２リード要求とを発行するとともに、所定の周期で、前記第１メモリーと前記第２メモリーに対するリフレッシュ要求を発行する、ホストコントローラであって、前記第１リード要求と前記第２リード要求の応答として前記第１メモリーと前記第２メモリーから読み出したデータに基づいて前記テスト信号を生成する、ホストコントローラーと、
前記ホストコントローラーで発行された前記第１リード要求と前記第２リード要求と前記リフレッシュ要求とが格納される、リクエストメモリーと、
前記リクエストメモリーに前記第１リード要求が格納されており、且つ、前記第１メモリーがアクセス可能なアイドル状態である場合に、前記第１リード要求に基づいて前記第１メモリーにアクセスしてデータの読み出しを行い、前記リクエストメモリーに前記第２リード要求が格納されており、且つ、前記第２メモリーがアクセス可能なアイドル状態である場合に、前記第２リード要求に基づいて前記第２メモリーにアクセスしてデータの読み出しを行うとともに、前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第１メモリーがリフレッシュ動作可能なアイドル状態である場合に、前記リフレッシュ要求に基づいて前記第１メモリーのリフレッシュ動作を行い、前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第２メモリーがリフレッシュ動作可能なアイドル状態である場合に、前記リフレッシュ要求に基づいて前記第２メモリーのリフレッシュ動作を行う、メモリーコントローラーと、
を備えることを特徴とする。

この場合、前記メモリーコントローラーは、前記第１メモリーと前記第２メモリーから読み出したデータを、前記リクエストメモリーに格納し、
前記ホストコントローラーは、前記リクエストメモリーから、前記第１リード要求又は前記第２リード要求に対する応答として読み出されたデータを取得するようにしてもよい。

より具体的には、前記リクエストメモリーには、複数のリクエストメモリーアドレスが割り付けられており、
前記ホストコントローラーは、前記第１リード要求と前記第２リード要求と前記リフレッシュ要求を、前記複数のリクエストメモリーアドレスのうちの空いているリクエストメモリーアドレスに格納し、
前記メモリーコントローラーは、前記第１リード要求に基づいて前記第１メモリーから読み出したデータを、その第１リード要求が格納されていたリクエストメモリーアドレスに格納し、前記第２リード要求に基づいて前記第２メモリーから読み出したデータを、その第２リード要求が格納されていたリクエストメモリーアドレスに格納し、
前記ホストコントローラーは、前記第１リード要求又は前記第２リード要求に対する応答として読み出されたデータを、前記第１リード要求又は前記第２リード要求を格納したリクエストメモリーアドレスから取得するようにしてもよい。

この場合、前記メモリーコントローラーは、前記ホストコントローラーが発行した前記第１メモリーに対する要求である前記第１リード要求と前記リフレッシュ要求の受け付けた順番を管理する第１受付順管理部と、前記ホストコントローラーが発行した前記第２メモリーに対する要求である前記第２リード要求と前記リフレッシュ要求の受け付けた順番を管理する第２受付順管理部とを、備えており、
前記ホストコントローラーは、前記第１メモリーに対する前記第１リード要求又は前記リフレッシュ要求を、前記リクエストメモリーに格納した場合には、その格納したリクエストメモリーアドレスを前記第１受付順管理部に追加し、前記第２メモリーに対する前記第２リード要求又は前記リフレッシュ要求を、前記リクエストメモリーに格納した場合には、その格納したリクエストメモリーアドレスを前記第２受付順管理部に追加し、
前記メモリーコントローラーは、
前記第１メモリーがアイドル状態である場合には、前記第１受付順管理部から、前記第１メモリーに対する次の要求が格納されている前記リクエストメモリーアドレスを取得して、そのリクエストメモリーアドレスから、前記第１メモリーに対する次の要求を取得し、
前記第２メモリーがアイドル状態である場合には、前記第２受付順管理部から、前記第２メモリーに対する次の要求が格納されている前記リクエストメモリーアドレスを取得して、そのリクエストメモリーアドレスから、前記第２メモリーに対する次の要求を取得するようにしてもよい。

この場合、前記第１受付順管理部と前記第２受付順管理部は、それぞれ、前記リクエストメモリーアドレスを先入れ先出し方式で管理する記憶部により構成されているようにしてもよい。

また、前記メモリーコントローラーは、
前記第１メモリー又は前記第２メモリーから読み出したデータを、前記リクエストメモリーの前記リクエストメモリーアドレスに格納する際には、そのリクエストメモリーアドレスのステータスを応答終了に変更し、
前記メモリーコントローラーは、前記ステータスが応答終了を示しているリクエストメモリーアドレスから、前記第１メモリー又は前記第２メモリーから読み出されたデータを取得し、そのリクエストメモリーアドレスのステータスを空き状態に変更するようにしてもよい。

本発明に係るテスト信号生成装置の制御方法は、被試験デバイスに供給するテスト信号を生成するために必要なデータが格納される第１メモリー及び第２メモリーを備えるテスト信号生成装置の制御方法であって、
ホストコントローラーにおいて、前記第１メモリーに対するリード要求である第１リード要求と前記第２メモリーに対するリード要求である第２リード要求とを発行するとともに、所定の周期で、前記第１メモリーと前記第２メモリーに対するリフレッシュ要求を発行するステップと、
前記ホストコントローラーで発行された前記第１リード要求と前記第２リード要求と前記リフレッシュ要求とを、リクエストメモリーに格納するステップと、
前記リクエストメモリーに前記第１リード要求が格納されており、且つ、前記第１メモリーがアクセス可能なアイドル状態である場合には、メモリーコントローラーが、前記第１リード要求に基づいて前記第１メモリーにアクセスしてデータの読み出しを行うステップと、
前記リクエストメモリーに前記第２リード要求が格納されており、且つ、前記第２メモリーがアクセス可能なアイドル状態である場合には、前記メモリーコントローラーが、前記第２リード要求に基づいて前記第２メモリーにアクセスしてデータの読み出しを行うステップと、
前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第１メモリーがリフレッシュ動作可能なアイドル状態である場合には、前記メモリーコントローラーが、前記リフレッシュ要求に基づいて前記第１メモリーのリフレッシュ動作を行うステップと、
前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第２メモリーがリフレッシュ動作可能なアイドル状態である場合には、前記メモリーコントローラーが、前記リフレッシュ要求に基づいて前記第２メモリーのリフレッシュ動作を行うステップと、
前記第１リード要求と前記第２リード要求の応答として前記第１メモリーと前記第２メモリーから読み出したデータに基づいて、前記ホストコントローラーが、前記テスト信号を生成するステップと、
を備えることを特徴とする。

従来のテスト信号生成装置において、ホストコントローラーで発行されたリード要求とリフレッシュ要求が、第１メモリーと第２メモリーで処理される様子を説明するためのタイミングチャートを示す図。 本発明の一実施形態に係るバーンイン装置の全体的な正面図。 図２のバーンイン装置にバーンインボードを収納した状態における内部構成の一例を説明するための正面レイアウト図。 図２のバーンイン装置において、テスト信号をバーンインボードまで供給するための内部構成を説明するブロック図。 図４に示したテスト信号生成装置の内部構成の一例を説明するブロック図。 図５のテスト信号生成装置において、ホストコントローラーで発行されたリード要求とリフレッシュ要求が、第１メモリーと第２メモリーで処理される様子を説明するためのタイミングチャートを示す図。 図５に示したホストコントローラーの内部構成の一例を示すブロック図。 図５に示したリクエストメモリーの内部構成の一例を示す図。 図５に示したメモリーコントローラーの内部構成の一例を示すブロック図。 図９に示した受付要求管理部の内部構成の一例を示す図。

以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。

図２は、本発明の一実施形態に係るバーンイン装置１０の全体的な正面図であり、ドア２０を閉じた状態を示している。図３は、バーンイン装置１０の内部構成の要部を説明するための正面レイアウト図であり、バーンイン装置１０にバーンインボードＢＩＢを挿入した状態を示している。これら図２及び図３に示したバーンイン装置１０は、半導体テスト装置の一例である。

図２及び図３に示すように、本実施形態に係るバーンイン装置１０の内部には、断熱壁３０で区画された空間により、チャンバ４０が形成されている。このチャンバ４０の内部には、１又は複数のバーンインボードＢＩＢが収納される。

本実施形態においては、図３に示すように、キャリアラックＣＲごと、バーンインボードＢＩＢがチャンバ４０に収納される。すなわち、各キャリアラックＣＲには、バーンインボードＢＩＢを支持するためのスロット５０が形成されており、このスロット５０にバーンインボードＢＩＢを挿入した状態で、チャンバ４０にキャリアラックＣＲが格納される。本実施形態においては、１つのキャリアラックＣＲには、１５枚のバーンインボードＢＩＢを挿入することが可能であるように構成されている。

また、本実施形態においては、４台のキャリアラックＣＲを、チャンバ４０に格納することが可能なように構成されている。したがって、４台のキャリアラックＣＲをチャンバ４０内に収納することにより、合計６０枚のバーンインボードＢＩＢを、チャンバ４０内に収納することが可能である。但し、このチャンバ４０内に収納可能なキャリアラックＣＲの台数や配置、キャリアラックＣＲ内のバーンインボードＢＩＢの枚数や配置は、任意に変更可能である。

さらには、キャリアラックＣＲを用いることなく、バーンインボードＢＩＢを直接、チャンバ４０内に収納するようにしてもよい。この場合、チャンバ４０内にスロット５０を形成し、このスロット５０にバーンインボードＢＩＢを直接挿入することとなる。

図２に示すように、このバーンイン装置１０には、２枚のドア２０が設けられており、ドア２０を開状態にすることにより、キャリアラックＣＲをチャンバ４０から出し入れできるようになる。また、このドア２０にも断熱材が組み込まれており、ドア２０を閉状態にすることにより、周囲から熱的に遮断された空間であるチャンバ４０が構成される。

さらに、図３に示すように、本実施形態に係るバーンイン装置１０には、加熱ヒーター６０と、冷却ユニット７０が設けられている。また、チャンバ４０内には、その左側、上側、右側と延びる空気循環ダクトＤＴが設けられており、この空気循環ダクトＤＴに設けられたファン８０により、空気循環ダクトＤＴ内の空気が循環し、チャンバ内の温度が均一になるように空気が循環、攪拌するように構成されている。

冷却ユニット７０は、２台の冷却コンプレッサ７２と、２台の熱交換器７４とにより、構成されている。本実施形態においては、この冷却ユニット７０は、水冷式の冷却方式を採用している。このため、冷却コンプレッサ７２は、冷却水を循環するためのコンプレッサであり、熱交換器７４は、冷却水の冷熱を、チャンバ４０の内部の空気と交換するための交換器である。２台の熱交換器７４は、空気循環ダクトＤＴ内に設けられている。このため、ファン７０により空気を循環させることにより、循環された空気が熱交換器７４で冷却され、チャンバ４０の内部の温度を下げることができる。

また、ヒーター６０は、例えば電熱ヒーターにより構成されており、ヒーター６０に電源が供給されると発熱するように構成されている。ヒーター６０が発熱している状態で、空気循環ダクトＤＴ内の空気を循環させることにより、チャンバ４０内の空気の温度を上げることができる。

一方、バーンイン装置１０の右側には、制御部ＣＬが設けられている。この制御部ＣＬは、予め定められた設定に基づいて、このバーンイン装置１０の制御を行う。本実施形態においては、特に、バーンイン試験の際に、ヒーター６０や冷却ユニット７０を制御して、バーンインボードＢＩＢの周囲の温度が、ユーザなどにより設定された目標温度になるようにする。また、制御部ＣＬは、バーンイン試験の際に、所定のテスト信号を生成して、被試験デバイスである半導体装置に供給する。

図４は、テスト信号を被試験デバイスに供給するためのバーンイン装置１０の内部構成の一例を示すブロック図である。この図４に示すように、バーンイン装置１０には、テスト制御装置１００と、テスト信号生成装置１１０と、バッファーボード１２０とが設けられている。これらテスト制御装置１００と、テスト信号生成装置１１０と、バッファーボード１２０とは、例えば、制御部ＣＬの内部に設けられている。

テスト制御装置１００は、このバーンイン装置１０で行われるバーンイン試験における全体的な制御を行う。本実施形態においては、このテスト制御装置１００は、例えば、パーソナルコンピューターなどの独立したコンピューターで構成されている。このテスト制御装置１００の制御の下、テスト信号生成装置１１０は、テスト信号の生成を行う。どのようなテスト信号を生成して、被試験デバイスである半導体装置に供給するかは、ユーザーが予め設定して、テスト信号生成装置１１０に格納してある。

このテスト信号生成装置１１０が生成したテスト信号は、バッファボード１２０に供給される。そして、このバッファボード１２０から、テスト信号は、チャンバ４０に設けられたドライバーボード１３０に出力され、エクステンションボード１４０を介して、上述したバーンインボードＢＩＢに供給され、最終的に、バーンインボードＢＩＢ上の被試験デバイスに供給される。

バッファボード１２０は、テスト信号生成装置１１０から受けたテスト信号を、複数のドライバーボード１３０に出力するための出力バッファーである。本実施形態においては、１枚のバーンインボードＢＩＢに対応して、１組のドライバーボード１３０とエクステンションボード１４０とが設けられている。したがって、図２及び図３に示したバーンイン装置１０においては、６０組のドライバーボード１３０とエクステンションボード１４０とが設けられていることになる。

図５は、本実施形態に係るテスト信号生成装置１１０の内部構成の一例を示すブロック図である。この図５に示すように、本実施形態に係るテスト信号生成装置１１０は、ホストコントローラー２００と、リクエストメモリー２１０と、メモリーコントローラー２２０と、第１メモリー２３０と、第２メモリー２４０とを備えて構成されている。

ホストコントローラー２００は、テスト制御装置１００からの指示に基づいて、テスト信号を生成するための全体的な制御を行う。特に、本実施形態においては、このテスト信号を生成するにあたって、第１メモリー２３０又は第２メモリー２４０からデータを読み込んで、この読み込んだデータに基づいて、テストパターンであるテスト信号を生成する。したがって、テスト信号を生成するにあたっては、ホストコントローラー２００は、第１メモリー２３０又は第２メモリー２４０にアクセスをして、データを読み出す必要がある。

本実施形態においては、テスト信号生成用のデータが格納される記憶装置は、第１メモリー２３０と第２メモリー２４０の２つの領域に区分されている。換言すれば、ホストコントローラー２００がデータを読み出そうとしているデータのアドレス指定に応じて、そのデータが第１メモリー２３０に格納されているのか、第２メモリー２４０に格納されているのかが特定される。但し、テスト信号生成用のデータが格納される記憶装置を構成するメモリーは、必ずしも、２つに区分されている必要はない。例えば、３つ、４つの複数のメモリーに区分されているようにしてもよい。

また、本実施形態においては、第１メモリー２３０と第２メモリー２４０は、ＤＲＡＭにより構成されている。このため、これら第１メモリー２３０と第２メモリー２４０は、リフレッシュ動作が必要となる。すなわち、一定の周期で、これら第１メモリー２３０と第２メモリー２４０に格納されているデータをリフレッシュする必要がある。このリフレッシュ動作の時間間隔の管理や、リフレッシュ要求の生成も、ホストコントローラー２００が行う。

ホストコントローラー２００は、第１メモリー２３０又は第２メモリー２４０からデータを読み出す場合には、リード要求を生成して、リクエストメモリー２１０に書き込む。また、ホストコントローラー２００は、第１メモリー２３０と第２メモリー２４０のリフレッシュをする場合には、リフレッシュ要求を生成して、リクエストメモリー２１０に書き込む。このリクエストメモリー２１０に書き込まれた各種の要求を、メモリーコントローラー２２０が随時取得して、その要求に基づいて、第１メモリー２３０と第２メモリー２４０にアクセスしたり、リフレッシュをしたりする。

すなわち、メモリーコントローラー２２０の取得した要求がリード要求であった場合には、メモリーコントローラー２２０は、リード要求のアドレス指定に従って、第１メモリー２３０又は第２メモリー２４０にアクセスをして、データを読み出し、読み出したデータをリクエストメモリー２１０に書き込む。また、メモリーコントローラー２２０の取得した要求がリフレッシュ要求であった場合には、メモリーコントローラー２２０は、第１メモリー２３０と第２メモリー２４０のリフレッシュを行う。なお、以下の説明では発生していないが、メモリーコントローラー２２０が取得した要求がライト要求であった場合には、メモリーコントローラー２２０は、ライト要求のアドレス指定に従って、第１メモリー２３０又は第２メモリー２４０にアクセスをして、指定されたデータを指定されたアドレスに書き込む。

図６は、図５に示したテスト信号生成装置１１０において、第１メモリー２３０と第２メモリー２４０という２つのメモリーに対してホストコントローラー２００が発行したリード要求とリフレッシュ要求とが処理される過程を説明するタイミングチャートの一例を示す図である。

この図６に示すように、ホストコントローラー２００は、期間Ｔ１〜期間Ｔ６のそれぞれの期間で、第１メモリー２３０に対して又は第２メモリー２４０に対してリード要求を発行している。また、これとは別に、ホストコントローラー２００は、所定の周期で、第１メモリー２３０及び第２メモリー２４０に対してリフレッシュ要求を発行している。

すなわち、ホストコントローラー２００は、期間Ｔ１で、第１メモリー２３０に対してリード要求を発行し、期間Ｔ２で第１メモリー２３０に対してリード要求を発行し、期間Ｔ３で第２メモリー２４０に対してリード要求を発行し、期間Ｔ４で第１メモリー２３０に対してリード要求を発行し、期間Ｔ５で第２メモリー２４０に対してリード要求を発行し、期間Ｔ６で第２メモリー２４０に対してリード要求を発行している。

また、これとは別に、ホストコントローラー２００は、期間Ｔ２と期間Ｔ６において、リフレッシュ要求を発行している。本実施形態においては、期間Ｔ１〜期間Ｔ６におけるひとつの期間は、８０ｎ秒で構成されている。すなわち、第１メモリー２３０又は第２メモリー２４０にアクセスするのに必要な時間が６０ｎ秒であることから、そのオーバーヘッドを考慮して、期間Ｔ１〜期間Ｔ６のそれぞれの期間を８０ｎ秒で構成している。ホストコントローラー２００は、１つの期間につき、１つの要求を発行するので、第１メモリー２３０と第２メモリー２４０に対するリード要求だけが発生している状況であれば、１つの期間の間にすべての処理が完了する。

しかし、実際には、ホストコントローラー２００は、リフレッシュ要求も発行する。このリフレッシュ要求に基づいてリフレッシュ動作をするには、１３５ｎ秒必要である。このため、本実施形態に係るテスト信号生成装置１１０のリード要求及びリフレッシュ要求に対する動作は、次のようになる。

まず、期間Ｔ１において、ホストコントローラー２００で発生した第１メモリー２３０に対するリード要求は、次の期間Ｔ２の始めに直ちに処理される。この期間Ｔ２の間にリフレッシュ要求が生成されるが、このリフレッシュ要求に対しては、第２メモリー２４０はアクセスされていないアイドル状態なので、直ちにリフレッシュがなされる。一方、第１メモリー２３０については、リード要求が処理されているビジー状態であるので、このリード要求の処理が終了した後に直ちに実行される。

次に、期間Ｔ２では、ホストコントローラー２００で第１メモリー２３０に対するリード要求が発生する。このリード要求が発生した時点では、第１メモリー２３０は、まだ、リフレッシュ動作が行われているため、ビジー状態にある。このため、第１メモリー２３０に対するリード要求は、このリフレッシュ動作が終了した後に直ちに実行される。

次に、期間Ｔ３では、ホストコントローラー２００で第２メモリー２４０に対するリード要求が発生する。第２メモリー２４０のリフレッシュ動作は、期間Ｔ３の間に終了するため、このリード要求は、次の期間Ｔ４で直ちに実行される。

次に、期間Ｔ４では、ホストコントローラー２００で第１メモリー２３０に対するリード要求が発生する。期間Ｔ５の最初では第１メモリー２３０は、前のリード要求の処理が終了していないためビジー状態である。このため、期間Ｔ４で発生したリード要求は、前のリード要求の処理が終了した後に直ちに実行される。このような処理が順次繰り返されていく。

この図６に示したような処理を実現するために、図５に示したテスト信号生成装置１１０のホストコントローラー２００とリクエストメモリー２１０とメモリーコントローラー２２０とは、それぞれ、図７、図８、図９に示すような構成を備えている。すなわち、図７は、ホストコントローラー２００の内部構成を説明するための機能ブロック図であり、図８は、リクエストメモリー２１０の内部構成を説明するためのテーブル図であり、図９は、メモリーコントローラー２２０の内部構成を説明するための機能ブロック図である。本実施形態においては、これらホストコントローラー２００とリクエストメモリー２１０とメモリーコントローラー２２０は、ハードウェアにより構成されており、例えば、ホストコントローラー２００とメモリーコントローラー２２０は組み合わせ論理回路から構成されており、リクエストメモリーはＲＡＭ（Random Access Memory）により構成されている。

図７に示すように、本実施形態に係るホストコントローラー２００は、アクセス要求生成部３００と、リフレッシュ要求生成部３１０と、要求書込部３２０と、応答読出部３３０と、テスト信号生成機能部３４０とを備えて構成されている。

アクセス要求生成部３００は、上述したようなリード要求やライト要求を生成して、要求書込部３２０に出力する。アクセス要求生成部３００が、これらリード要求やライト要求を生成するタイミングは、上述した図６の期間Ｔ１〜期間Ｔ６のそれぞれの期間において１つずつである。

リフレッシュ要求生成部３１０は、上述したリフレッシュ要求を所定の周期で生成して、要求書込部３２０に出力する。本実施形態においては、リフレッシュ要求生成部３１０は、例えば、７．８μ秒周期でリフレッシュ要求を生成する。

これらのリード要求、ライト要求、リフレッシュ要求を受けた要求書込部３２０は、この要求をリクエストメモリー２１０に書き込む。図８に示したように、リクエストメモリー２１０は、複数のリクエストメモリーアドレスに区分されている。図８の例では、リクエストメモリーアドレスが０番から８番の９つに区分されている。それぞれのリクエストメモリーアドレスには、ステータスを示す情報が格納されるステータスフィールドと、要求内容又は応答データが格納される内容フィールドとが形成されている。

ステータスフィールドは、そのリクエストメモリーアドレスが、ホストコントローラー２００から要求を受け付けた状態にあるのか、受け付けた要求を処理している状態にあるのか、メモリーコントローラー２２０からの応答が完了した状態にあるのか、それとも、何も格納されていない空き状態にあるのかを示す情報が格納される。

内容フィールドには、ステータスフィールドが要求を受け付けた状態にあることを示している場合には、その要求の内容が格納される。具体的には、リード要求、ライト要求、リフレッシュ要求のいずれかが、格納される。また、ステータスフィールドが応答の完了した状態を示している場合には、内容フィールドには、メモリーコントローラー２２０からの応答データ、つまり、読み出したデータが格納される。

ホストコントローラー２００の要求書込部３２０は、リクエストメモリー２１０に要求を書き込む場合には、ステータスフィールドが空きの状態を示しているリクエストメモリーアドレスの内容フィールドに、その要求を書き込む。さらに、要求書込部３２０は、要求を書き込んだリクエストメモリーアドレスのステータスフィールドを、要求を受け付けた状態に変更する。

また、ホストコントローラー２００の要求書込部３２０は、第１メモリー２３０に対する要求であるか、第２メモリー２４０に対する要求であるかを区別して、要求を書き込んだリクエストメモリーアドレスを、メモリーコントローラー２２０に出力する。

図９に示すように、メモリーコントローラー２２０は、受付要求管理部４００と、要求取得部４１０と、要求実行部４２０と、応答書込部４３０とを備えて構成されている。受付要求管理部４００は、図１０に示すようなテーブルで構成されている。すなわち、第１メモリー２３０に対する要求を先入れ先出し方式で管理する記憶部である第１のＦＩＦＯ（Fist In First Out）４０２と、第２メモリ２４０に対する要求を先入れ先出し方式で管理する記憶部である第２のＦＩＦＯ（Fist In First Out）４０４とを備えて構成されている。

ホストコントローラー２００の要求書込部３２０は、第１メモリー２３０に対する要求をリクエストメモリー２１０に書き込んだ場合には、第１メモリー２３０のＦＩＦＯ ４０２の最後に、その要求を書き込んだリクエストメモリーアドレスの番号を追加し、第２メモリー２４０に対する要求をリクエストメモリー２１０に書き込んだ場合には、第２メモリー２４０のＦＩＦＯ ４０４の最後に、その要求を書き込んだリクエストメモリーアドレスの番号を追加する。この図１０の例では、リクエストメモリーアドレスの番号は図中右側から追加され、リクエストメモリーアドレスを取得する際には図中左側から取得して、残りのリクエストメモリーアドレスの番号は左側にシフトされることにより、上述した先入れ先出しを実現している。

例えば、第１メモリー２３０に対するリード要求を０番のリクエストメモリーアドレスに書き込んだ場合には、要求書込部３２０は、受付要求管理部４００の第１メモリー２３０のＦＩＦＯ ４０２の最後にリクエストメモリーアドレス０番を追加する。

また、ホストコントローラー２００の要求書込部３２０は、リフレッシュ要求をリクエストメモリー２１０に書き込んだ場合には、第１メモリー２３０のＦＩＦＯ ４０２と第２メモリー２４０のＦＩＦＯ ４０４の双方に、リフレッシュ要求を書き込んだリクエストメモリーアドレスの番号を追加する。例えば、リフレッシュ要求を５番のリクエストメモリーアドレスに書き込んだ場合には、要求書込部３２０は、受付要求管理部４００の第１メモリー２３０のＦＩＦＯ ４０２の最後にリクエストメモリーアドレス５番を追加するとともに、第２メモリー２４０のＦＩＦＯ ４０４の最後にリクエストメモリーアドレス５番を追加する。

メモリーコントローラー２２０の要求取得部４１０は、第１メモリー２３０が何もしていないアイドル状態になった場合には、受付要求管理部４００の第１メモリー２３０のＦＩＦＯ ４０２を確認し、リクエストメモリーアドレスの番号が格納されているかどうかを判断する。もし、第１メモリー２３０のＦＩＦＯ ４０２にリクエストメモリーアドレスの番号が格納されている場合には、図中左側にある最も古い番号を取得するとともに、その右側にある番号を順次左側にシフトする処理を行う。そして、要求取得部４１０は、受付要求管理部４００から取得した番号に対応する、リクエストメモリー２１０内のリクエストメモリーアドレスの内容フィールドから、第１メモリー２３０に対する要求を取得する。この取得の際に、要求取得部４１０は、リクエストメモリー２１０のステータスフィールドを処理中に変更する。そして、要求取得部４１０は、リクエストメモリー２１０から取得した要求を、要求実行部４２０に出力する。

要求実行部４２０は、要求取得部４１０から受け付けた要求を実行する。すなわち、第１メモリー２３０に対して、要求に対応した処理を実行する。例えば、要求がリード要求であった場合には、要求実行部４２０は、第１メモリー２３０の指定されたアドレスからデータを読み出す。また、要求がライト要求であった場合には、要求実行部４２０は、第１メモリー２３０の指定されたアドレスに、与えられたデータを書き込む。また、要求がリフレッシュ要求であった場合には、要求実行部４２０は、第１メモリー２３０のリフレッシュを行う。

メモリーコントローラー２２０の要求取得部４１０が、第２メモリー２４０が何もしていないアイドル状態を検出した場合も、メモリーコントローラ２２０は、第２メモリー２４０に対して、これと同様の処理を行う。

要求実行部４２０による処理が終了した場合、応答書込部４３０は、必要な応答を、リクエストメモリー２１０に書き込む。例えば、要求実行部４２０がリード要求の実行を終了した場合には、読み出したデータを応答データとして、その要求を読み出したリクエストメモリーアドレスの内容フィールドに書き込み、ステータスフィールドを応答終了に変更する。

また、要求実行部４２０がライト要求の実行を終了した場合、及び、リフレッシュ要求の実行を終了した場合には、応答書込部４３０は、その要求を読み出したリクエストメモリーアドレスのステータスフィールドを空きに変更する。但し、要求実行部４２０の実行した要求がリフレッシュ要求である場合には、応答書込部４３０は、第１メモリー２３０と第２メモリー２４０の双方に対するリフレッシュ動作が終了した後に、ステータスフィールドを空き状態に変更する。

図７に示すように、ホストコントローラー２００の応答読出部３３０は、リクエストメモリー２１０のステータスフィールドを定常的に監視し、ステータスが処理中から応答終了に変更されたリクエストメモリーアドレスがあった場合には、そのリクエストメモリーアドレスの内容フィールドから応答データを読み出す。この読み出したデータが、リード要求に基づいて第１メモリー２３０又は第２メモリー２４０から読み出されたデータであるので、このデータに基づいて、テスト信号生成機能部３４０はテスト信号を生成する。

また、応答読出部３３０は、リクエストメモリー２１０から応答データを読み出した場合には、そのリクエストメモリーアドレスのステータスフィールドを空き状態に変更し、内容フィールドに格納されている応答データを消去する。

以上のように、本実施形態に係るバーンイン装置１０のテスト信号生成装置１１０によれば、ホストコントローラー２００が生成した要求を、リクエストメモリー２１０を介在させることにより、第１メモリー２３０と第２メモリー２４０の状況に応じて随時処理することにしたので、第１メモリー２３０と第２メモリー２４０に対する要求の発行間隔である期間Ｔ１〜Ｔ６を短くすることができる。すなわち、従来であれば、この期間Ｔ１〜期間Ｔ６のそれぞれの期間を２００ｎ秒に設定しなければならなかったのに対し、本実施形態によれば、これを８０ｎ秒に設定することができるようになる。このため、ホストコントローラー２００は、短い周期で、リード要求又はライト要求を発行することができるようになる。

具体的には、メモリーコントローラー２２０は、リクエストメモリー２１０に第１メモリー２３０に対するリード要求が格納されており、且つ、第１メモリー２３０がアクセス可能なアイドル状態である場合には、第２メモリー２４０がアイドル状態であるかどうかに拘わらず、第１メモリー２３０にアクセスしてデータの読み出しを行うこととした。また、メモリーコントローラー２２０は、リクエストメモリー２１０に第２メモリー２４０に対するリード要求が格納されており、且つ、第２メモリー２４０がアクセス可能なアイドル状態である場合には、第１メモリー２３０がアイドル状態であるかどうかに拘わらず、第２メモリー２４０にアクセスしてデータの読み出しを行うこととした。このため、第１メモリー２３０と第２メモリー２４０の空き状況に応じて、随時、リード要求に対する処理を実行することができる。

また、メモリーコントローラー２２０は、リクエストメモリー２１０にリフレッシュ要求が格納されており、且つ、第１メモリーがリフレッシュ動作可能なアイドル状態である場合には、第２メモリー２４０がリフレッシュ動作可能なアイドル状態であるかどうかに拘わらず、第１メモリー２３０のリフレッシュ動作を行うこととした。また、メモリーコントローラー２２０は、リクエストメモリー２１０にリフレッシュ要求が格納されており、且つ、第２メモリー２４０がリフレッシュ動作可能なアイドル状態である場合には、第１メモリー２３０がリフレッシュ動作可能なアイドル状態であるかどうかに拘わらず、第２メモリー２４０のリフレッシュ動作を行うこととした。このため、第１メモリー２３０と第２メモリー２４０の空き状況に応じて、随時、リフレッシュ要求に対する処理を実行することができる。

さらに、このように第１メモリー２３０と第２メモリー２４０に対するリード要求及びリフレッシュ要求に対する処理を独立して処理することにより、ホストコントローラー２００が要求を発行する周期Ｔ１〜Ｔ６を短くすることができるようになり、第１メモリー２３０と第２メモリー２４０に対するアクセス効率の向上を図ることができるようになる。

なお、本発明は、上記実施形態に限定されずに種々に変形可能である。例えば、上述した各処理部の内部構成は一例に過ぎず、同様の処理を実現可能であれば、種々に変形することができる。一例を挙げると、図７に示したホストコントローラー２００の内部構成、図８に示したリクエストメモリー２１０の内部構成、図９に示したメモリーコントローラー２２０の内部構成は、同様の処理を実現可能なように、様々な変形を施すことができる。また、図１０の受付要求管理部４００は、メモリーコントローラー２２０が、ホストコントローラ２００が発行した要求の順番を管理できるような態様で有れば、様々な実現形態が考えられる。

また、上述した実施形態で図示した各処理部は、本発明の一実施形態を説明するために必要な部分のみを図示している。したがって、実際のバーンイン装置１０においては、これらの図に示されていない様々な機能部を各処理部に追加して構成されるものであると、解釈すべきである。

また、上述した実施形態で用いた様々な数値は一例に過ぎず、第１メモリー２３０や第２メモリー２４０の仕様や、被試験デバイスの仕様、供給するテスト信号のパターン等により、様々な値を採用することができる。例えば、第１メモリー２３０及び第２メモリー２４０におけるリフレッシュ周期や、リード要求を処理するのに必要な時間などは、様々な値を採用し得る。

２００ ホストコントローラー
２１０ リクエストメモリー
２２０ メモリーコントローラー
２３０ 第１メモリー
２４０ 第２メモリー
３００ アクセス要求生成部
３１０ リフレッシュ要求生成部
３２０ 要求書込部
３３０ 応答読出部
３４０ テスト信号生成機能部
４００ 受付要求管理部
４１０ 要求取得部
４２０ 要求実行部
４３０ 応答書込部

Claims (7)

1. 被試験デバイスに供給するテスト信号を生成するために必要なデータが格納される第１メモリー及び第２メモリーと、
   前記第１メモリーに対するリード要求である第１リード要求と前記第２メモリーに対するリード要求である第２リード要求とを発行するとともに、所定の周期で、前記第１メモリーと前記第２メモリーに対するリフレッシュ要求を発行する、ホストコントローラであって、前記第１リード要求と前記第２リード要求の応答として前記第１メモリーと前記第２メモリーから読み出したデータに基づいて前記テスト信号を生成する、ホストコントローラーと、
   前記ホストコントローラーで発行された前記第１リード要求と前記第２リード要求と前記リフレッシュ要求とが格納される、リクエストメモリーと、
   前記リクエストメモリーに前記第１リード要求が格納されており、且つ、前記第１メモリーがアクセス可能なアイドル状態である場合に、前記第１リード要求に基づいて前記第１メモリーにアクセスしてデータの読み出しを行い、前記リクエストメモリーに前記第２リード要求が格納されており、且つ、前記第２メモリーがアクセス可能なアイドル状態である場合に、前記第２リード要求に基づいて前記第２メモリーにアクセスしてデータの読み出しを行うとともに、前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第１メモリーがリフレッシュ動作可能なアイドル状態である場合に、前記リフレッシュ要求に基づいて前記第１メモリーのリフレッシュ動作を行い、前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第２メモリーがリフレッシュ動作可能なアイドル状態である場合に、前記リフレッシュ要求に基づいて前記第２メモリーのリフレッシュ動作を行う、メモリーコントローラーと、
   を備えることを特徴とする、テスト信号生成装置。
2. 前記メモリーコントローラーは、前記第１メモリーと前記第２メモリーから読み出したデータを、前記リクエストメモリーに格納し、
   前記ホストコントローラーは、前記リクエストメモリーから、前記第１リード要求又は前記第２リード要求に対する応答として読み出されたデータを取得する、
   ことを特徴とする請求項１に記載のテスト信号生成装置。
3. 前記リクエストメモリーには、複数のリクエストメモリーアドレスが割り付けられており、
   前記ホストコントローラーは、前記第１リード要求と前記第２リード要求と前記リフレッシュ要求を、前記複数のリクエストメモリーアドレスのうちの空いているリクエストメモリーアドレスに格納し、
   前記メモリーコントローラーは、前記第１リード要求に基づいて前記第１メモリーから読み出したデータを、その第１リード要求が格納されていたリクエストメモリーアドレスに格納し、前記第２リード要求に基づいて前記第２メモリーから読み出したデータを、その第２リード要求が格納されていたリクエストメモリーアドレスに格納し、
   前記ホストコントローラーは、前記第１リード要求又は前記第２リード要求に対する応答として読み出されたデータを、前記第１リード要求又は前記第２リード要求を格納したリクエストメモリーアドレスから取得する、
   ことを特徴とする請求項１に記載のテスト信号生成装置。
4. 前記メモリーコントローラーは、前記ホストコントローラーが発行した前記第１メモリーに対する要求である前記第１リード要求と前記リフレッシュ要求の受け付けた順番を管理する第１受付順管理部と、前記ホストコントローラーが発行した前記第２メモリーに対する要求である前記第２リード要求と前記リフレッシュ要求の受け付けた順番を管理する第２受付順管理部とを、備えており、
   前記ホストコントローラーは、前記第１メモリーに対する前記第１リード要求又は前記リフレッシュ要求を、前記リクエストメモリーに格納した場合には、その格納したリクエストメモリーアドレスを前記第１受付順管理部に追加し、前記第２メモリーに対する前記第２リード要求又は前記リフレッシュ要求を、前記リクエストメモリーに格納した場合には、その格納したリクエストメモリーアドレスを前記第２受付順管理部に追加し、
   前記メモリーコントローラーは、
   前記第１メモリーがアイドル状態である場合には、前記第１受付順管理部から、前記第１メモリーに対する次の要求が格納されている前記リクエストメモリーアドレスを取得して、そのリクエストメモリーアドレスから、前記第１メモリーに対する次の要求を取得し、
   前記第２メモリーがアイドル状態である場合には、前記第２受付順管理部から、前記第２メモリーに対する次の要求が格納されている前記リクエストメモリーアドレスを取得して、そのリクエストメモリーアドレスから、前記第２メモリーに対する次の要求を取得する、
   ことを特徴とする請求項３に記載のテスト信号生成装置。
5. 前記第１受付順管理部と前記第２受付順管理部は、それぞれ、前記リクエストメモリーアドレスを先入れ先出し方式で管理する記憶部により構成されている、ことを特徴とする請求項４に記載のテスト信号生成装置。
6. 前記メモリーコントローラーは、
   前記第１メモリー又は前記第２メモリーから読み出したデータを、前記リクエストメモリーの前記リクエストメモリーアドレスに格納する際には、そのリクエストメモリーアドレスのステータスを応答終了に変更し、
   前記メモリーコントローラーは、前記ステータスが応答終了を示しているリクエストメモリーアドレスから、前記第１メモリー又は前記第２メモリーから読み出されたデータを取得し、そのリクエストメモリーアドレスのステータスを空き状態に変更する、
   ことを特徴とする請求項４又は請求項５に記載のテスト信号生成装置。
7. 被試験デバイスに供給するテスト信号を生成するために必要なデータが格納される第１メモリー及び第２メモリーを備えるテスト信号生成装置の制御方法であって、
   ホストコントローラーにおいて、前記第１メモリーに対するリード要求である第１リード要求と前記第２メモリーに対するリード要求である第２リード要求とを発行するとともに、所定の周期で、前記第１メモリーと前記第２メモリーに対するリフレッシュ要求を発行するステップと、
   前記ホストコントローラーで発行された前記第１リード要求と前記第２リード要求と前記リフレッシュ要求とを、リクエストメモリーに格納するステップと、
   前記リクエストメモリーに前記第１リード要求が格納されており、且つ、前記第１メモリーがアクセス可能なアイドル状態である場合には、メモリーコントローラーが、前記第１リード要求に基づいて前記第１メモリーにアクセスしてデータの読み出しを行うステップと、
   前記リクエストメモリーに前記第２リード要求が格納されており、且つ、前記第２メモリーがアクセス可能なアイドル状態である場合には、前記メモリーコントローラーが、前記第２リード要求に基づいて前記第２メモリーにアクセスしてデータの読み出しを行うステップと、
   前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第１メモリーがリフレッシュ動作可能なアイドル状態である場合には、前記メモリーコントローラーが、前記リフレッシュ要求に基づいて前記第１メモリーのリフレッシュ動作を行うステップと、
   前記リクエストメモリーに前記リフレッシュ要求が格納されており、且つ、前記第２メモリーがリフレッシュ動作可能なアイドル状態である場合には、前記メモリーコントローラーが、前記リフレッシュ要求に基づいて前記第２メモリーのリフレッシュ動作を行うステップと、
   前記第１リード要求と前記第２リード要求の応答として前記第１メモリーと前記第２メモリーから読み出したデータに基づいて、前記ホストコントローラーが、前記テスト信号を生成するステップと、
   を備えることを特徴とする、テスト信号生成装置の制御方法。

Images