JP2010160543A - 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法 - Google Patents

半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法 Download PDF

Info

Publication number
JP2010160543A
JP2010160543A JP2009000742A JP2009000742A JP2010160543A JP 2010160543 A JP2010160543 A JP 2010160543A JP 2009000742 A JP2009000742 A JP 2009000742A JP 2009000742 A JP2009000742 A JP 2009000742A JP 2010160543 A JP2010160543 A JP 2010160543A
Authority
JP
Japan
Prior art keywords
error graphic
graphic
error
vertex coordinates
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009000742A
Other languages
English (en)
Inventor
Taketoshi Tsurumoto
健敏 鶴本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009000742A priority Critical patent/JP2010160543A/ja
Priority to US12/651,739 priority patent/US8219948B2/en
Publication of JP2010160543A publication Critical patent/JP2010160543A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】従来のレイアウト検証装置では、図形の等価性判断を簡単な計算により実行することができない。
【解決手段】本発明にかかるレイアウト検証装置は、第1のレイアウトパターンにおいてデザインルールとの不整合を生じた領域に対応する第1のエラー図形を出力するレイアウト検証部10を有するレイアウト検証装置であって、第1のエラー図形を含む処理対象領域を設定する対象エラー図形設定部31と、すでにレイアウト検証部10による検証がなされた第2のレイアウトパターンのうち処理対象領域に含まれる第2のエラー図形を検索するエラー図形検索部32と、第2のエラー図形の第2の対象頂点座標が第1のエラー図形の第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば第1のエラー図形が第2のエラー図形と非等価と判断するエラー図形等価性判断部33とを有する。
【選択図】図11

Description

本発明は半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法に関し、特にデザインルールチェック(DRC:Design Rule Check)において出力されるエラー図形の正当性を判断するレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法に関する。
半導体装置のレイアウト工程においては、効率的にレイアウト設計を行うために、過去に設計したレイアウトデータを元に、図形形状の修正や削除や追加をすることが行われている。このレイアウト設計では、一旦完了したレイアウトデータに対して図形形状がデザインルールを満たしているかを検証するDRC(Design Rule Check)が行われる。デザインルールとは、製造工程において発生する不具合を回避するためのレイアウトパターンの基準(以後、設計基準と略す)である。半導体装置の設計では、このデザインルールに沿ってレイアウトパターンを生成する必要がある。DRC検証でエラーが検出された場合、そのエラーに対する解析を行う。このとき、過去に設計したレイアウトデータを元に修正を行った場合、DRC検証において真のエラーと疑似エラーの2種類のエラーが検出される。真のエラーとはレイアウトパターンを修正すべきエラーであり、疑似エラーとはDRC検証の計算誤差等により生成されるエラーであってレイアウトパターンの修正は必要ないエラーである。そこで、DRC検証の検証結果を効率よく解析するために出力されるエラーから疑似エラーを除去して真のエラーだけを残すことが望まれる。
DRC検証では、デザインルールに違反している領域を示す図形をエラー図形として出力する。そのため、疑似エラーを除去するためには図形処理により過去に判断済みの疑似エラーと同じ形状のエラー図形は同じものとしてエラー対象から除く方法が効率的である。図形処理の方法として、図形形状比較処理(Layout Versus Layout、以後LVLと略す)がある。LVLでは、修正後のレイアウトデータで検出されるエラー図形形状が、過去のレイアウトデータで検出されたエラー図形形状と完全に一致すれば、疑似エラーとして判定する。
しかし、同じレイアウトパターンに対して行ったDRC検証であっても、異なるエラー図形が出力されることがある。DRC検証では、グリッド単位とは無関係にパターン間の距離を計算するのに対して、レイアウトパターン及びエラー図形はグリッド交点に図形の頂点が配置される。そのため、DRC検証中に生成されるエラー領域に基づきグリッド交点に頂点を有するエラー図形を生成した場合、頂点をずらす処理において計算の丸め誤差等が生じ、同じエラー領域に対して異なるエラー図形が生成される場合がある。そのため、LVLを用いて、単にエラー図形の一致又は不一致を判断したのみでは、疑似エラーを除去できない問題がある。そこで、図形の等価性を判断する方法が特許文献1に開示されている。
特許文献1に記載のパターン抽出装置100のブロック図を図19に示し、パターン抽出装置100について説明する。また、パターン抽出装置100において処理される図形パターンの一例を図20に示す。まず、パターン抽出装置100は、第1のパターンXが第2のパターンYの中に存在するか否かを判別し、存在する場合に第2のパターンYの中から第1のパターンXに対応する領域を抽出する。そこで、パターン抽出装置100は、特徴点抽出部110、特徴量抽出部111、類似度演算部112、対応候補点設定部113、対応度決定部114、対応点抽出部115を有する。なお、入力手段101は、パターン抽出装置100にデータを入力するキーボード、マウス、記憶装置、ネットワークからのデータ読み込み手段を含む。出力手段102は、パターン抽出装置100による抽出結果を表示するディスプレイ、プリンタ、その他の出力手段を含む。
特徴点抽出部110は、第1のパターンXと第2のパターンY上にそれぞれ特徴点を配置する。特徴量抽出部111は、特徴点抽出部110で配置された特徴点毎にその周囲のパターン情報から特徴量を抽出する。類似度演算部112は、第1のパターンXと第2のパターンYのそれぞれの特徴量を比較することにより第1のパターンXの特徴点と第2のパターンYの特徴点の類似度を求める。対応候補点設定部113は、特徴点間の類似度に基づいて第1のパターンX上の特徴点が対応する可能性のある第2のパターンY上の複数の対応候補点P(i;1)〜P(i;3)を求める。対応度決定部114は、類似度演算部112により算出された類似度と第1のパターンX上の任意の特徴点iとそれを中心とする近傍特徴点uとの間の距離dx、ならびに、特徴点iの対応候補点P(i;1)〜P(i;3)と特徴点iの近傍特徴点uの対応候補点k2の間の距離dyを用いて各対応候補点P(i;1)〜P(i;3)の対応度を繰り返し計算により求める。対応点抽出部115は、対応度の高い対応候補点P(i;1)〜P(i;3)を抽出する。
パターン抽出装置100では、特徴点及び対応特徴点を抽出し、特徴点と対応候補点との距離を計算することで、図形の類似度を判断する。そして、この類似度の判断により、図形が回転又は平行移動していた場合において、これらの図形の類似度を判断する。
特開平11−110542号公報
しかしながら、パターン抽出装置100では、2つの図形のそれぞれに対して特徴点と対応候補点とを抽出し、その距離を算出しなければならない。そのため、パターン抽出装置100では、図形の類似度判断にかかる計算時間が増大する問題がある。
本発明にかかるレイアウト検証装置の一態様は、頂点がグリッド交点に沿って配置される第1のレイアウトパターンとデザインルールとの整合性を検証し、不整合と判定された箇所に対応する第1のエラー図形を出力するレイアウト検証部を有するレイアウト検証装置であって、前記第1のレイアウトパターンにおける前記第1のエラー図形の位置を特定し、前記第1のエラー図形を含む処理対象領域を設定する対象エラー図形設定部と、すでに前記レイアウト検証部による検証がなされた第2のレイアウトパターンのうち前記処理対象領域に対応する領域に位置する第2のエラー図形を検索するエラー図形検索部と、前記第1のエラー図形の複数の頂点座標と前記第2のエラー図形の複数の頂点座標とを比較して前記第2のエラー図形と前記第1のエラー図形との等価性を検証するエラー図形等価性判断部と、を有し、前記エラー図形等価性判断部は、前記第1のエラー図形と前記第2のエラー図形とにおいて異なる座標を有する頂点をそれぞれ第1の対象頂点座標及び第2の対象頂点座標とし、前記第2の対象頂点座標が前記第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断する。
本発明にかかるレイアウト検証プログラムの一態様は、演算回路において実行され、頂点がグリッド交点に沿って配置される第1のレイアウトパターンとデザインルールとの整合性の検証により得られる第1のエラー図形と、すでにレイアウト検証がなされた第2のレイアウトパターンから得られた第2のエラー図形と、の等価性を検証するレイアウト検証プログラムであって、記憶装置から前記第1のエラー図形を読み出し、前記第1のエラー図形を含む処理対象領域を設定し、前記第2のエラー図形を前記記憶装置から読み出し、前記第2のエラー図形のうち前記処理対象領域に対応する領域に位置する第2のエラー図形を検索し、前記第1のエラー図形と前記第2のエラー図形とにおいて異なる座標を有する頂点をそれぞれ第1の対象頂点座標及び第2の対象頂点座標とし、前記第2の対象頂点座標が前記第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば前記第1のエラー図形と前記第2のエラー図形とが非等価であるとして図形の等価性判断を行う。
本発明にかかるレイアウト検証方法の一態様は、頂点がグリッド交点に沿って配置される第1のレイアウトパターンとデザインルールとの整合性の検証により得られる第1のエラー図形と、すでにレイアウト検証がなされた第2のレイアウトパターンから得られた第2のエラー図形と、の等価性を検証するレイアウト検証方法であって、前記第1のエラー図形を含む処理対象領域を設定し、前記第2のエラー図形のうち前記処理対象領域に対応する領域に位置する第2のエラー図形を検索し、前記第1のエラー図形と前記第2のエラー図形とにおいて異なる座標を有する頂点をそれぞれ第1の対象頂点座標及び第2の対象頂点座標とし、前記第2の対象頂点座標が前記第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば前記第1のエラー図形と前記第2のエラー図形とが非等価であるとして図形の等価性判断を行う。
本発明にかかるレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法によれば、グリッド交点上に位置する第2の対象頂点座標と第1の対象頂点座標に基づき設定される周辺頂点座標との一致不一致判断により2つの図形の等価性を判断する。これにより、本発明にかかるレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法は、図形の等価性を判断するために頂点間の距離の算出等の多くの時間を有する計算を行う必要がない。短時間で図形の等価性の判断を行うことができる。
本発明にかかるレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法によれば、短時間で図形の等価性の判断を行うことができる。
実施の形態1にかかるレイアウト検証方法の全体の処理を示すフローチャートである。 実施の形態1にかかる図形比較処理の処理を示すフローチャートである。 実施の形態1にかかる処理対象領域の設定処理を示すフローチャートである。 実施の形態1にかかる図形の等価性判断の処理を示すフローチャートである。 実施の形態1にかかるレイアウト検証方法を適用して処理されるレイアウトパターンの一例を示す図である。 図5に示すレイアウトパターン例に対してレイアウト検証を行った結果出力されるDRCエラー図形の例を示す図である。 図6に示す新DRCエラー図形に対して設定される処理対象領域の概略図である。 図6に示す新DRCエラー図形に対して設定される周辺頂点座標の概略図である。 図6に示す新DRCエラー図形及び既存DRCエラー図形と周辺頂点座標との関係を示す図である。 実施の形態1にかかる図形の等価性判断の処理において非等価と判断されるエラー図形の例を示す図である。 実施の形態1にかかるレイアウト検証装置のブロック図である。 実施の形態2にかかる図形の等価性判断の処理において設定される周辺頂点座標の概略図である。 実施の形態2にかかる図形の等価性判断の処理において設定される周辺頂点座標の概略図である。 実施の形態3にかかる図形の等価性判断の処理において設定される周辺頂点座標の概略図である。 実施の形態3にかかる図形の等価性判断の処理において設定される周辺頂点座標の概略図である。 実施の形態4にかかる図形の等価性判断の処理を示すフローチャートである。 実施の形態4にかかる図形の等価性判断の処理において判断対象となるエラー図形の例を示す図である。 実施の形態4にかかる図形の等価性判断の処理において判断対象となるエラー図形の例を示す図である。 特許文献1に記載のパターン抽出装置のブロック図である。 特許文献1に記載のパターン抽出装置において処理される図形の概略図である。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかるレイアウト検証方法は、ハードウェア(レイアウト検証装置)として実現することも可能であるし、CPU(Central Processing Unit)等の演算回路上で動作するソフトウェア(レイアウト検証プログラム)として実現することも可能である。以下の説明では、まず、レイアウト検証方法について説明し、その後ハードウェア又はソフトウェアにおける本実施の形態にかかるレイアウト検証方法の実現手段について説明する。
また、本実施の形態にかかるレイアウト検証方法は、レイアウト工程に含まれるDRC(Design Rule Check)検証工程において出力されるエラー図形に含まれる疑似エラーのうちすでに検証済みの疑似エラーを除去するために用いられる。そのため、以下の説明において行われるレイアウト工程は、すでにDRC検証が行われた第2のレイアウトパターン(以下、既存レイアウトパターンと称す)があり、第2のレイアウトパターンを修正して第1のレイアウトパターン(以下、修正レイアウトパターンと称す)を生成するものとする。
図1に本実施の形態にかかるレイアウト検証方法の全体のフローを示す。図1に示すように、本実施の形態にかかるレイアウト検証方法では、まず、修正レイアウトパターンを生成するレイアウト設計が行われる(ステップS1)。このレイアウト設計では、既存レイアウトパターンを修正して修正レイアウトパターンを生成する。また、既存レイアウトパターン及び修正レイアウトパターンでは、パターンが所定の間隔で配置されたグリッドに沿って配置され、パターンの頂点がグリッド交点に位置する。
続いて、修正レイアウトパターンに対してレイアウト検証が行われる(ステップS2)。このレイアウト検証では、DRCが行われる。そして、レイアウト検証の結果は第1のエラー図形(以下、新DRCエラー図形と称す)として出力される。
続いて、DRCエラー図形の比較が行われ、この比較結果に基づき最終的な検証結果が出力される(ステップS3)。ステップS3では新DRCエラー図形と第2のエラー図形(以下、既存DRCエラー図形と称す)との等価性を図形比較により判断し、既存DRCエラー図形とは非等価の新DRCエラー図形のみを含む検証結果が出力される。このステップS3の処理は、本実施の形態において特徴的な部分であり、以下ではこのステップS3の処理について詳細に説明する。
図2に図形比較処理(ステップS3)の詳細な処理を示すフローチャートを示す。図2に示すように、本実施の形態にかかる図形比較処理では、まず、新DRCエラー図形と既存DRCエラー図形とを読み込む(ステップS11、S12)。そして、処理対象とする新DRCエラー図形を設定する(ステップS13)。より具体的には、ステップS13では、複数の新DRCエラー図形から処理対象とする新DRCエラー図形を選択する。続いて、新DRCエラー図形を含む処理対象領域を設定する(ステップS14)。より具体的には、ステップS14では、処理対象として選択された新DRCエラー図形の修正レイアウトパターン上の位置を特定し、新DRCエラー図形を含む処理対象領域を設定する。
続いて、ステップS14において設定された処理対象領域に含まれる既存DRCエラー図形を検索する(ステップS15)。ステップS15において処理対象領域に含まれる既存DRCエラー図形が存在しない場合、現在処理対象となっている新DRCエラー図形は非等価と判断され、当該新DRCエラー図形が検証結果として出力される(ステップS17)。一方、ステップS15において処理対象領域に含まれる既存DRCエラー図形が存在する場合、処理対象となっている新DRCエラー図形とステップS15において検索された既存DRCエラー図形との等価性の判断が行われる(ステップS16)。
ステップS16において、新DRCエラー図形と既存DRCエラー図形とが等価と判断された場合は、他の新DRCエラー図形があるか否かを判断する(ステップS18、S19)。また、ステップS16において、新DRCエラー図形と既存DRCエラー図形とが非等価と判断された場合は、当該新DRCエラー図形が検証結果として出力される(ステップS18、S17)。ステップS17の処理が終了すると、他の新DRCエラー図形があるか否かを判断する(ステップS19)。ステップS19において未だ等価性の判断が行われていない新DRCエラー図形があると判断された場合は、処理をステップS13に戻し、全ての新DRCエラー図形の等価性の判断が行われた場合は、ステップS3の図形比較処理を終了する。
ここで、図2に示すステップS14の処理対象領域の設定手順及びステップS16のDRCエラー図形の等価性判断手順について更に詳細に説明する。まず、図3に処理対象領域の設定手順を示すフローチャートを示す。図3に示すように、所定対象領域を設定する場合、新DRCエラー図形の最小X座標、最小Y座標、最大X座標、最大Y座標を抽出する(ステップS21〜S24)。このステップS21〜S24の処理により、新DRCエラー図形の最大外形が算出される。そして、ステップS21〜S24の処理により算出された新DRCエラー図形の最大外形を含む領域を処理対象領域とする。このとき、本実施の形態では、処理対象領域の左下頂点座標Z1と、右上頂点座標Z2の2点を設定することで処理対象領域を規定する(ステップS25、S26)。
続いて、DRCエラー図形の等価性判断の手順を示すフローチャートを図4に示す。図4に示すように、DRCエラー図形の比較処理では、まず、新DRCエラー図形と既存DRCエラー図形の頂点数を比較する(ステップS31)。そして、頂点数が不一致であった場合(ステップS31のNoの枝)、新DRCエラー図形と既存DRCエラー図形とは非等価であるとして、非等価判断結果を出力し(ステップS38)、その後処理を終了する。一方、頂点数が一致していた場合(ステップS31のYesの枝)、新DRCエラー図形と既存DRCエラー図形とが等価である可能性があるため、処理をステップS32に進める。ステップS32では、新DRCエラー図形と既存DRCエラー図形の頂点座標を読み込み、処理対象とする頂点座標を一組選択し、選択した一組の頂点座標を対象頂点座標として設定する。なお、新DRCエラー図形に対応する対象頂点座標が第1の対象頂点座標に相当し、既存DRCエラー図形に対応する対象頂点座標が第2の対象頂点座標に相当する。
続いて、ステップS33において、新DRCエラー図形の対象頂点座標と既存DRCエラー図形の対象頂点座標とを比較し、2つの対象頂点座標が一致しているかを検証する。ステップS33において、2つの対象頂点座標が一致していると判断された場合(ステップS33のYesの枝)、ステップS36の処理に進む。一方、ステップS33において、2つの対象頂点座標が一致していないと判断された場合(ステップS33のNoの枝)、ステップS34の処理に進む。
ステップS34では、新DRCエラー図形の対象頂点座標に対応する周辺頂点座標を設定する。より具体的には、新DRCエラー図形の対象頂点座標を中心として、隣接するグリッド交点のうち最も近い8個のグリッド交点にそれぞれ周辺頂点座標を設定する。そして、既存DRCエラー図形の対象頂点座標と一致する周辺頂点座標があるか否かを判断する(ステップS35)。ステップS35において、既存DRCエラー図形の対象頂点座標と一致する周辺頂点座標があれば(ステップS35のYesの枝)、ステップS36の処理に進む。一方、既存DRCエラー図形の対象頂点座標と一致する周辺頂点座標がなければ(ステップS35のNoの枝)、処理対象としている新DRCエラー図形と既存DRCエラー図形とが非等価であると判断して非等価判断結果を出力し(ステップS38)、その後処理を終了する。
ステップS36では、処理対象としている新DRCエラー図形の全ての頂点座標に対してステップS32〜S35の処理が完了したかを判断する。そして、ステップS36において、未だ処理していない頂点座標があると判断された場合(ステップS36のNoの枝)、未処理の頂点座標に対してステップS32〜S35の処理を実行する。一方、ステップS36において、未だ処理していない頂点座標があると判断された場合(ステップS36のYesの枝)、処理対象としていた新DRCエラー図形及び既存DRCエラー図形とが等価であると判断して等価判断結果を出力し(ステップS37)、その後処理を終了する。
上記において説明したように、本実施の形態にかかるレイアウト検証方法では、新DRCエラー図形と既存DRCエラー図形との間で異なる頂点座標を等価性の判断に用いる。そして、新DRCエラー図形と既存DRCエラー図形とで異なる頂点座標の差が1グリッド交点以下であれば、その新DRCエラー図形は既存DRCエラー図形と等価であると判断して、検証結果から除去する。以下では、具体例を挙げて上記において説明した本実施の形態にかかるレイアウト検証方法を説明する。
まず、図5にレイアウト検証の対象となるレイアウトパターン例を示す。図5に示すレイアウトパターン例は、1チップのレイアウトパターンに含まれる一部のレイアウトパターンを示したものである。図5に示すレイアウトパターン例では、配線W1、W2が配置される。配線W1、W2は、グリッド線(図において破線で示す線)に沿って配置され、かつ、パターンの頂点がグリッド交点に配置される。このようなレイアウトパターンに対して、図1のステップS2に示すレイアウト検証では、配線W1と配線W2の配線間距離がデザインルールにおいて規定される最小配線間隔(本実施の形態では距離L)以上であるか否かを検証の1つとして行う。例えば、配線W1に対向する配線W2の辺との距離を測長する。このとき、本実施の形態では、配線W1の頂点A及び頂点Cからの距離が距離Lとなる点が配線W2の辺があるか否かを測長する。図5に示す例では、配線W2の辺上の点Eが頂点Aからの距離が距離Lとなる。また、配線W2の辺上の点Dも頂点Cからの距離が距離Lとなる。このとき、レイアウト検証では、配線W1の辺ACと配線W2の辺BDがデザインルールの規定を満たしていないと判断し、領域ACDBをエラー領域とする。
次に、図5に示すレイアウトパターン例に対してレイアウト検証を行った結果出力されるエラー図形について説明する。図5に示すエラー領域では、頂点A、頂点C及び頂点Dはグリッド交点に位置しているが、頂点Dはグリッド交点とずれた位置に存在する。そのため、レイアウト検証においてエラー図形を出力する際には頂点Dをグリッド交点に置き換えたエラー図形を生成する。レイアウト検証では、グリッド交点とはずれた位置にある頂点をグリッド交点上に置き換える際にいずれのグリッド交点に置き換えを行うかを計算により算出する。このとき、計算の丸め誤差や計算順序の違いに起因して同じエラー領域に対して異なるエラー図形が出力されることがある。
そこで、図6に図5に示すレイアウトパターン例に対してレイアウト検証を行った結果同じエラー領域に対して出力される異なるエラー図形を示す。図6に示すように、既存DRCエラー図形の頂点は、A、B、D2及びCとなる。一方、新DRCエラー図形の頂点は、A、B、D1及びCとなる。本実施の形態では、このように同じエラー領域に対して出力された異なるエラー図形の等価性を図1のステップS3の図形比較処理により判断する。
続いて、図6に示すエラー図形の例に対して行われるステップS3の処理(図2)について説明する。ステップS3では、まずステップS11、S12において、新DRCエラー図形(図6のABD1C)及び既存DRCエラー図形(図6のABD2C)を読み込む。続いて、ステップS13において、例えば、図6に示す新DRCエラー図形を処理対象の図形として選択する。
そして、ステップS14(及び図3のステップS21〜S26)において処理対象領域を設定する。このとき、設定される処理対象領域の概略図を図7に示す。図7に示すように、処理対象領域は新DRCエラー図形よりも大きな領域として設定される。より具体的には、X座標及びY座標が最小となる頂点D1に対して斜め方向において隣接するグリッド交点に頂点Z1が設定され、X座標及びY座標が最大となる頂点Aに対して斜め方向において隣接するグリッド交点に頂点Z2が設定される。そして、頂点Z1、Z2を基準として処理対象領域が設定される。続いて、ステップS15において、図7に示される処理対象領域に含まれる既存DRCエラー図形として図6に示す既存DRCエラー図形が検索される。そして、処理をステップS16に進め、新DRCエラー図形と既存DRCエラー図形との等価性判断を行う。
ステップS16(図4の処理)では、まず、ステップS31において新DRCエラー図形と既存DRCエラー図形との頂点数を比較する。図6に示す新DRCエラー図形及び既存DRCエラー図形は共に4つの頂点を有する。そのため、図6に示す新DRCエラー図形及び既存DRCエラー図形に対しては頂点数が一致したと判断し、処理をステップS32に進める。続いて、ステップS32において処理対象とする新DRCエラー図形の対象頂点座標を設定する。本実施の形態では、頂点Aから順に頂点D1まで繰り返しステップS32〜S35の処理を行うものとする。そこで、最初の処理サイクルでは、新DRCエラー図形の頂点Aを対象頂点座標として設定する。この場合、新DRCエラー図形の頂点Aと同じ座標を有する既存DRCエラー図形の頂点Aがあるため、最初のサイクルに対するステップS33では対象頂点座標が一致したとしてステップS36を経てステップS32の処理に戻る。このステップS32、S33、S36の処理は新DRCエラー図形の頂点B及び頂点Cに対しても頂点Aと同様に行われる。
続いて、ステップS32において新DRCエラー図形の頂点D1が対象頂点座標として選択され、ステップS33において頂点D1と頂点D1に対応する頂点D2の座標が比較される。このとき、頂点D1と頂点D2は異なる座標であるため、処理はステップS34に進む。ステップS34では、頂点D1に対応する周辺頂点座標が設定される。ここで、ステップS34において設定される周辺頂点座標の概略図を図8に示す。図8に示すように、周辺頂点座標は、頂点D1の周囲のグリッド交点のうち頂点D1に最も近い8個のグリッド交点上に設定される。なお、以下の説明では、設定された周辺頂点座標をそれぞれF1〜F8と称す。
その後、ステップS35において周辺頂点座標と既存DRCエラー図形の対象頂点座標との一致比較が行われる。この比較処理の概略を示す図を図9に示す。図9に示すように、本具体例では、既存DRCエラー図形の頂点D2が周辺頂点座標F4と一致する。つまり、新DRCエラー図形の頂点D2を1グリッドずらすと、新DRCエラー図形は、既存DRCエラー図形と一致することがわかる。そのため、次の処理としてステップS36が行われ、頂点A〜D1が全て処理されると処理対象となっていたエラー図形が等価であることを示す等価判断結果を出力して(ステップS37)、ステップS16の処理が終了する。
一方、ステップS35の判断処理において非等価と判断されるエラー図形の例について説明する。非等価と判断されるエラー図形の例を図10に示す。図10に示すエラー図形のうち新DRCエラー図形は、図6に示された新DRCエラー図形と同じものである。図10に示す例では、この新DRCエラー図形に対応する既存DRCエラー図形として既存DRCエラー図形p1、p2が示される。
既存DRCエラー図形p1は、頂点A〜Cが新DRCエラー図形の頂点A〜Cと一致し、頂点D3が新DRCエラー図形の頂点D1とは異なる位置にある。このとき、頂点D3は、周辺頂点座標F1〜F8のいずれとも一致しない。つまり、頂点D3は頂点D1と等価と判断される範囲(例えば、周辺頂点座標F1〜F8により規定される等価範囲)を超えた位置に存在する。そのため、既存DRCエラー図形p1は、新DRCエラー図形とは非等価と判断される。
既存DRCエラー図形p2は、頂点A〜Cが新DRCエラー図形の頂点A〜Cと一致し、頂点D4が新DRCエラー図形の頂点D1とは異なる位置にある。このとき、頂点D4は、周辺頂点座標F1〜F8のいずれとも一致しない。つまり、頂点D4は頂点D1と等価と判断される範囲(例えば、周辺頂点座標F1〜F8により規定される等価範囲)を超えた位置に存在する。そのため、既存DRCエラー図形p2は、新DRCエラー図形とは非等価と判断される。
このように、ステップS35において新DRCエラー図形と既存DRCエラー図形とが非等価と判断された場合、ステップS38において非等価判断結果が出力され、その後ステップS16の処理が終了する。
このステップS16の処理により新DRCエラー図形と既存DRCエラー図形とが等価と判断された場合、本実施の形態にかかるレイアウト検証方法では、当該新DRCエラー図形を検証結果に含めない又は検証結果から除去する。つまり、検証結果には、ステップS16の処理により新DRCエラー図形と既存DRCエラー図形とが非等価と判断された新DRCエラー図形のみが含まれることになる(ステップS17、S18の処理)。
上記説明では、本実施の形態にかかるレイアウト検証方法について説明したが、以下では上記において説明したレイアウト検証方法を実現するハードウェアについて説明する。そこで、本実施の形態にかかるレイアウト検証方法を実現するためのレイアウト検証装置1のブロック図を図11に示す。図11に示すように、レイアウト検証装置1は、レイアウト検証部10、記憶装置20、エラー図形検証部30を有する。また、レイアウト検証装置1には、操作部2及び表示部3が接続される。操作部2は、レイアウト検証装置1の操作を行うためのキーボードやマウス等を有する。また、表示部3は、レイアウト検証装置1において実行された処理結果の表示や操作のためのインタフェース画面の表示を行うためのものである。なお、レイアウト検証装置1の記憶装置20に記憶されている修正レイアウトパターンは、レイアウト検証装置1とは別に設けられるレイアウトパターン生成装置により生成されるものとする。また、レイアウトパターン生成装置はレイアウト検証装置1に組み込まれているものであっても良い。
レイアウト検証部10は、記憶装置20から修正レイアウトパターンを読み出し、修正レイアウトパターンに対してDRC処理を行う。また、レイアウト検証部10は、DRC処理により生成される新DRCエラー図形を記憶装置20に格納する。つまり、レイアウト検証部10は、図1に示すステップS2の処理に相当する処理を行う。
記憶装置20は、修正レイアウトパターン、新DRCエラー図形、既存DRCエラー図形、検証結果を格納する。修正レイアウトパターンは、図示しないレイアウトパターン生成装置から入力される。新DRCエラー図形は、レイアウト検証部10から入力される。既存DRCエラー図形は、レイアウト検証部10が既存レイアウトパターンに対してDRC処理を行った時点で入力される。検証結果は、エラー図形検証部30から入力される。
エラー図形検証部30は、新DRCエラー図形と既存DRCエラー図形との等価性の判断を行う。つまり、エラー図形検証部30は、図1のステップS3の処理を実行する。エラー図形検証部30は、対象エラー図形設定部31、エラー図形検索部32、エラー図形等価性判断部33を有する。
対象エラー図形設定部31は、処理対象となる新DRCエラー図形の選択と、選択した新DRCエラー図形の修正レイアウトパターン上の位置の特定とを行い、処理対象領域を設定する。つまり、対象エラー図形設定部31は、図2のステップS11、S13、S14の処理を実行する。このとき、対象エラー図形設定部31は、記憶装置20から新DRCエラー図形を読み込む。
エラー図形検索部32は、対象エラー図形設定部31が設定した処理対象領域に含まれる既存DRCエラー図形を検索する。つまり、エラー図形検索部32は、図2のステップS12、S15の処理を行う。このときエラー図形検索部32は、既存DRCエラー図形を読み込む。
エラー図形等価性判断部33は、新DRCエラー図形と既存DRCエラー図形との等価性判断を行い、判断結果に基づき検証結果を記憶装置20に出力する。つまり、エラー図形等価性判断部33は、ステップS16〜S18の処理を実行する。
このように、本実施の形態にかかるレイアウト検証方法は、各処理フローを実現するハードウェアを設けることで実現することが可能である。また、本実施の形態にかかるレイアウト検証方法は、ソフトウェアにより実現することが可能である。レイアウト検証部10、エラー図形検証部30において実行される処理をレイアウト検証プログラムとして規定し、レイアウト検証プログラムをCPU等の演算回路に実行させることでソフトウェアにより本実施の形態にかかるレイアウト検証方法を実現することができる。なお、演算回路は、記憶装置として記憶装置20を用いる。
上記説明より、本実施の形態にかかるレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法では、ステップS16又はエラー図形等価性判断部33において、エラー図形の頂点座標の比較のみにより新DRCエラー図形と既存DRCエラー図形との等価性を判断することができる。従って、レイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法では、図形の等価性判断処理において頂点間の距離の計算などの多くの時間を要する処理を行うことなく、比較処理という短時間に完了する処理のみで図形の等価性判断を行うことができる。これにより、レイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法では、図形の等価性判断処理を短時間に行うことができる。
また、既存DRCエラー図形と等価と判断された新DRCエラー図形を検索結果から除くことで、レイアウト検証結果の解析時間を短縮することができる。レイアウト検証により出力されるDRCエラー図形の中にはすでに疑似エラーと判断されたものを含んでいる。しかし、本実施の形態にかかるレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法を用いることで、すでに解析及び正当性が判断されたDRCエラー図形と等価と判断されるものを検証結果から除くことができ、二重に同じ解析及び正当性の判断を行う必要がなくなる。
実施の形態2
実施の形態2では、図4に示すステップS35で比較対象とされる周辺頂点座標の個数を2個に限定する方法について説明する。そこで、図12、13に実施の形態2のレイアウト検証方法で設定される周辺頂点座標の概略を示す。
図12に示す例では、新DRCエラー図形において対象頂点座標となる頂点D1が配線W2の辺上に位置する。このような場合、頂点D1がずれる可能性があるグリッド交点は、配線W2において頂点D1が位置している辺に限られる。そこで、図12に示す例では、頂点D1が位置する配線W2の辺上にあるグリッド交点に設定される周辺頂点座標F4、F5のみを比較候補とする。
また、図13に示す例では、新DRCエラー図形において対象頂点座標となる頂点D1が配線W1の角に位置する。このような場合、頂点D1がずれる可能性があるグリッド交点は、図面の縦方向に延在する配線W1の辺上又は図面の横方向に延在する配線W1の辺上に限られる。そこで、図13に示す例では、頂点D1が位置する配線W1の角において直交する辺上にあるグリッド交点に設定される周辺頂点座標F2、F5のみを比較候補とする。
このように、比較候補とする周辺頂点座標を限定することでステップS34の周辺頂点座標の設定処理及びステップS35の座標比較処理にかかる時間を短くすることができる。
実施の形態3
実施の形態3では、図4に示すステップS35で比較対象とされる周辺頂点座標の個数を1個に限定する方法について説明する。そこで、図14、15に実施の形態3のレイアウト検証方法で設定される周辺頂点座標の概略を示す。
図14に示す例では、新DRCエラー図形において対象頂点座標となる頂点D1が配線W2の辺上に位置する。また、図14に示す例では既存DRCエラー図形において頂点D1に対応する頂点D2が配線W2において頂点D1と頂点Bとを結ぶ辺上に存在する。そのため、頂点D1がずれる可能性があるグリッド交点は、配線W2において頂点D1と頂点Bとを結ぶ辺に限られる。そこで、図14に示す例では、頂点D1が位置する配線W2の辺上であって、かつ、頂点D1の頂点B側にあるグリッド交点に設定される周辺頂点座標F5のみを比較候補とする。
また、図15に示す例では、新DRCエラー図形において対象頂点座標となる頂点D1が配線W2の角に位置する。また、図15に示す例では既存DRCエラー図形において頂点D1に対応する頂点D2が図面の縦方向に延在する配線W2の辺上に存在する。このような場合、頂点D1がずれる可能性があるグリッド交点は、図面の縦方向に延在する配線W2の辺上に限られる。そこで、図15に示す例では、頂点D1が位置する配線W2の角において直交する辺上にあるグリッド交点に設定される周辺頂点座標F2のみを比較候補とする。
このように、比較候補とする周辺頂点座標を限定することでステップS34の周辺頂点座標の設定処理及びステップS35の座標比較処理にかかる時間を短くすることができる。
実施の形態4
実施の形態4では、図形の等価性の判断処理(図2のステップS16の処理)における判断条件として許容数を追加する。そこで、実施の形態4にかかる等価性判断の処理フローを図16に示す。図16に示すように、実施の形態4にかかる等価性判断の処理フローでは、図4に示す処理フローにステップS41、S42が加えられる。
ステップS41は、ステップS35とステップS36との間に行われる。ステップS41では、既存DRCエラー図形の対象頂点座標が周辺頂点座標と一致したと判断されたことに応じてその一致した周辺頂点座標の数をカウントする。ステップS41の処理を処理対象となっている新DRCエラー図形の頂点座標の全てにおいて行うことで、新DRCエラー図形と既存DRCエラー図形とでずれが生じている頂点数を判断することができる。以下、ずれが生じている頂点数を一致周辺頂点座標数と称す。
ステップS42は、ステップS36とステップS37との間に行われる。ステップS42は、一致周辺頂点座標数と別途設定される許容数との大小比較を行う。このとき、一致周辺頂点座標数が許容数を上回った場合は、ステップS42のNoの枝に進み、処理対象としていた新DRCエラー図形と既存DRCエラー図形とが非等価であると判断する。一方、一致周辺頂点座標数が許容数以下であった場合は、ステップS42のYesの枝に進み、処理対象としていた新DRCエラー図形と既存DRCエラー図形とが等価であると判断する。
ここで、実施の形態4にかかる等価性判断処理フローを適用した場合の具体例について説明する。そこで、図17に頂点のずれが2つ生じているレイアウトパターン例を示す。図17に示すレイアウトパターン例では、新DRCエラー図形の頂点G1を頂点H1にずらし、かつ、新DRCエラー図形の頂点G2を頂点H2にずらすことで新DRCエラー図形と既存DRCエラー図形とが一致する。そのため、図17に示す例では、一致周辺頂点座標数は2となる。このとき、許容数を1と設定した場合、一致周辺頂点座標数が許容数より大きくなるため、実施の形態4では図17に示す2つのエラー図形を非等価と判断する。一方、許容数を2と設定した場合、一致周辺頂点座標数が許容数と同じであるため、実施の形態4では図17に示す2つのエラー図形を等価と判断する。
また、図18に頂点のずれが1つ生じているレイアウトパターン例を示す。図18に示すレイアウトパターン例では、新DRCエラー図形の頂点I1を頂点J1にずらすことで新DRCエラー図形と既存DRCエラー図形とが一致する。そのため、図18に示す例では、一致周辺頂点座標数は1となる。このとき、許容数を1と設定した場合、一致周辺頂点座標数が許容数と同じであるため、実施の形態4では図18に示す2つのエラー図形を等価と判断する。また、許容数を2と設定した場合、一致周辺頂点座標数が許容数よりも小さくなるため、実施の形態4では図18に示す2つのエラー図形を等価と判断する。
実施の形態1〜3では、ずれが生じている頂点数にかかわらず、ずれが隣接するグリッド交点の範囲内であれば2つの図形を等価と判断する。そのため、新DRCエラー図形と既存DRCエラー図形との頂点が全て異なる座標である場合であっても、実施の形態1〜3では、これら2つの図形を等価と判断して、真のエラー図形を検証対象から削除してしまう。しかし、頂点のずれの数が多い新DRCエラー図形は、既存DRCエラー図形とは異なる原因で出力されている可能性もあり、このような図形を検証対象から外してしまうのはエラーの見逃しの原因となる。
しかしながら、実施の形態4にかかるレイアウト検証方法では、許容数によりずれが生じている頂点数が多い新DRCエラー図形に対して非等価図形である判断を行うことができる。従って、実施の形態4にかかるレイアウト検証方法は、実施の形態1〜3に対して新DRCエラー図形を誤って削除する危険性が少なく、レイアウト検証の精度を向上させることができる。また、ずれが少ない新DRCエラー図形に対しては既存DRCエラー図形と等価である判断を行い、検証結果から除くことができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
1 レイアウト検証装置
2 操作部
3 表示部
10 レイアウト検証部
20 記憶装置
30 エラー図形検証部
31 対象エラー図形設定部
32 エラー図形検索部
33 エラー図形等価性判断部
W1、W2 配線
A、B、C、D、D1、D2、E、G1、G2、I1、J1 頂点
Z1、Z2 頂点
F1〜F8 周辺頂点

Claims (20)

  1. 頂点がグリッド交点に沿って配置される第1のレイアウトパターンとデザインルールとの整合性を検証し、不整合と判定された箇所に対応する第1のエラー図形を出力するレイアウト検証部を有するレイアウト検証装置であって、
    前記第1のレイアウトパターンにおける前記第1のエラー図形の位置を特定し、前記第1のエラー図形を含む処理対象領域を設定する対象エラー図形設定部と、
    すでに前記レイアウト検証部による検証がなされた第2のレイアウトパターンのうち前記処理対象領域に対応する領域に位置する第2のエラー図形を検索するエラー図形検索部と、
    前記第1のエラー図形の複数の頂点座標と前記第2のエラー図形の複数の頂点座標とを比較して前記第2のエラー図形と前記第1のエラー図形との等価性を検証するエラー図形等価性判断部と、を有し、
    前記エラー図形等価性判断部は、前記第1のエラー図形と前記第2のエラー図形とにおいて異なる座標を有する頂点をそれぞれ第1の対象頂点座標及び第2の対象頂点座標とし、前記第2の対象頂点座標が前記第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断するレイアウト検証装置。
  2. 前記エラー図形等価性判断部は、非等価と判断された前記第1のエラー図形を検証結果として出力する請求項1に記載のレイアウト検証装置。
  3. 前記エラー図形等価性判断部は、前記複数の周辺頂点座標のうち前記第1の対象頂点座標と同一の辺に存在する周辺頂点座標と、前記第2の対象頂点座標と、の座標を比較する請求項1又は2に記載のレイアウト検証装置。
  4. 前記エラー図形等価性判断部は、前記複数の周辺頂点座標のうち前記第1の座標頂点座標及び前記第2の対象頂点座標が存在する辺に位置する類似頂点座標と、前記第2の対象頂点座標とを比較する請求項1又は2に記載のレイアウト検証装置。
  5. 前記エラー図形等価性判断部は、前記第1のエラー図形において前記周辺頂点座標にずらすことで前記第2のエラー図形の頂点座標に一致する前記第1の対象頂点座標の数が、予め設定された許容数を超えた場合には前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断する請求項1又は2に記載のレイアウト検証装置。
  6. 前記エラー図形等価性判断部は、前記第1のエラー図形の頂点数と前記第2のエラー図形の頂点数が不一致である場合、前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断する請求項1乃至5のいずれか1項に記載のレイアウト検証装置。
  7. 前記レイアウト検証部は、前記グリッド交点の間隔によらず前記整合性の検証を行い、前記検証結果に基づき前記グリッド交点に頂点座標を有する前記第1のエラー図形を出力する請求項1乃至6のいずれか1項に記載のレイアウト検証装置。
  8. 演算回路において実行され、頂点がグリッド交点に沿って配置される第1のレイアウトパターンとデザインルールとの整合性の検証により得られる第1のエラー図形と、すでにレイアウト検証がなされた第2のレイアウトパターンから得られた第2のエラー図形と、の等価性を検証するレイアウト検証プログラムであって、
    記憶装置から前記第1のエラー図形を読み出し、
    前記第1のエラー図形を含む処理対象領域を設定し、
    前記第2のエラー図形を前記記憶装置から読み出し、
    前記第2のエラー図形のうち前記処理対象領域に対応する領域に位置する第2のエラー図形を検索し、
    前記第1のエラー図形と前記第2のエラー図形とにおいて異なる座標を有する頂点をそれぞれ第1の対象頂点座標及び第2の対象頂点座標とし、前記第2の対象頂点座標が前記第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば前記第1のエラー図形と前記第2のエラー図形とが非等価であるとして図形の等価性判断を行うレイアウト検証プログラム。
  9. 前記レイアウト検証プログラムは、非等価と判断された前記第1のエラー図形を検証結果として前記記憶装置に出力する請求項8に記載のレイアウト検証プログラム。
  10. 前記図形の等価性判断では、前記複数の周辺頂点座標のうち前記第1の対象頂点座標と同一の辺に存在する周辺頂点座標と、前記第2の対象頂点座標と、の座標を比較する請求項8又は9に記載のレイアウト検証プログラム。
  11. 前記図形の等価性判断では、前記複数の周辺頂点座標のうち前記第1の座標頂点座標及び前記第2の対象頂点座標が存在する辺に位置する類似頂点座標と、前記第2の対象頂点座標とを比較する請求項8又は9に記載のレイアウト検証プログラム。
  12. 前記図形の等価性判断では、前記第1のエラー図形において前記周辺頂点座標にずらすことで前記第2のエラー図形の頂点座標に一致する前記第1の対象頂点座標の数が、予め設定された許容数を超えた場合には前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断する請求項8又は9に記載のレイアウト検証プログラム。
  13. 前記第1、第2のエラー図形は、前記グリッド交点に前記頂点座標を有する請求項8乃至12のいずれか1項に記載のレイアウト検証プログラム。
  14. 頂点がグリッド交点に沿って配置される第1のレイアウトパターンとデザインルールとの整合性の検証により得られる第1のエラー図形と、すでにレイアウト検証がなされた第2のレイアウトパターンから得られた第2のエラー図形と、の等価性を検証するレイアウト検証方法であって、
    前記第1のエラー図形を含む処理対象領域を設定し、
    前記第2のエラー図形のうち前記処理対象領域に対応する領域に位置する第2のエラー図形を検索し、
    前記第1のエラー図形と前記第2のエラー図形とにおいて異なる座標を有する頂点をそれぞれ第1の対象頂点座標及び第2の対象頂点座標とし、前記第2の対象頂点座標が前記第1の対象頂点座標に隣接したグリッド交点に設定される複数の周辺頂点座標のいずれとも不一致であれば前記第1のエラー図形と前記第2のエラー図形とが非等価であるとして図形の等価性判断を行うレイアウト検証方法。
  15. 前記レイアウト検証方法は、非等価と判断された前記第1のエラー図形を検証結果とする請求項14に記載のレイアウト検証方法。
  16. 前記図形の等価性判断では、前記複数の周辺頂点座標のうち前記第1の対象頂点座標と同一の辺に存在する周辺頂点座標と、前記第2の対象頂点座標と、の座標を比較する請求項14又は15に記載のレイアウト検証方法。
  17. 前記図形の等価性判断では、前記複数の周辺頂点座標のうち前記第1の座標頂点座標及び前記第2の対象頂点座標が存在する辺に位置する類似頂点座標と、前記第2の対象頂点座標とを比較する請求項14又は15に記載のレイアウト検証方法。
  18. 前記図形の等価性判断では、前記第1のエラー図形において前記周辺頂点座標にずらすことで前記第2のエラー図形の頂点座標に一致する前記第1の対象頂点座標の数が、予め設定された許容数を超えた場合には前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断する請求項14又は15に記載のレイアウト検証方法。
  19. 前記図形の等価性判断では、前記第1のエラー図形の頂点数と前記第2のエラー図形の頂点数が不一致である場合、前記第1のエラー図形と前記第2のエラー図形とが非等価であると判断する請求項14乃至18のいずれか1項に記載のレイアウト検証方法。
  20. 前記第1、第2のエラー図形は、前記グリッド交点に前記頂点座標を有する請求項14乃至19のいずれか1項に記載のレイアウト検証方法。
JP2009000742A 2009-01-06 2009-01-06 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法 Pending JP2010160543A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009000742A JP2010160543A (ja) 2009-01-06 2009-01-06 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法
US12/651,739 US8219948B2 (en) 2009-01-06 2010-01-04 Layout verification device, layout verification program, and layout verification method of layout pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009000742A JP2010160543A (ja) 2009-01-06 2009-01-06 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法

Publications (1)

Publication Number Publication Date
JP2010160543A true JP2010160543A (ja) 2010-07-22

Family

ID=42312539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009000742A Pending JP2010160543A (ja) 2009-01-06 2009-01-06 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法

Country Status (2)

Country Link
US (1) US8219948B2 (ja)
JP (1) JP2010160543A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543911B2 (en) * 2011-01-18 2013-09-24 Apple Inc. Ordering document content based on reading flow
CN105989202B (zh) * 2015-02-04 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种对版图进行drc验证的方法
US10936778B2 (en) 2016-03-28 2021-03-02 Motivo, Inc. And optimization of physical cell placement
US9959380B2 (en) * 2016-03-28 2018-05-01 Motivo, Inc. Integrated circuit design systems and methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5613102A (en) * 1993-11-30 1997-03-18 Lucent Technologies Inc. Method of compressing data for use in performing VLSI mask layout verification
JPH11110542A (ja) 1997-09-30 1999-04-23 Toshiba Corp パターン抽出方法および装置、そのプログラムを記録した媒体
US6892367B2 (en) * 2002-06-28 2005-05-10 Pdf Solutions, Inc. Vertex based layout pattern (VEP): a method and apparatus for describing repetitive patterns in IC mask layout
JP4251964B2 (ja) * 2003-11-10 2009-04-08 富士通マイクロエレクトロニクス株式会社 検証装置、検証方法およびプログラム

Also Published As

Publication number Publication date
US8219948B2 (en) 2012-07-10
US20100175034A1 (en) 2010-07-08

Similar Documents

Publication Publication Date Title
CN107743619B (zh) 用以验证drc迭组的测试布局的自动产生技术
TWI514068B (zh) 基於上下文感知圖案之自動化設計佈局圖案校正之方法及設備
US8762907B2 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
US20160283642A1 (en) Method for verifying design rule checks
TW202113656A (zh) 執行自動化整合扇出晶圓級封裝佈線的方法及系統
JP2010160543A (ja) 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法
Su et al. A novel fast layout encoding method for exact multilayer pattern matching with Prüfer encoding
US8732631B2 (en) System and methods for handling verification errors
CN103678741A (zh) 一种集成电路版图验证中短路路径的图形优化方法
JP2005202928A (ja) レイアウト処理装置、レイアウト処理方法、及びプログラム
JP5293521B2 (ja) デザインルールチェック検証装置およびデザインルールチェック検証方法
JP5566257B2 (ja) データ生成方法および画像検査方法
JP2004140280A (ja) 微細パターン測定方法、微細パターン測定装置、及び、微細パターン測定プログラム
JP6646006B2 (ja) 情報提示装置、情報提示方法及びプログラム
US20080034340A1 (en) Apparatus for designing circuit and method for designing circuit
CN111611761B (zh) 生成电路版图图案的方法、设备和计算机可读存储介质
JP5949002B2 (ja) 画像マッチング方法、およびこの方法を用いた画像マッチング装置およびプログラム
JP6464763B2 (ja) レイアウト検証装置、レイアウト検証方法およびレイアウト検証プログラム
CN104573149A (zh) 一种平板显示版图设计规则检查的去除重复报错方法
JP5958212B2 (ja) パターンマッチング方法、マスクパターンの生成方法、及び、ライブラリの構築方法
JP6206194B2 (ja) パターンマッチング方法、プログラム、およびパターン設計方法
US10515171B2 (en) Circuit description generation apparatus and circuit description generation method
JP2010198526A (ja) タイミング検証方法及びタイミング検証装置
JP2016212539A (ja) 情報処理装置、欠陥箇所判定プログラム、および欠陥箇所判定方法
JP2010204583A (ja) マスク描画データの検証方法