JP2010198526A - タイミング検証方法及びタイミング検証装置 - Google Patents
タイミング検証方法及びタイミング検証装置 Download PDFInfo
- Publication number
- JP2010198526A JP2010198526A JP2009045202A JP2009045202A JP2010198526A JP 2010198526 A JP2010198526 A JP 2010198526A JP 2009045202 A JP2009045202 A JP 2009045202A JP 2009045202 A JP2009045202 A JP 2009045202A JP 2010198526 A JP2010198526 A JP 2010198526A
- Authority
- JP
- Japan
- Prior art keywords
- timing verification
- timing
- path
- condition
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】タイミング検証が必要なタイミング検証対象パスに対してもれなくタイミング検証を行うことができるタイミング検証方法およびその装置を提供する。
【解決手段】集積回路の接続情報を解析し、複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、複数のタイミング検証対象パスに対して、集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、信号の遅延関連情報を求め、当該遅延関連情報から複数のタイミング検証対象パスの信号遅延時間を求めて複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析工程と、複数のタイミング検証対象パスから特定の判別条件を入力する工程と、特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析工程とを有するタイミング検証方法。
【選択図】図３
【解決手段】集積回路の接続情報を解析し、複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、複数のタイミング検証対象パスに対して、集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、信号の遅延関連情報を求め、当該遅延関連情報から複数のタイミング検証対象パスの信号遅延時間を求めて複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析工程と、複数のタイミング検証対象パスから特定の判別条件を入力する工程と、特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析工程とを有するタイミング検証方法。
【選択図】図３
Description
本発明は，半導体集積回路のタイミング検証方法及びタイミング検証装置に関する。
従来、半導体集積回路の開発工程において、その動作を確認し保障するために、信号の伝達経路であるパスのタイミング検証が行われている。そして、デジタル回路におけるタイミング検証では、広く、静的タイミング解析(STA(Static Timing Analysis))が実施されている。
静的タイミング解析では、まず論理回路を構成する各々の素子(セルや配線)における遅延値(遅延時間)が算出され、各々の素子に割り当てられる。そして、割り当てられた遅延値の累積により、パス内を伝達する信号の伝達遅延時間が算出される。さらに、算出された伝達遅延時間に基づいて、信号が所定のタイミングで伝達されるか否かの解析が行われる。
また、半導体集積回路における素子が形成されるプロセスや動作時の電源電圧や温度等は、各々の素子の遅延値に影響を与える。そのため、上述した各素子の遅延値の算出には、これらが解析条件として設定さる。そして、その解析条件に基づいて遅延値が算出される。
従来、集積回路が有するの全てのパスのタイミング検証がもれなく行われるために、各条件の範囲やばらつきが考慮され、それらの組み合わせを変えて静的タイミング解析が行われていた。しかし、この方法では全てのパスに対して、全ての条件で解析が行われるため、解析工数が増加する。そこで、まず代表的な条件(以下、代表タイミング検証条件と称する。)で全てのパスに対してタイミング検証が行われ、その結果から選択されたタイミングの厳しいクリティカルパスに対してのみ追加した条件(以下、固有タイミング検証条件と称する。)でのタイミング検証が行われる。
あるタイミング検証では、論理回路内のパスの信号遅延時間を高速かつ高精度に計算する方法が記載されている。まず、論理回路が有するパスに対して比較的高速な静的遅延計算が行われ、その計算結果に基づいて、特に精度が要求されるパスやその計算での誤差が大きい素子を含むパスが抽出される。そして、それら抽出されたパスに対してのみ、比較的時間がかかるが、回路シミュレーションによる高精度の遅延計算が行われる。
別のタイミング検証では、まず、論理回路が有するパスに対して静的タイミング解析が行われ、タイミングが厳しいネットが抽出される。そして、そのネットの有するセル毎にばらつきを固有化した遅延分布が計算され、その遅延分布に基づき、統計的タイミング解析が行われる。
しかしながら、従来のタイミング検証のようにまず代表タイミング検証条件でタイミング検証を行い、検出されたタイミングが厳しいクリティカルパスをのみを対象として、固有タイミング検証条件でのタイミング検証を行うと、検証漏れが発生するという課題がある。
例えば、条件に応じてその遅延特性が大きく変動する特性変動セルを含むパスなどは、代表タイミング検証条件ではタイミングに余裕がありクリティカルパスとして選択されなくても、固有タイミング検証条件ではタイミングマージンが規定値未満になる場合がある。しかし、代表タイミング検証条件だけで得られたタイミングマージンだけをチェックすると、そのようなクリティカルパスを検出することができない。
そこで、本発明の目的は、タイミング検証が必要なタイミング検証対象パスに対してもれなくタイミング検証を行うことができるタイミング検証方法およびその装置を提供することにある。
1つの態様によれば、集積回路のタイミング検証方法において、コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出し、コンピュータが、複数のタイミング検証対象パスに対して、集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれのタイミング検証対象パスに関連付けると共に、当該遅延関連情報から複数のタイミング検証対象パスの信号遅延時間を求めて複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行い、コンピュータが、複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力し、コンピュータが、遅延関連情報が関連づけられた複数のタイミング検証対象パスから、特定の判別条件に合致する一部のパスを特定パスとして選択し、コンピュータが、特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う。
上記の発明によれば、タイミング検証が必要なタイミング検証対象パスに対して、もれなくタイミング検証を行うことができるタイミング検証方法およびその装置を提供することができる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
[一般的なタイミング検証方法]
初めに一般的なタイミング検証方法について説明する。
初めに一般的なタイミング検証方法について説明する。
図1は、一般的なタイミング検証方法を示すフローチャートである。図1中の図1Aと図1Bは、異なる2通りの例である。まず、図1Aのフローチャートが示すタイミング検証方法について説明する。
(ステップS1)
はじめに、配置配線処理工程S1において、集積回路を構成するセルの接続を表すネットリストに基づいて、セルとそれらを接続する
配線等が配置される。
はじめに、配置配線処理工程S1において、集積回路を構成するセルの接続を表すネットリストに基づいて、セルとそれらを接続する
配線等が配置される。
(ステップS2)
配線RC抽出工程S2において、配置配線処理工程S1で生成されたセルをつなぐ各々の配線の長さや幅等応じて、配線抵抗値と配線容量値が算出される。そして、配線の長さや幅等とともに、配線抵抗値と配線容量値が配線RC情報として保存される。また、配線RC情報には、配線抵抗値と配線容量値の積(以下、配線RCと称する。)を有してもよい。なお、この配線抵抗値と配線容量値の算出の際には、例えば、セルに寄生する容量等に基づき、配線容量を校正するなどの処理が適宜行われる。
配線RC抽出工程S2において、配置配線処理工程S1で生成されたセルをつなぐ各々の配線の長さや幅等応じて、配線抵抗値と配線容量値が算出される。そして、配線の長さや幅等とともに、配線抵抗値と配線容量値が配線RC情報として保存される。また、配線RC情報には、配線抵抗値と配線容量値の積(以下、配線RCと称する。)を有してもよい。なお、この配線抵抗値と配線容量値の算出の際には、例えば、セルに寄生する容量等に基づき、配線容量を校正するなどの処理が適宜行われる。
(ステップS3)
静的タイミング解析工程S3において、静的タイミング解析が行われる。静的タイミング解析では、集積回路を構成するパス毎に伝搬する信号の遅延計算が行われ、その結果に基づいてパス毎にタイミングの検証が行われ、タイミングの厳しいクリティカルパスやタイミングマージンが規定値未満になったパス(以下、クリティカルパス等と称する。)が検出される。なお、静的タイミング解析の詳細については後述する。
静的タイミング解析工程S3において、静的タイミング解析が行われる。静的タイミング解析では、集積回路を構成するパス毎に伝搬する信号の遅延計算が行われ、その結果に基づいてパス毎にタイミングの検証が行われ、タイミングの厳しいクリティカルパスやタイミングマージンが規定値未満になったパス(以下、クリティカルパス等と称する。)が検出される。なお、静的タイミング解析の詳細については後述する。
(ステップS4)
静的タイミング解析工程S3で検出されたクリティカルパス等が、回路設計上のタイミング許容範囲内であるか否かの判定が行われる。そして、許容範囲内ならばタイミング検証は終了し、許容範囲を超えているならば、必要に応じて回路修正工程S5に処理が移される。
静的タイミング解析工程S3で検出されたクリティカルパス等が、回路設計上のタイミング許容範囲内であるか否かの判定が行われる。そして、許容範囲内ならばタイミング検証は終了し、許容範囲を超えているならば、必要に応じて回路修正工程S5に処理が移される。
(ステップS5)
回路修正工程S5において、タイミング許容範囲を超えているパスのタイミングを改善するために、ネットリスト等の修正や遅延セルの追加が行われる。そして、その修正後に、再び処理は配置配線処理工程S1に移され、以下、同様の処理が繰り返される。
回路修正工程S5において、タイミング許容範囲を超えているパスのタイミングを改善するために、ネットリスト等の修正や遅延セルの追加が行われる。そして、その修正後に、再び処理は配置配線処理工程S1に移され、以下、同様の処理が繰り返される。
次に、静的タイミング解析の詳細を示す。
図2は静的タイミング解析S3のフローチャートである。また、図2のフローチャートには、静的タイミング解析S3の各工程で入出力されるデータも併記されている。
図2中の検証条件j1は、静的タイミング解析の実行時に入力される条件であり、例えば、集積回路の製造条件(プロセス)や動作条件(回路の電源電圧や動作温度)を組み合わせた条件である。これら各々の条件は、パスを伝搬する信号の遅延値に影響を与えるため、静的タイミング解析では、実際の集積回路の動作環境の変化等を考慮した複数の組み合わせが入力される。
データベースdb1は、静的タイミング解析で適宜読み込まれる入力情報である。ネットリストd11は、回路を構成するセルとその接続を表す。セルの特性ライブラリd12には、各々のセルの遅延情報等が記録されている。これらセルの遅延情報等は、例えばセルの電源電圧や動作温度等の条件別に、またはそれらを組み合わせた条件別に、ライブラリ化されている。制約条件d14には、例えば、クロック周波数、タイミング解析対象外パス、遅延計算に用いられるばらつき係数等、静的タイミング解析を実行する際の各種制約が記録されている。
配線RC情報d13は、前述した配線RC抽出工程S2で生成されたデータであり、各々の配線の長さや幅等と配線抵抗値と配線容量値もしくは配線RCが記録されている。
静的タイミング解析は、図2に示すように、タイミング検証対象パス抽出工程S31とタイミング解析工程S32とタイミング検証工程S33を有する。また、パス情報d21と遅延関連情報d22とスラック値d23は、各々の工程で生成されるデータである。
(ステップS31)
タイミング検証対象パス抽出工程S31では、ネットリストd11に基づいてタイミング検証の対象となる全てのタイミング検証対象パスが抽出され、それらを表すパス情報d21が生成される。つまり、パス情報d21は、抽出されたタイミング検証対象パス毎のセルと配線の情報とそれらの接続情報とを有する。
タイミング検証対象パス抽出工程S31では、ネットリストd11に基づいてタイミング検証の対象となる全てのタイミング検証対象パスが抽出され、それらを表すパス情報d21が生成される。つまり、パス情報d21は、抽出されたタイミング検証対象パス毎のセルと配線の情報とそれらの接続情報とを有する。
(ステップS32)
タイミング解析工程S32では、データベースdb1のセルの特性ライブラリd12と制約条件d14が参照され、タイミング検証対象パス中の素子(セルと配線)毎に、遅延関連情報d22が算出される。遅延関連情報d22は、例えば、セルと配線の遅延値、スルーレート値、クロストーク遅延値等を有する。そして、それらが素子毎に関連づけられる。次に、タイミング検証対象パス毎に、各素子に関連づけられた遅延値が累積され、タイミング検証対象パスの遅延時間が算出される。そして、これらの遅延時間も遅延関連情報d22のとして対応するタイミング検証対象パスに関連づけられる。
タイミング解析工程S32では、データベースdb1のセルの特性ライブラリd12と制約条件d14が参照され、タイミング検証対象パス中の素子(セルと配線)毎に、遅延関連情報d22が算出される。遅延関連情報d22は、例えば、セルと配線の遅延値、スルーレート値、クロストーク遅延値等を有する。そして、それらが素子毎に関連づけられる。次に、タイミング検証対象パス毎に、各素子に関連づけられた遅延値が累積され、タイミング検証対象パスの遅延時間が算出される。そして、これらの遅延時間も遅延関連情報d22のとして対応するタイミング検証対象パスに関連づけられる。
(ステップS33)
タイミング検証工程S33では、タイミング解析工程S32で算出された遅延時間に基づいて、パス毎のタイミングの検証が行われ、タイミングの猶予時間を示すスラック値d23が算出される。そして、これらのスラック値d23も、遅延関連情報d22として対応するタイミング検証対象パスに関連づけられる。そして、このスラック値に基づいてクリティカルパス等が検出される。
タイミング検証工程S33では、タイミング解析工程S32で算出された遅延時間に基づいて、パス毎のタイミングの検証が行われ、タイミングの猶予時間を示すスラック値d23が算出される。そして、これらのスラック値d23も、遅延関連情報d22として対応するタイミング検証対象パスに関連づけられる。そして、このスラック値に基づいてクリティカルパス等が検出される。
また、配線抵抗値と配線容量値も、パスを伝搬する信号の遅延に影響を与える。そのため、配線抵抗値や配線容量値の変化に対しても、パスを伝搬する信号のタイミング検証が要求される場合がある。この場合、検証条件j1として配線抵抗値と配線容量値を算出するための条件が与えられる。例えば、単位長さ当たりの配線抵抗値を検証条件j1として与えた場合、配線RC情報d13が有する配線の長さや幅等に基づいて、配線抵抗値が再び算出される。
以上のように、図1Aに示す一般的なタイミング検証方法では、静的タイミング解析工程S3において、入力される検証条件j1に基づき、タイミング検証対象パス抽出工程S31で抽出された全てのタイミング検証対象パスに対してタイミング解析が行われる。しかし、前述したように、検証条件j1は集積回路の製造条件や動作条件等の組み合わせであり、全てのタイミング検証対象パスに対して、全ての検証条件j1に基づくタイミング解析が行われると、解析工数が増加する。
そこで、この解析工数の増加を抑制するために、図1Bのフローチャートに示すようなタイミング検証方法が提案されている。図1Bにおいて、図1Aに示す工程と同一の工程には同一の符号を付しており、以下、既述した説明は簡略する。
図1Bでは、図1Aで説明した処理と同様に配置配線処理工程S1と配線RC工程S2の後、第1のタイミング解析工程S13で静的タイミング解析が行われる。ここで、図1Aに示す静的タイミング解析工程S3との違いは、静的タイミング解析で入力される検証条件にある。
(ステップS13)
第1のタイミング解析工程S13では、代表的な条件(代表タイミング条件)からなる検証条件で、検出された全てのタイミング検証対象パスに対してタイミング解析が行われる。代表タイミング検証条件には、集積回路の製造条件や動作条件の組み合わせから、例えば、パスを伝搬する信号の速度が最も早くなると想定される組み合わせと、最も遅くなると想定される組み合わせからなる条件(以下、境界条件と称する。)が採用される。集積回路の製造条件や動作条件としては、プロセス条件に伴うセルの動作速度、電源電圧、動作温度、配線RC値などがある。そして、この代表タイミング検証条件に基づいて、静的タイミング解析が行われ、クリティカルパス等が検出される。
第1のタイミング解析工程S13では、代表的な条件(代表タイミング条件)からなる検証条件で、検出された全てのタイミング検証対象パスに対してタイミング解析が行われる。代表タイミング検証条件には、集積回路の製造条件や動作条件の組み合わせから、例えば、パスを伝搬する信号の速度が最も早くなると想定される組み合わせと、最も遅くなると想定される組み合わせからなる条件(以下、境界条件と称する。)が採用される。集積回路の製造条件や動作条件としては、プロセス条件に伴うセルの動作速度、電源電圧、動作温度、配線RC値などがある。そして、この代表タイミング検証条件に基づいて、静的タイミング解析が行われ、クリティカルパス等が検出される。
そして、図1Aと同様に、代表タイミング検証条件それぞれに基づいて検出されたタイミング検証対象パスのタイミングが、回路設計上のタイミング許容範囲内であるか否かの判定が行われ(ステップS4)、許容範囲内ならば第2のタイミング解析工程S16に処理が移される。
(ステップS16)
第2のタイミング解析工程S16では、第1のタイミング解析工程S13でタイミングマージンが少ないと判定されたクリティカルパス等に対してのみ、代表タイミング検証条件とは異なる各パスに固有の検証条件(固有タイミング検証条件)に基づいて静的タイミング解析が行われる。
第2のタイミング解析工程S16では、第1のタイミング解析工程S13でタイミングマージンが少ないと判定されたクリティカルパス等に対してのみ、代表タイミング検証条件とは異なる各パスに固有の検証条件(固有タイミング検証条件)に基づいて静的タイミング解析が行われる。
なぜなら、代表タイミング検証条件として入力された条件は、前述した境界条件のように一般的に高速になることによって最もタイミングが厳しくなる条件(以下、ベスト条件と称する。)と低速になることによって最もタイミングが厳しくなる条件(以下、ワースト条件と称する。)だからである。これらの条件は、全てのパスに適合するタイミング検証条件とはいえないため、マージンが少なく、クリティカルパス等として検出されたパスに対しては、固有タイミング検証条件での詳細な追加検証及び確認が必要である。このワースト条件とベスト条件は、プロセス条件に伴うセルの動作速度、電源電圧、動作温度、配線RC値などの組み合わせからなる。
また、第2のタイミング解析工程S16におけるタイミング検証対象パスは第1のタイミング解析工程S13の結果から検出されたクリティカルパス等である。そのため、第2のタイミング解析S16で行われる静的タイミング解析では、図2に示すタイミング検証対象パス抽出工程S31での処理は行われない。
(ステップS17)
ステップS4と同様に、第2のタイミング解析工程S16で検出されたクリティカルパス等が、回路設計上のタイミング許容範囲内であるか否かの判定が行われる。
ステップS4と同様に、第2のタイミング解析工程S16で検出されたクリティカルパス等が、回路設計上のタイミング許容範囲内であるか否かの判定が行われる。
以上のように、まず、図1Aに示される静的タイミング解析工程S3での検証条件の中から、代表的な代表タイミング検証条件でのみ第1のタイミング解析が行われる。そして、その結果として検出されるクリティカルパス等に対してのみ、詳細な固有タイミング検証条件に基づく第2のタイミング解析が行われる。これにより、図1Aでのタイミング検証と比較して、図2Aでのタイミング検証では、解析工数が減少する。
[第1の実施の形態]
図3は、本実施の形態におけるタイミング検証方法を示すフローチャートである。
図3は、本実施の形態におけるタイミング検証方法を示すフローチャートである。
図4は、図3の各工程S13、S36での情報の入出力を示したフローチャートである。
図3には、図1Bに示す工程と同じ工程には同じ符号を付している。図3に示すフローチャートは、ステップS36を有することが図1Bと異なる。以下、図3、4に従って本実施の形態でのタイミング検証方法について説明する。
図3、図4において、第1のタイミング解析工程S13では、図2で示した静的タイミング解析と同様の処理が行われる。すなわち、データベースdb1等に基づいて、集積回路の接続情報が解析され、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる全てのタイミング検証対象パスが抽出され、それらを表すパス情報d21が生成される。このタイミング検証対象パスは、例えばフリップフロップなどのレジスタへのデータパスとクロックパスである。そして、集積回路の製造条件および動作条件等の組み合わせである代表タイミング検証条件j2とデータベースdb1等に基づいて、そのタイミング検証対象パスを伝搬する信号の遅延値やスルーレート値等の遅延関連情報d22が生成される。前述したように、これらの遅延関連情報d22は、それぞれタイミング検証対象パスに関連付けられ、その関連付けられた情報に基づいて各々のタイミング検証対象パスの遅延時間が求められる。そして、これらの遅延時間も、遅延関連情報d22として対応するタイミング検証対象パスに関連づけられる。
次に、算出された遅延時間に基づいて、パス毎のタイミングの検証が行われ、タイミングの猶予時間を示すスラック値が算出される。これらのスラック値も、遅延関連情報d22として対応するタイミング検証対象パスに関連づけられる。そして、このスラック値に基づいてタイミングマージンが少ないクリティカルパス等が検出される。
以上のように、第1のタイミング解析を行うことで、パス情報d21と遅延関連情報d22が生成され、それらが関連づけられている。具体的には、例えばパス情報d21は、セルと配線の情報とそれらの接続情報を有し、遅延関連情報d22は、セルと配線の遅延値、スルーレート値、クロストーク遅延値およびパスの遅延時間、スラック値等を有し、それらがタイミング検証パス毎に関連づけられている。そして、本実施の形態では、このパス情報d21とそれに関連づけられた遅延関連情報d22(以下、パス情報d21と遅延関連情報d22と称する。)に基づいて第2のタイミング解析S37の対象である特定パスが選択される。
また、オペレータは、コンピュータ内に記憶されたパス情報d21と遅延関連情報d22から所望の情報をタイミング解析レポートls1として出力させ、確認することができる。タイミング解析レポートls1の記載については、後述する静的タイミング解析の具体例で詳細を示す。
(ステップS36)
特定パスのタイミング解析工程S36では、特定パスの判別条件j10が入力され、前述したパス情報d21と遅延関連情報d22から特定の判別条件j10に合致する一部のパスが特定パスd42として選択される。例えば、判別条件j10がセルの電源電圧と動作温度の変化に対する遅延値の変動が大きい「特性変動セルを含むパス」の場合、前述したパス情報d21が有するセルと配線の情報とそれらの接続情報に基づいて、その判別条件j10に合致するパスが特定パスd42として選択される。同様に例えば、判別条件j10が「スルーレート値の大きいセルを含むパス」の場合、前述したパス情報d21と遅延関連情報d22が有するセルと配線の情報とそれらの接続情報およびスルーレート値に基づいて、その判別条件j10に合致するパスが特定パスd42として選択される。
特定パスのタイミング解析工程S36では、特定パスの判別条件j10が入力され、前述したパス情報d21と遅延関連情報d22から特定の判別条件j10に合致する一部のパスが特定パスd42として選択される。例えば、判別条件j10がセルの電源電圧と動作温度の変化に対する遅延値の変動が大きい「特性変動セルを含むパス」の場合、前述したパス情報d21が有するセルと配線の情報とそれらの接続情報に基づいて、その判別条件j10に合致するパスが特定パスd42として選択される。同様に例えば、判別条件j10が「スルーレート値の大きいセルを含むパス」の場合、前述したパス情報d21と遅延関連情報d22が有するセルと配線の情報とそれらの接続情報およびスルーレート値に基づいて、その判別条件j10に合致するパスが特定パスd42として選択される。
さらに、パス情報d21と遅延関連情報d22に基づく選択に加えて、遅延関連情報d22が有するスラック値に基づいて、クリティカルパスおよびタイミングマージンが規定値未満になったパスの選択も可能である。例えば、第1のタイミング検証ではタイミングマージンが規定値をクリアしてはいるが厳しいパスを特定パスd42として選択することもできる。そして、その特定パスd42に対して固有タイミング解析条件での詳細な第2のタイミング解析が行われ、タイミングマージンレスになるか否かの判定が可能である。
また、判別条件j10は、パス情報d21と遅延関連情報d22が有する複数の情報を組み合わせた条件でもよい。
特定パスのタイミング解析工程S36では、図3に示すように、まず判別条件j10が入力され(ステップS36a)、上述した特定パスの選択が行われる(ステップS36b)。そして、特定パスd42が検出された場合は、特定パスd42に固有のタイミング検証条件(固有タイミング検証条件)が入力され(S36c)、特定のパスに対して第2のタイミング解析S36dに処理が移され、特定パスd42が検出されない場合は、タイミング検証は終了する(ステップS36b)。なお、判別条件j10に基づいて、対応する固有タイミング検証条件が入力されてもよい。 第2のタイミング解析工程S36dでは、特定パスの検証に固有の複数のタイミング検証条件j3に基づいて特定パスの信号遅延時間が求められ、特定パスを伝搬する信号の静的タイミング解析が行われる。固有タイミング検証条件も前述の代表タイミング検証条件と同様にベスト条件とワースト条件を有するが、それらの条件のプロセス条件や電源電圧や動作温度の組み合わせは、特定パスに固有の組み合わせである。例えば、特定パスd42として前述した「特性変動セルを含むパス」が選択された場合、固有タイミング検証条件j3として、セルの電源電圧と動作温度を変えた複数の条件で、第2のタイミング解析が行われる。同様に、特定パスd42として前述した「スルーレート値の大きいセルを含むパス」が選択された場合、固有タイミング検証条件j3として、スルーレートに影響を与えるセルの電源電圧や動作温度等を変えた複数の条件で、第2のタイミング解析が行われる。
以上のように、本実施の形態では、代表的な条件に基づく第1のタイミング解析で検出されたクリティカルパス等のみではなく、生成されたパス情報d21と遅延関連情報d22に基づいて、追加の解析が必要な特定パスがもれなく選択されるため、パスの検証もれが回避される。そして、その特定パスに対して固有の条件で、詳細な第2のタイミング解析が行われる。従って、代表タイミング検証条件j2によりタイミングマージンが十分と判定された検証パスのうち、タイミングマージンが不足する可能性がある特定パスについてその固有の条件でタイミング解析をして、検証漏れを防止できる。しかも、特定パスの数は全タイミング検証対象パスのごく一部であるため、第2のタイミング解析による工数増加は限定的である。
次に、本実施の形態の変形例について説明する。
前述したように、本実施の形態では、第1のタイミング解析でパス情報d21と遅延関連情報d22が生成される。ここで、パス情報d21は、セルと配線の情報とそれらの接続情報を有する。そのため、特定パスの選択工程S36bでは、パス情報d21だけを用いて特定パスd42の選択が可能である。すなわち、セルと配線の情報を判定条件j10として、それらの接続情報から判定条件j10に合致する特定パスd42の選択が可能である。また、パス情報d21は、図2のタイミング検証対象パス抽出工程S31で生成される。そこで、本実施の形態の変形例では、第1のタイミング解析工程S13において、タイミング検証対象パス抽出工程S31のみが行われる。
また、この変形例では、遅延関連情報d22が算出されないため、それらの情報を判別条件j10とすることはできない。しかし、例えば、パス情報d21が有するセルと配線の情報から、「特定変動セルを含むパス」等を判別条件j10として、それらに合致するパスを特定パスd42として選択することは可能である。
なお、この場合、実際にタイミング解析は行われないため、タイミングが許容範囲内であるか否かの判定(ステップS4)は行わない。
以上のように、本実施の形態の変形例では、例えば、ある特定のセルや配線を有するパスのタイミング解析が要求される場合、第1のタイミング解析において、図2のタイミング検証対象パス抽出工程S31のみを行わせる。そして、タイミング検証対象パス抽出工程S31で生成されたパス情報d21から、それらのパスがもれなく特定パスとして選択される。そして、選択された特定パスに対してのみ第2のタイミング解析によるタイミング検証が行われる。
[静的タイミング解析の具体例]
次に、本実施の形態のパス情報d21と遅延関連情報d22の一例を示すために、具体的に静的タイミング解析を行った結果を以下に示す。
次に、本実施の形態のパス情報d21と遅延関連情報d22の一例を示すために、具体的に静的タイミング解析を行った結果を以下に示す。
静的タイミング解析では、はじめにタイミング検証対象パスが抽出され、そのパスを示すパス情報d21が生成される。
図5は、静的タイミング解析で抽出されたタイミング検証対象パスの一例である。このパスは、レジスタであるフリップフロップREGC、REGE、セルI_CK1〜I_CK3、I_E0、I_E1、配線Clk、nck1〜nck3、na6〜na8を有する。破線で示すパスP1はデータパス、パスP2はクロックパスを表す。セルに付記された符号A、Yは、それぞれ入力端子と出力端子を表す。次に、このパスに対してタイミング解析が行われ、遅延関連情報d22が算出され、パス情報d21と関連づけられる。
図6〜8は、図4に示したように、静的タイミング解析により生成されたパス情報d21と遅延関連情報d22の一部をタイミング解析レポートls1として出力した図である。
図6はデータパスP1のタイミング解析レポートls1の一例である。図6で出力された情報は、データパスP1内の各節点Pointに対応する、ファンアウトFanout、配線容量Cap、クロストークに係るスルーレートの変化DTrans、スルーレートTrans、クロストーク遅延Delta、セルの遅延値Incr、パスの累積遅延値Pathである。また、破線で示す領域6Y内の情報は、前述したパス情報d21を表し、領域6Z内の情報は、遅延関連情報d22を表す。
そして、領域6Y内には、パス情報d21に従い、配線ClkからフリップフロップREGEのデータ入力端子Dまでの、データパスP1に属する節点Pointのセルと配線の情報が、その接続順に上から記載されている。
「Clk(in)」は、配線Clkの信号の入力端子Pinを表す。「Clk(net)」は配線Clkを表す。「I_CK1/A(SCGFBUFCLXH1)」は、セルI_CK1の入力端子Aを表し括弧内はセル名を表す。「REGC/CLK(SCGDFFQXH1)」は、フリップフロップREGCのクロック入力端子CKを表し括弧内はレジスタ名を表す。その他、同様に記載されている。
すなわち、図5のデータパスP1が有する節点Pointである配線Clk、セルI_CK1、配線nck1、フリップフロップREGC、配線na6、セルI_E0、配線na7、セルI_E1、配線na8、フリップフロップREGEがその接続順に上から記載されている。
そして、それらの各節点Point毎に対応する情報が行方向に示されている。例えば、節点6hは配線Clkを示すが、そのファンナウトFanoutが「2」、配線容量Capが「0.01」であることが示されている。同様に、節点6iはセルI_CK1の入力端子Aを示すが、そこでのクロストークに係るスルーレートの変化DTransが「0」、スルーレートTransが「0.99」、クロストーク遅延Deltaが「0」、セルの遅延値Incrが「0.39」、パスの累積遅延値Pathが「0.39」であることが示されている。
このように、領域6Yに示されるパス情報d21と領域6Zに示される遅延関連情報d22は、パスP1の素子(節点Point)毎に関連づけられている。次に、セル毎の遅延値Incrとパスの累積遅延値Pathとの関係を以下に示す。信号は、図5の端子Pinから入力され、そこでの累積遅延値6jが「0」である。セルI_Ck1の入力端子Aでの遅延値6k「0.39」は、配線Clkを伝搬する信号の遅延時間に相当する。累積遅延値6l「0.39」は、先の累積遅延値6j「0」に遅延値6k「0.39」が加算された値である。また、セルI_Ck1の出力端子での遅延値6m「53.91」は、セルI_CK1に固有の遅延値に相当する。そして、累積遅延値6n「54.30」は、先の累積遅延値6l「0.39」に遅延値6m「53.91」が加算された値である。以下、同様にパスP1の各素子の接続順に遅延値Incrと累積遅延値Pathが記載されており、累積遅延値6p「266.12」は、入力端子PinからデータパスP1を介してフリップフロップREGEのデータ入力端子Dまでのデータ信号の伝搬時間を表す。
図7は、クロックパスP2のタイミング解析レポートls1の一例である。図7には、図6と同様の情報が記載されている。そして、累積遅延値7a「153.64」は、入力端子PinからクロックパスP2を介してフリップフロップREGEのクロック入力端子CKまでのクロック信号の伝搬時間を表す。
図7に破線で示す領域7Rには、上述したデータ信号の伝搬時間とクロック信号の伝搬時間に基づいてタイミング検証が行われた結果が示されて入る。本具体例では、先行するデータ信号をラッチするためのホールドタイムを「0.75」と規定してタイミング検証が行われた。すなわち、クロック信号が立ち上がった後で、少なくとも「0.75」遅れて後続するデータ信号が立ち上がることが検証された。
図7の遅延値7b「0.75」は、規定されたホールドタイムであり、先行するデータ信号をラッチするために必要な時間として、前述したクロック信号の伝搬時間である累積遅延値7a「153.64」から減算される。累積遅延値7c「152.89」は、その減算値であり、同一の累積遅延値7d「152.89」は、データ信号の伝搬時間に要求される最低値を表す。
そして、このデータ信号の伝搬時間に要求される最低値である累積遅延値7e(7d)「152.89」と図6で求められたデータ信号の伝搬時間である累積遅延値7f(6p)「266.12」が比較され、除算によってスラック値7g「113.23」が算出される。このスラック値7gはホールドタイムを「0.75」として規定した場合のタイミングの猶予時間(マージン)を表す。そして、このスラック値7gが負の場合は、規定した「0.75」のホールドタイムが確保されないことを表す。すなわち、このタイミング検証対象パスはタイミングマージンレスであることを表す。
図3の特定パスの選択工程S36bでは、このスラック値に基づいて、クリティカルパスやタイミングマージンが規定値未満のパスが検出される。
図8は、図5に示すタイミング検証対象パスの配線の情報をタイミング解析レポートls1として出力した一例である。
配線の情報が左から順に「，」記号で区切られ、出力端子OUTPIN_NAME、接続セル名CELL_INSTANCE、セル名CELL_NAME、配線容量Total_Capacitance、配線抵抗Resistanceが記載されている。
例えば、配線の情報8gの行には、図5のセル「I_E0」の出力端子「Y」に接続された配線na7の情報が記載されている。すなわち、配線na7は、配線容量が「0.01」であり、配線抵抗が「65.793」であることが分かる。また、配線na7が出力端子「Y」に接続されるセル「I_E0」のセル名は「SCGBUFXH1」であることが分かる。
同様に、配線na8、配線nck1、配線nck2、配線nck3、配線na6の情報が上から順に記載されている。
[装置の具体例]
次に、タイミング検証を行う装置に関して説明する。
次に、タイミング検証を行う装置に関して説明する。
図9は、本実施の形態におけるタイミング検証装置10のブロック図である。
タイミング検証装置10は、一般的なCAD(Computer Aided Design)装置からなり、中央処理装置(以下、CPU)11、メモリ12、外部記憶装置13、表示装置14、入力装置15、ドライブ装置16を有し、それらはバス18を介して相互に接続されている。
外部記憶装置13には、タイミング検証に必要な集積回路のパス検索ツールやタイミング解析ツール等のプログラムや図4に示すデータベースdb1等の各種のデータファイルが記憶されている。さらに、外部記憶装置13には、検証条件j2、j3や判別条件j10もファイルとして記憶されている。
CPU11は、外部記憶装置13に記憶されたプログラムやデータファイルを適宜、メモリ12へ格納し、それらを逐次読み込んで処理を実行する。また、CPU11は、プログラムの実行に伴い作成されるパス情報d21や遅延関連情報d22等のデータを外部記憶装置13に保存する。または、CPU11は、それらのデータを一時的にメモリ12に格納し、処理に応じて適宜読み込む。
表示装置14は、タイミング検証画面、パラメータ入力画面等の表示に用いられる。
入力装置15は、オペレータからの要求や指示、パラメータの入力に用いられる。前述した検証条件j2、j3や判別条件j10は、外部記憶装置13から読み込まれるが、これらをオペレータが手動で入力する場合は、この入力装置15から入力される。
[本実施の形態の具体例]
以下の図10〜19に、本実施の形態におけるタイミング検証方法の具体例を示す。
以下の図10〜19に、本実施の形態におけるタイミング検証方法の具体例を示す。
また、図18、19は、各々の具体例で入力される静的タイミング解析の代表タイミング検証条件または固有タイミング検証条件を示した図表である。各図表に関しては、以下に示す具体例の中で適宜説明する。また、タイミング検証の手順として図4のフローチャートを適宜参照する。
[多電源回路]
近年の半導体集積回路には、低消費電力化のために多電源構成が採用される場合がある。このような場合は、電源をまたぐパスのような特定のパスについて、電源電圧を変えてのより詳細な追加検証が要求される。そこで、本実施の形態において、多電源回路をタイミング検証する場合の手順を以下に示す。
近年の半導体集積回路には、低消費電力化のために多電源構成が採用される場合がある。このような場合は、電源をまたぐパスのような特定のパスについて、電源電圧を変えてのより詳細な追加検証が要求される。そこで、本実施の形態において、多電源回路をタイミング検証する場合の手順を以下に示す。
図10は、複数電源を有する多電源回路の一例である。図10の多電源回路は、2つの異なる電源領域G1、G2を有し、フリップフロップFF1、FF3が第1の電源領域G1に、フリップフロップFF2が第2の電源領域G2に配設され、異なる電源領域G1、G2の境界にレベルシフターセルLS1、LS2が配設されている。各々の電源領域G1、G2に配設されたフリップフロップFF1〜FF3に印加される電圧は、それぞれが配設された電源領域G1、G2にの電源電圧に対応する。また、実線で示すパスはデータパスを表し、破線で示すパスはクロックパスを表す。また、動作時に、電源領域G1には電源電圧V1が、電源領域G2には電源電圧V2が印加される。
図18に示す図表18A1は、第1のタイミング解析で入力される代表タイミング検証条件j2の一例である。図表18A1の最も左の列は、条件のイニシャルを表す。そして、左から順にプロセス条件の列、電源電圧条件の列、動作温度条件の列、配線RC条件の列が記載されている。
プロセス条件は、集積回路製造時のプロセスばらつきであり、同時にセルの動作速度を表す。プロセス条件が悪い時にトランジスタやセルの動作速度は遅くなり、プロセス条件が良い時に動作速度は速くなる。すなわち、プロセス条件の列に示す「Slow」とはタイミング解析が行われるセルの動作速度が遅い場合を意味し、セルの特性ライブラリd11からそれに対応する遅延値が選択される。同様に、「Fast」とはセルの動作速度が速い場合を意味する。
電源電圧条件の列には、セルが配設された第1の電源領域G1、G2の電源電圧が記載されている。また、図表18A1には、各電源領域G1、G2に配設されている各々のセルも記載されており、前述したとおり、各々のセルには電源領域G1、G2に対応する電圧が印加される。また、電源電圧条件の列の「Vmin」と「Vmax」は、回路の実際の動作時に想定される誤動作や外乱による電源電圧のばらつきの範囲内で見込まれる最小電源電圧と最大電源電圧である。
動作温度条件の列は、回路の動作時の温度を表し、「Low」と「High」は、動作時に想定される動作温度のばらつきの範囲中で低い場合と高い場合である。
配線RC条件の列は、単位長さ当たりの配線抵抗値と配線容量値の積を表す。「RCmin」と「RCmax」は、配線抵抗値と配線容量値の積のばらつき範囲内の最小値と最大値である。
なお、この配線RC条件の値は、タイミング検証条件として直接入力されず、予めセルの特性ライブラリd11等に用意された配線RCの値が記載されたファイルから間接的に求められてもよい。例えば、このファイルは、プロセス条件や電源電圧条件や動作温度条件の組み合わせに対応する配線RCの値を有し、タイミング検証条件として入力されるプロセス条件や電源電圧条件や動作温度条件の組み合わせに応じて配線RC条件の値が決められてもよい。
本具体例では、代表タイミング条件A1、A2に境界条件が用いられる。つまり、代表タイミング検証条件A1は、パスを伝搬する信号の速度が最も早くなると想定される組み合わせ(ベスト条件)であり、代表タイミング検証条件A2は、最も遅くなると想定される組み合わせ(ワースト条件)である。
代表タイミング条件A1は、プロセス「Slow」、電源電圧「Vmin」、動作温度「High」、配線RC「RCmax」であり、この条件に対応する遅延関連情報d22算出のための情報が、データベースdb1のセルの特性ライブラリd11等から読み込まれる。例えば、プロセス「Slow」、電源電圧「Vmin」、動作温度「High」に対応するセルの遅延値をまとめたファイルがセルの特性ライブラリd11に存在し、そのファイルが読み込まれる。代表タイミング条件A2に関しても同様である。
また、第1のタイミング解析では、代表タイミング検証条件A1、A2で入力される動作電圧は、前述したように、誤動作等も含めて想定されるばらつきを考慮した値である。また、第1のタイミング解析では、電源領域G1、G2に印加される電源電圧を区別すると条件が増え、解析工数が増加するため、電源電圧は、画一的に「Vmax」または「Vmin」に統一されている。
第1のタイミング解析工程S13において、まず、図10に示す多電源回路が有するタイミング検証対象パスが抽出される。
図11は、図10に示す多電源回路から抽出されたタイミング検証対象パスである。図10に示す多電源回路は、図11Aと図11Bに示す2つのタイミング検証対象パスを有する。そして、これらの各々のパスに対して、上述した代表タイミング検証条件A1、A2に基づくタイミング解析が行われ、その際に算出された遅延関連情報d22が、各々のパスに関係づけられる。そして、代表タイミング検証条件A1、A2において、各々のパスがタイミング許容範囲内か否かの検証が行われる。
特定パスの判別条件が入力される工程S36aでは、判別条件j10として「レベルシフターセルを含むパス」が入力される。それにより、図11Aの電源をまたぐパスのみが判別条件j10と合致し、特定パスd42として選択される。その際、第1のタイミング解析のタイミング検証対象パス抽出工程S31で生成されたパス情報d21のセルの情報が参照される。
そして、選択された特定パスd42のみに対して、固有タイミング検証条件に基づく第2のタイミング解析が行われる。すなわち、電源をまたぐパスのみに対して詳細な追加検証が行われる。
図表18A2は、第2のタイミング解析で入力される固有タイミング検証条件j3の一例を表す。固有タイミング検証条件A3、A4の電源電圧条件では、電源領域G1、G2に印加される電圧を集積回路の動作時の電圧V1、V2とする。そして、プロセス条件、動作温度条件、配線RC条件を代表タイミング検証条件A1、A2と同様の境界条件とする。これにより、集積回路の実際の動作時の電圧V1、V2において、プロセス、動作温度、配線RCのばらつきがどの程度タイミングに影響を与えるかを検証できる。
さらに、固有タイミング検証条件A5〜A12は、電源領域G1、G2に印加される電圧V1、V2のばらつきを想定した条件である。電源電圧V1が「V1min」〜「V1max」の範囲でばらつき、電源電圧V2が「V2min」〜「V2max」の範囲でばらつくことが想定される場合、各々の最大と最小を組み合わせ、4通りの条件が存在する。そして、それら4通りの条件に、代表タイミング検証条件A1、A2と同様のプロセス条件、動作温度条件、配線RC条件を組み合わせた条件である。本具体例では、固有タイミング検証条件A5〜A8では、他の条件を最もタイミングが厳しくなると想定される条件の組み合わせとし、固有タイミング検証条件A9〜A12では、最もタイミングに余裕があると想定される条件の組み合わせとする。これにより、集積回路の動作時に実際に想定される電圧の変動を考慮した、より詳細なタイミング検証を行うことができる。
そして、これら固有タイミング検証条件A3〜A12に基づいて第2のタイミング解析が行われ、固有タイミング検証条件A5〜A12において、各々のパスがタイミング許容範囲内か否かの検証が行われる。
多電源回路のタイミング検証を行う場合、代表タイミング検証条件A1、A2に基づく第1のタイミング解析で、クリティカルパス等として検出されないパスの中にもレベルシフターセルを含むパスが存在する。本実施の形態では、それらの検出されないパスも特定パスd42としてもれなく選択される。そして、そのパスに固有の条件で、より詳細な追加のタイミング解析が行われる。
[スルーレート値が大きいセルを有する回路]
図12は、スルーレート値が大きいセルを有する集積回路の一例である。図12に示す集積回路は、フリップフロップFF1〜FF3とセルc1〜c11を有し、実線のデータパスと破線のクロックパスがレジスタFF2、FF3に入力されている。セルに入力される信号のスルーレートは、パスの遅延時間に影響を与える。そのため、スルーレート値が大きいセルを有するパスは、そのパスに固有のタイミング検証条件よって、タイミングマージンレスとして検出される可能性があり、詳細なタイミング検証が要求される。そこで、スルーレート値に制限値を設けることにより、第1のタイミング解析の結果から、その制限値を超えるセルを有するパスを特定パスd42として検出し、その特定パスd42に対して固有の第2のタイミング検証が行われる。
図12は、スルーレート値が大きいセルを有する集積回路の一例である。図12に示す集積回路は、フリップフロップFF1〜FF3とセルc1〜c11を有し、実線のデータパスと破線のクロックパスがレジスタFF2、FF3に入力されている。セルに入力される信号のスルーレートは、パスの遅延時間に影響を与える。そのため、スルーレート値が大きいセルを有するパスは、そのパスに固有のタイミング検証条件よって、タイミングマージンレスとして検出される可能性があり、詳細なタイミング検証が要求される。そこで、スルーレート値に制限値を設けることにより、第1のタイミング解析の結果から、その制限値を超えるセルを有するパスを特定パスd42として検出し、その特定パスd42に対して固有の第2のタイミング検証が行われる。
図18に示す図表18Bは、第1のタイミング解析で入力される代表タイミング検証条件j2の一例を表す。図表18Bに示す電源電圧条件は、フリップフロップFF1〜3およびその他のセルc1〜c11に印加される電源電圧を表し、その他の条件は図表18A1と同一である。すなわち、代表タイミング検証条件18Bは、境界条件を表す。
そして、第1のタイミング解析工程S13において、まず、図12の集積回路が有するタイミング検証対象パスが抽出される。
図13は、図12に示す集積回路から抽出されたタイミング検証対象パスである。図13Aと図13Bに示すように、図12に示す集積回路は、2つのタイミング検証対象パスを有する。そして、これらの各々のパスに対して、上述した代表タイミング検証条件B1、B2に基づくタイミング解析が行われ、その際に算出された遅延関連情報d22が、各々のパスに関係づけられる。スルーレート値は、例えば図6のタイミングレポートls1のスルーレート値Transに示されるように、遅延関連情報d22に含まれる。
図13の各々のセルの入力端子側に、遅延関連情報が有する入力端子側のスルーレート値Transに基づいて、信号の立ち上がりの変化r11〜r17を記載した。図13から、セルc6のスルーレートr8が大きいのが分かる。なお、セルの入力端子側のスルーレート値を参照したが、遅延関連情報d22が有するセルの出力端子側のスルーレート値を参照してもよい。
特定パスの判別条件が入力される工程S36aでは、判別条件j10として「スルーレート値が制限値を超えているセルを有するパス」が入力される。そして、第1のタイミング解析で生成された遅延関連情報d22のスルーレート値Transが参照され、入力スルーレート値が制限値を超えているセルc6を有する図13Aに示すパスのみが判別条件j10と合致し、特定パスd42として選択される。る。
スルーレート値は、電源電圧、動作温度、配線RCの影響を受ける。そこで、固有タイミング検証条件j3では、それらの組み合わせを変える。
図表18Cは、第2のタイミング解析で入力される固有タイミング検証条件j3の一例を表す。固有タイミング検証条件C1、C2は、代表タイミング検証条件B1、B2の電源電圧条件を入れ替えた条件である。同様に、固有タイミング検証条件C3、C4は、代表タイミング検証条件B1、B2の動作温度条件を入れ替えた条件であり、固有タイミング検証条件C5、C6は、代表タイミング検証条件B1、B2の配線RC条件を入れ替えた条件である。
そして、これらの固有タイミング検証条件j3に基づいて図13Aに示すパスに対して、第2のタイミング検証による詳細な追加検証が行われる。
また、このように、個別に条件を入れ替えた固有タイミング検証条件j3に基づく第2のタイミング解析が行われることにより、その結果から各々の条件がセルc6のスルーレート値および図13Aに示すパス遅延時間にどの程度影響するかを検証できる。さらに、その結果に基づいて、固有タイミング検証条件を調整して、その他の追加検証を行ってもよい。
そして、固有タイミング検証条件C1〜C6において、図13Aに示すパスがタイミング許容範囲内か否かの検証が行われる。
以上のように、本実施の形態では、代表タイミング検証条件j2に基づく第1のタイミング解析の結果、クリティカルパス等として検出されないが、スルーレート値が制限値を超えているセルを有するパスも特定パスd42として選択される。そして、その特定パスd42に対して固有の詳細な条件で第2のタイミング検証が行われるため、検証漏れが回避される。
[配線容量または配線抵抗が大きい配線を有する回路]
配線抵抗値と配線容量値は、その配線を伝播する信号の遅延値に影響を与える。例えば、配線抵抗値と配線容量値が大きいほどその遅延値が大きい。配線抵抗と配線容量値が大きい配線は、長い配線や、分岐の多い配線に代表されるが、長い配線は配線抵抗値と配線容量値の変化に対する遅延値の変化も大きい。さらに、長く配線抵抗値と配線容量値が大きい配線を伝搬する信号のスルーレートは悪くなる。それにより、後のセルの遅延値等に影響がでる。
配線抵抗値と配線容量値は、その配線を伝播する信号の遅延値に影響を与える。例えば、配線抵抗値と配線容量値が大きいほどその遅延値が大きい。配線抵抗と配線容量値が大きい配線は、長い配線や、分岐の多い配線に代表されるが、長い配線は配線抵抗値と配線容量値の変化に対する遅延値の変化も大きい。さらに、長く配線抵抗値と配線容量値が大きい配線を伝搬する信号のスルーレートは悪くなる。それにより、後のセルの遅延値等に影響がでる。
そのため、長い配線に代表される配線抵抗値と配線容量値が大きな配線を有するパスは、パスに固有のタイミング検証条件によっては、タイミングマージンレスとして検出される可能性があり、詳細なタイミング検証が要求される。そこで、パスが有する配線抵抗値と配線容量値に制限値を設けることにより、第1のタイミング解析の結果から、その制限値を超える配線を有するパスを特定パスd42として検出し、その特定パスd42に対して固有の第2のタイミング検証が行われる。
本具体例を、図12を用いて説明する。
代表タイミング検証条件j2の一例として、図19に示す図表19D1を用いる。配線抵抗値と配線容量値の変化が、遅延値に与える影響度はそれぞれ異なる。そこで、配線の条件として、単位長さ当たりの配線抵抗値と配線容量値が入力される。
図20は、配線の条件として入力される単位長さ当たりの配線抵抗値と配線容量値のばらつきの範囲を表す図である。横軸は配線抵抗値を表し、縦軸は配線容量値を表す。配線抵抗値は、横軸に示す最小値「Rmin」〜最大値「Rmax」の範囲でばらつく。そして、その範囲内の配線抵抗値「R」毎に単位長さ当たりの配線容量値が最小値「Cmin(R)」〜最大値「Cmax(R)」の範囲でばらつく。
また、単位長さ当たりの配線において、配線抵抗値と配線容量値には相関があり、一般的に配線抵抗値が大きくなると配線容量値は小さくなり、逆に配線抵抗値が小さくなると配線容量値が大きくなる。図20では、その相関が考慮されており、図20の点K1〜K4に囲まれる範囲が単位長さ当たりの配線抵抗値と配線容量値のばらつきの範囲として表わされている。
ここで、「Cmin(R)」は、配線抵抗値「R」での配線容量値の最小値を表し、「Cmax(R)」は、その最大値を表す。縦軸に記載された容量値も同様であり、例えば、「Cmax(Rmin)」は、配線抵抗値が最小値「Rmin」をとる場合の配線容量の最大値を表す。
次に、図20に基づいてタイミング検証で入力される配線の条件について説明する。配線を伝搬する信号は、その配線抵抗値と配線容量値が共に大きい場合、低速になり、逆に共に小さい場合、高速になる。しかし、配線抵抗値と配線容量値には上述の相関があり、配線のワースト条件として、図20に示す配線抵抗値が最大値「Rmax」、配線容量値が最大値「Cmax(Rmin)」となる場合はない。同様に配線のベスト条件として、配線抵抗値が最小値「Rmin」、配線容量値が最小「Cmin(Rmin)」そこで、図20の点K1〜K4の配線抵抗値と配線容量値を配線の条件とする。ここで、点K1、K3の条件はワースト条件、点K2、K4はベスト条件を表す。
点K1(Rmin,Cmax(Rmin))は、上述した配線が有する配線抵抗値と配線容量値のばらつきの範囲において、単位長さ当たりの配線抵抗値が最小であって、その中でさらに単位長さ当たりの配線容量値が最大である場合を表す。すなわち、配線容量値が最大の場合のワースト条件を表す。
同様に、点K3(Rmax,Cmax(Rmax))は、単位長さ当たりの配線抵抗値が最大であって、その中でさらに単位長さ当たりの配線容量値が最大である場合を表す。すなわち、配線抵抗値が最大の場合のワースト条件を表す。
点K2(Rmax,Cmin(Rmax))は、単位長さ当たりの配線抵抗値が最大であって、その中でさらに単位長さ当たりの配線容量値が最小である場合を表す。すなわち、配線容量値が最小の場合のベスト条件を表す。
点K4(Rmin,Cmin(Rmin))は、単位長さ当たりの配線抵抗値が最小であって、その中でさらに単位長さ当たりの配線容量値が最小である場合を表す。すなわち、配線抵抗値が最小の場合のワースト条件を表す。
上記のように、ワースト条件は点K1、K3、ベスト条件は点K2、K4があるが、代表タイミング検証条件j2には、例えば経験的にワースト条件として点K1、ベスト条件として点K2が採用される。そして、点K1、K2で画一的に全ての配線の遅延値が算出される。すなわち、図表19D1の代表タイミング検証条件j2に示すとおり、ワースト条件D1として点K1(Rmin,Cmax(Rmin))、ベスト条件D2として点K2(Rmax,Cmin(Rmax))に示す配線抵抗値と配線容量値を用いる。
図3のフローチャートに示した第1のタイミング解析工程S13において、タイミング検証対象パスが検出され、図13Aと図13Bに示す2つのタイミング検証対象パスが検出されたとする。そして、各々のパスが有する、各々の配線の抵抗値と容量値が代表タイミング検証条件D1、D2の配線の条件に基づいて算出され、割り当てられる。ここで、図13Aのセルc2とセルc6をつなぐ配線L1は長く、その配線容量値と配線抵抗値が大きい。これらの各々のパスに対して、上述した代表タイミング検証条件D1、D2に基づくタイミング解析が行われ、その際に算出された遅延関連情報d22が、各々のパスに関係づけられる。
特定パスの判別条件が入力される工程S36aでは、判別条件j10として「配線抵抗値または配線容量値が制限値を超えている配線を有するパス」が入力される。そして、第1のタイミング解析のタイミング検証対象パス抽出工程S31で生成されたパス情報d21の配線の情報が参照され、配線抵抗値または配線容量値が制限値を超える配線L1を有する図13Aに示すパスが判別条件j10と合致し、特定パスd42として選択される。
図表19D2は、第2のタイミング解析で入力される固有タイミング検証条件j3の一例を表す。
固有タイミング検証条件D3、D4で入力される配線の情報は、代表タイミング検証条件D1、D2の点K1、K2と異なる、他のワースト条件の点K3とベスト条件の点K4である。つまり、固有タイミング検証条件D3は、ワースト条件として点K3の「Rmax,Cmax(Rmax)」である。また、固有タイミング検証条件D4は、ベスト条件として点K4の「Rmin,Cmin(Rmin)」である。
そして、これらの固有タイミング検証条件j3に基づいて図13Aに示すパスに対して、第2のタイミング検証による追加検証が行われる。
その理由は、代表タイミング検証条件D1、D2で入力された配線の条件の点K1、K2で第1のタイミング解析が行われ、配線抵抗値と配線容量値が制限値を超えるパスが特定パスd42として選択される。この特定パスd42は、長い配線のように、配線の条件の変化に対する遅延値の変化が特に大きい配線を有するパスである。そして、上述したように、代表タイミング検証条件D1、D2で入力された配線の条件(点K1、K2)は、経験上低速、高速と想定される条件であるが、配線抵抗値または配線容量値が大きい配線を持つ特定パスd42に対しては、もう一方の条件(点K3、K4)での解析も行ってタイミングマージンレスでないことを検証すべきである。そこで、固有タイミング検証条件D3、D4の配線の条件として、点K3が示すワースト条件と点K4が示すベスト条件が入力され、特定パスd42に対してそれらの条件に基づく第2のタイミング検証が行われる。
さらに、特定パスの選択工程S36bで選択された特定パスd42に対して、例えば点K1〜K3および点K4〜K2の実線上のいずれか1点および複数点での配線抵抗値と配線容量値の組み合わせ選択して追加検証を行ってもよい。
以上のように、本実施の形態では、代表タイミング検証条件j2に基づく第1のタイミング解析の結果、クリティカルパス等として検出されないが、配線抵抗と配線容量値が制限値を超えている配線を有するパスも特定パスd42として選択される。そして、その特定パスd42に対して固有の詳細な条件で第2のタイミング検証が行われるため、検証漏れが回避される。
[特性変動セルを有する回路]
まず、特性変動セルに関して説明する。
まず、特性変動セルに関して説明する。
図21は、特性変動セルの動作温度の変化に対する遅延値の変化の一例を表す図である。図21のグラフGp1、Gp2は、ある特性変動セルに対して異なる電源電圧V1、V2が与えられた場合の動作温度の変化に対する遅延値の変化を表している。特性変動セルの特性として、まず、電源電圧および動作温度の変化に対する遅延値の変化が大きいことが挙げられる。さらに、特性変動セルには、図21に示すように、ある電源電圧V1の場合、動作温度の変化に応じて遅延値は単調増加するが、他の異なる電源電圧V2の場合、動作温度の変化に応じて遅延値は単調減少する特性を有するものもある。このように、特性変動セルは、電源電圧と温度変動に応じて信号の遅延値が大きく、さらに不規則に変化する場合がある。
図14は、特性変動セルを有する集積回路の一例である。図14に示す集積回路は、フリップフロップFF1〜FF3と、特性変動セルc12、c13と、その他のセルc1〜c11を有し、実線のデータパスと破線のクロックパスがレジスタFF2、FF3に入力されている。前述したとおり、特性変動セルは、セルの電源電圧と動作温度に応じて信号の遅延値が大きく、さらに不規則に変化する場合がある。そのため、特性変動セルを有するパスは、そのパスに固有のタイミング検証条件よって、タイミングマージンレスとして検出される可能性があり、詳細なタイミング検証が要求される。そこで、第1のタイミング解析の結果から、特性変動セルを有するパスを特定パスd42としてもれなく検出し、その特定パスd42に対して固有の第2のタイミング検証が行われる。
代表タイミング検証条件j2の一例として、前述した図18に示す図表18Bと同じ境界条件を用いる。
そして、第1のタイミング解析工程S13において、まず、タイミング検証対象パスが検出される。
図15は、図14に示す集積回路から抽出されたタイミング検証対象パスである。図15Aと図15Bに示すように、図14に示す集積回路は、2つのタイミング検証対象パスを有する。
そして、これらの各々のパスに対して、上述した代表タイミング検証条件B1、B2に基づくタイミング解析が行われ、その際に算出された遅延関連情報d22が、各々のパスに関係づけられる。そして、各々のパスがタイミング許容範囲内か否かの検証が行われる。
特定パスの判別条件が入力される工程S36aでは、判別条件j10として「特性変動セルを有するパス」が入力される。そして、第1のタイミング解析のタイミング検証対象パス抽出工程S31で生成されたパス情報d21のセルの情報が参照され、特性変動セルc12、c13を有する図15Aに示すパスのみが判別条件j10と合致し、特定パスd42として選択される。
前述したとおり、特性変動セルは、一般的なセルとは異なる特性でセルの電源電圧と動作温度がその遅延時間に影響を与える。そこで、固有タイミング検証条件j3では、それらの組み合わせを変える。
図表19Eは、第2のタイミング解析で入力される固有タイミング検証条件j3の一例を表す。固有タイミング検証条件E1、E2は、代表タイミング検証条件B1、B2の電源電圧条件を入れ替えた条件である。同様に、固有タイミング検証条件E3、E4は、代表タイミング検証条件B1、B2の動作温度条件を入れ替えた条件である。
即ち、一般的なセルは、代表タイミング検証条件B1、B2に示されるとおり、電源電圧が低く、動作温度が高いほど遅延が多く、電源電圧が高く動作温度が低いほど遅延が少ない傾向をもつ。しかし、特性変動セルは、上記と異なり、電源電圧が低いほど遅延が少なく高いほど多い場合があり、さらに動作温度が低いほど遅延が多く高いほど遅延が少ない場合がある。
このように、個別に条件を入れ替えた固有タイミング検証条件j3に基づく第2のタイミング解析が行われることにより、その結果から各々の条件が特性変動セルc12、c13および図15Aに示すパス遅延時間にどの程度影響するかを検証できる。さらに、その結果に基づいて、固有タイミング検証条件を調整して、その他の追加検証を行ってもよい。
そして、固有タイミング検証条件E1〜E4に基づいて図15Aに示すパスに対して第2のタイミング検証が行われる。
以上のように、本実施の形態では、代表タイミング検証条件j2に基づく第1のタイミング解析の結果、クリティカルパス等として検出されないが、特性変動セルを有するパスも特定パスd42としてもれなく選択される。そして、その特定パスd42に対して固有の詳細な条件で第2のタイミング検証が行われるため、検証漏れが回避される。
[セルの段数に制限がある回路]
静的タイミング解析では、各々のセルにセルの特性ライブラリd11に基づいて算出された遅延値が割り当てられるが、その際、プロセスに伴う動作速度や動作電圧や動作温度等のばらつきに伴う遅延値のばらつきが考慮される。例えば、遅延値の平均値に対してばらつき係数を積算した値が、ばらつきを考慮して修正されたセルの遅延値として割り当てられる。
静的タイミング解析では、各々のセルにセルの特性ライブラリd11に基づいて算出された遅延値が割り当てられるが、その際、プロセスに伴う動作速度や動作電圧や動作温度等のばらつきに伴う遅延値のばらつきが考慮される。例えば、遅延値の平均値に対してばらつき係数を積算した値が、ばらつきを考慮して修正されたセルの遅延値として割り当てられる。
図22は、ばらつき係数に係る図である。図22AのパスPqは、入力端子Qinと出力端子Qoutの間にn段のセルc1〜c(n)を有する。そして、プロセスに伴う動作速度等のばらつきに基づいて求められた、ばらつきを含む遅延値(以下、分布遅延値と称する。)B1〜Bnが、対応する各々のセルc1〜c(n)に併記されている。
分布遅延値B1〜Bnは、それぞれ横軸が遅延値、縦軸が確立を表し、中心値μと標準偏差σを有する正規分布で表わされる。中心値μは、セルの特性ライブラリd11に基づいて算出された最も確率の高い平均的な遅延値を表し、ばらつき幅Sgは、標準偏差σに対して、3σに対応する遅延値の幅であり、「μ+Sg」は遅延値の最大値、「μ-Sg」は遅延値の最小値を表す。ばらつき係数による遅延値の修正を行わずに、静的タイミング解析が行われる場合、遅延の多い解析をする時は、各々のセルに最大値「μ+Sg」が割り当てられ、遅延の少ない解析をする時は、各々のセルに最小値「μ-Sg」が割り当てられる。
図22Bに、ばらつき係数による遅延値の修正を行わずに静的タイミング解析が行われた場合の例を示す。分布遅延値B_vは、n段のセルの分布遅延値B1〜Bnと、その間の配線に割り当てられた遅延値を、単純に累積して求めた出力端子Qoutでのばらつきを含む遅延値であり、ばらつき幅Sg_vは、Sg_v=n×Sgにより算出される。
一方で、分布遅延値B_rは、ある特定段数以上のセルを伝搬した信号の遅延値を高精度のシミュレーションや実際の測定等により求めた、出力端子Qoutにおける遅延値のばらつきを表す。図22Bに示すように、そのばらつき幅Sg_rは、各々のセルに割り当てられたばらつき幅Sgを累積して求めたばらつき幅Sg_vよりも小さい。なぜなら、各々のセルの遅延値が中心値μを中心としてばらつ場合、各々のセルの遅延値は中心値μよりも大きいもしくは小さいが、それらの遅延値が複数段で累積されることにより、それらの大小のばらつきは相殺されるからである。さらに、ある特定段数以上であれば、ばらつき幅Sg_rは、統計的にほぼ同一の値をとる。
そこで、複数段のセルを有するパスにおいて、個々のセルのばらつき幅Sgを単に累積して得られるばらつき幅Sg_vを実際のばらつき幅Sg_rに近づけるために、セルの中心値μにばらつき係数を積算した値がばらつきを考慮に入れたセルの遅延値として割り当てられる。
以下に、具体例に基づいてばらつき係数と中心値μの関係を示すとともに、ばらつき係数を用いた場合のタイミング検証について説明する。
図16は、セルの段数が所定の段数よりも少ないパスを有する集積回路の一例である。図16に示す集積回路は、フリップフロップFF1〜FF3と、その他のセルc1〜c14を有し、実線のデータパスと破線のクロックパスがレジスタFF2、FF3に入力されている。
図19に示す図表19F1は、本具体例の第1のタイミング解析で入力される代表タイミング検証条件j2の一例を表す。代表タイミング検証条件F1はワースト条件であり、代表タイミング検証条件F2はベスト条件である。図表19F1の一番右の列は、第1のタイミング検証でセルの遅延値の修正に用いられるばらつき係数a1、a2を表す。
ここで、図22において、現実的なばらつき幅Sg_rをセルの段数nで除算して得た平均値(Sg_r/n)を、各々のセルc1〜c(n)のばらつき幅「Sg_a」とすと、ばらつき係数a1、a2と中心値μには、以下の式が成立する。
a1×μ=μ+Sg_a
a2×μ=μ-Sg_a
つまり、現実的なばらつき幅Sg_rを平均化した値を個々のセルのばらつき幅Sg_aとする。そして、遅延値の中心値μにばらつき係数a1、a2が積算されることにより、そのばらつきの最大値「μ+Sg_a」、または最小値「μ-Sg_a」が算出される。そして、それらが、ばらつきを考慮して修正されたセルの遅延値として割り当てられる。逆に、以上のように定義された、分布遅延値B_rに基づくばらつき係数a1、a2を用いて、セルに割り当てられる遅延値が修正されることにより、それらを累積して求めた出力端子Qoutでの分布遅延値のばらつき幅は、実際のばらつき幅Sg_rに近づく。
a2×μ=μ-Sg_a
つまり、現実的なばらつき幅Sg_rを平均化した値を個々のセルのばらつき幅Sg_aとする。そして、遅延値の中心値μにばらつき係数a1、a2が積算されることにより、そのばらつきの最大値「μ+Sg_a」、または最小値「μ-Sg_a」が算出される。そして、それらが、ばらつきを考慮して修正されたセルの遅延値として割り当てられる。逆に、以上のように定義された、分布遅延値B_rに基づくばらつき係数a1、a2を用いて、セルに割り当てられる遅延値が修正されることにより、それらを累積して求めた出力端子Qoutでの分布遅延値のばらつき幅は、実際のばらつき幅Sg_rに近づく。
上記式では、ばらつき係数a1(>1)は、セルの遅延値が大きくなるワースト条件に対応し、ばらつき係数a2(<1)は、セルの遅延値が小さくなるベスト条件に対応する。
なお、ばらつき係数a1、a2は特定の条件および特定のセルの段数(本具体例ではセルの段数「4」)で予め測定等により求められた実際のばらつき幅Sg_rに基づいて計算された値であり、例えばデータベースdb1の制約条件d14に記載されている。そして、代表タイミング検証条件F1、F2の組み合わせに基づいて適切な値が読み込まれる。
本実施の形態では、図表19F1に示す代表タイミング検証条件F1、F2のばらつき係数a1、a2は、セルに割り当てられる遅延値の修正の際に、全てのセルに一様に使用される。
しかし、前述したように、このばらつき係数は、パスに接続されたセルの段数がある特定数以上の場合は、ばらつき幅Sg_rが統計的にほぼ同一の値になることに基づいて算出されている。そのため、パスに配設されるセルの段数が少ない場合、そのセルの遅延値は適切に修正されない。これにより、セルの段数が少ない経路を有するパスは、タイミングに余裕があるパスと誤って検出される場合がある。つまり、より適切なばらつき係数で遅延値の適切な修正が行われた場合は、タイミングマージンレスとして検出される可能性がある。
そこで、ばらつき係数a1、a2を用いた第1のタイミング解析の結果から、セルの段数が少ない経路を有するパスを特定パスd42として検出し、その特定パスd42に対してセルの段数に対応した適切なばらつき係数を用いて固有の第2のタイミング検証が行われる。
第1のタイミング解析工程S13において、まず、タイミング検証対象パスが検出される。
図17は、図16に示す集積回路から抽出されたタイミング検証対象パスである。図17Aと図17Bに示すように、図16に示す集積回路は、2つのタイミング検証対象パスを有する。
これらの各々のパスに対して、上述した代表タイミング検証条件F1、F2に基づく第1のタイミング解析が行われ、その際に算出された遅延関連情報d22が、各々のパスに関係づけられる。
本具体例では、ばらつき係数a1、a2は、パスが有するセルの段数が4以上である場合にそれらのセルの遅延値を適正に修正すると仮定する。そして、特定パスの判別条件が入力される工程S36aにおいて、判別条件j10として「セルの段数が4未満の経路を有するパス」が入力される。そして、第1のタイミング解析のタイミング検証対象パス抽出工程S31で求められパス情報d21のセルと配線の接続情報が参照され、1つのセルc6しか含まないセルの段数が1の経路W1を有する図17Aに示すパスが判別条件j10と合致し、特定パスd42として選択される。
図表19F2は、第2のタイミング解析で入力される固有タイミング検証条件j3の一例を表す。
第1のタイミング検証条件で用いられたばらつき係数a1、a2は、上述したように、パスが有するセルの段数が4以上である場合にそれらのセルの遅延値を適正に修正する。そのため、セルの段数が1の経路W1に配設されたセルc6の遅延値は適正に修正されていない。そこで、セルc6の遅延値を適正に修正する固有のばらつき係数b1、b2を使用する。つまり、固有タイミング検証条件F3、F4と代表タイミング検証条件F1、F2との違いは、セルc6の遅延値を修正するばらつき係数b1、b2が固有に入力されることにある。そして、第2のタイミング解析では、セルc6に対して固有の適正なばらつき係数b1、b2が用いられ、他のセルに対しては第1のタイミング検証条件F1、F2と同様にばらつき係数a1、a2が用いられる。
以上のように、本実施の形態において、第1のタイミング解析で、一部のセルの遅延値の修正に不適切なばらつき係数が用いられ、タイミングに余裕があるパスと誤って検出された可能性のあるパスも、セルの段数に制限を設けることにより特定パスd42として選択される。そして、第2のタイミング解析で、その一部のセルに固有の適正なばらつき係数b1、b2を用いることにより、正確なタイミング解析がおこなわれ、検証漏れが回避される。
なお、本具体例では、このばらつき係数は全てのセルに対して同一の値が用いられるが、データパスとクロックパスで異なる値を用いてもよい。
次に、上述のばらつき係数が用いられるタイミング検証の変形例を説明する。
前述したタイミング検証方法では、第2のタイミング解析でもばらつき係数が用いられた。ばらつき係数は、ある特定段数のセルに係る遅延値のばらつきの平均化に基づいて算出された値であり、さらにそれらが複数のセルに対して同一に用いられるため、セル毎にばらつきを設定した統計的なタイミング解析と比較すると精度が低い。
そこで、本変形例では、第2のタイミング解析で、統計的タイミング解析による高精度なタイミング解析が行われる。統計的タイミング解析は、より高精度な解析を行うためばらつき係数を用いた解析と比較して解析時間が長くなるため、選択された特定パスd42に限って行われる第2のタイミング解析で採用されることが望ましい。
統計的タイミング解析では、固有タイミング検証条件のプロセス条件、電源電圧条件等として入力された条件の組み合わせに基づいて、図22で説明したばらつきを含む分布遅延値(中心値μと標準偏差σ)が各々のセルに割り当てられる。そして、これら各々のセルに割り当てられた分布遅延値に基づいてモンテカルロ法または近似法等による累積遅延値の計算が行われる。なお、統計的タイミング解析の詳細に関しては、例えば特許文献２に記載されている。
本具体例では、図17Aを参照して上記の説明を繰り返すとまず、各セルc1〜c6とフリップフロップFF1に、固有タイミング検証条件20F3、20F4のプロセス条件、電源電圧条件等に対応する分布遅延値が割り当てられる。そして、フリップフロップFF2のデータ入力端子Dでの分布遅延値が、セルc1、フリップフロップFF1、セル6に割り当てられた分布遅延値に基づいて、モンテカルロ法または近似法等により算出される。同様に、フリップフロップFF2のクロック入力端子CKでの分布遅延値が、セルc2〜c5に割り当てられた分布遅延値に基づいて算出される。そして、算出されたフリップフロップFF2の入力端子D、CKでの分布遅延値に基づき、スラック値の分布が算出される。そして、例えばそのスラック値の分布の中心値がタイミング許容範囲内であるか否かの判定が行われる。
以上のように、本変形例では、選択されたクリティカルパス等として検出される可能性がある特定パスd42に限って、より高精度な統計的タイミング解析が行われることによりその検出精度が増すとともに解析工数が削減される。
以上の実施の形態をまとめると，次の付記のとおりである。
以上の実施の形態をまとめると，次の付記のとおりである。
(付記1)
集積回路のタイミング検証方法において、
コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、
コンピュータが、前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する工程と、
コンピュータが、前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、
コンピュータが、前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析工程とを有し、
前記特定の判別条件は、前記セルまたは配線に関する条件であるタイミング検証方法。
集積回路のタイミング検証方法において、
コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、
コンピュータが、前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する工程と、
コンピュータが、前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、
コンピュータが、前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析工程とを有し、
前記特定の判別条件は、前記セルまたは配線に関する条件であるタイミング検証方法。
(付記２)
集積回路のタイミング検証方法において、
コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、
コンピュータが、前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析工程と、
コンピュータが、前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する工程と、
コンピュータが、前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、
コンピュータが、前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析工程とを有するタイミング検証方法。
集積回路のタイミング検証方法において、
コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、
コンピュータが、前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析工程と、
コンピュータが、前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する工程と、
コンピュータが、前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、
コンピュータが、前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析工程とを有するタイミング検証方法。
(付記３)
前記特定の判別条件は、前記セル、配線または遅延関連情報に関する条件である付記２記載のタイミング検証方法。
前記特定の判別条件は、前記セル、配線または遅延関連情報に関する条件である付記２記載のタイミング検証方法。
(付記４)
前記第2のタイミング解析工程は、前記特定パスに加えて、前記第1のタイミング解析工程で、タイミングマージンが規定値未満のタイミング検証対象パスに対しても行われる付記３または３記載のタイミング検証方法。
前記第2のタイミング解析工程は、前記特定パスに加えて、前記第1のタイミング解析工程で、タイミングマージンが規定値未満のタイミング検証対象パスに対しても行われる付記３または３記載のタイミング検証方法。
(付記５)
前記タイミング検証対象パスは、区分された複数の電源領域に配設され、異なる電源領域の境界にレベルシフターセルを有するパスを含み、
前記代表タイミング検証条件では、前記各電源領域に配設されたセルの電源電圧は同一であり、
前記特定の判別条件は、前記セルに関する条件としてレベルシフターセルを含むことであり、
前記固有タイミング検証条件では、前記各電源領域に配設されたセルの電源電圧は各電源領域に対応して異なることを特徴とする付記３記載のタイミング検証方法。
前記タイミング検証対象パスは、区分された複数の電源領域に配設され、異なる電源領域の境界にレベルシフターセルを有するパスを含み、
前記代表タイミング検証条件では、前記各電源領域に配設されたセルの電源電圧は同一であり、
前記特定の判別条件は、前記セルに関する条件としてレベルシフターセルを含むことであり、
前記固有タイミング検証条件では、前記各電源領域に配設されたセルの電源電圧は各電源領域に対応して異なることを特徴とする付記３記載のタイミング検証方法。
(付記６)
前記複数の電源領域は第1と第2の領域であり、
前記代表タイミング検証条件は、前記第1と第2の領域の電圧を第1の電圧とする第1の条件と、前記第1と第2の領域の電圧を前記第1の電圧より高い第2の電圧とする第2の条件を有し、
前記固有タイミング検証条件は、前記第1の領域の電圧を第3の電圧とし、前記第2の領域の電圧を第4の電圧とする第3の条件と、前記第1の領域の電圧を前記第3の電圧よりも高い第5の電圧とし、前記第2の領域の電圧を前記第4の電圧よりも高い第6の電圧である第4の条件とを有する付記６記載のタイミング検証方法。
前記複数の電源領域は第1と第2の領域であり、
前記代表タイミング検証条件は、前記第1と第2の領域の電圧を第1の電圧とする第1の条件と、前記第1と第2の領域の電圧を前記第1の電圧より高い第2の電圧とする第2の条件を有し、
前記固有タイミング検証条件は、前記第1の領域の電圧を第3の電圧とし、前記第2の領域の電圧を第4の電圧とする第3の条件と、前記第1の領域の電圧を前記第3の電圧よりも高い第5の電圧とし、前記第2の領域の電圧を前記第4の電圧よりも高い第6の電圧である第4の条件とを有する付記６記載のタイミング検証方法。
(付記７)
前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値および配線容量値の積との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と配線容量値の積とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値と配線容量値の積よりも小さい第2の配線抵抗値と配線容量値の積とを有する第2の条件を有し、
前記特定の判別条件は、前記遅延関連情報に関する条件としてセルの入力信号または出力信号のスルーレート値が制限値を超えているセルを含むことであり、
前記固有タイミング検証条件は、前記第1、第2の条件において、前記第1と第2の駆動電圧を入れ替えた第3、第4の条件と、前記第1と第2の動作温度を入れ替えた第5、第6の条件と、前記第1と第2の配線抵抗値と配線容量値の積を入れ替えた第7、第8の条件のいずれかを有する付記３記載のタイミング検証方法。
前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値および配線容量値の積との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と配線容量値の積とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値と配線容量値の積よりも小さい第2の配線抵抗値と配線容量値の積とを有する第2の条件を有し、
前記特定の判別条件は、前記遅延関連情報に関する条件としてセルの入力信号または出力信号のスルーレート値が制限値を超えているセルを含むことであり、
前記固有タイミング検証条件は、前記第1、第2の条件において、前記第1と第2の駆動電圧を入れ替えた第3、第4の条件と、前記第1と第2の動作温度を入れ替えた第5、第6の条件と、前記第1と第2の配線抵抗値と配線容量値の積を入れ替えた第7、第8の条件のいずれかを有する付記３記載のタイミング検証方法。
(付記８)
前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値と配線容量値との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と、第1の配線容量値とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値よりも大きい第2の配線抵抗値と、前記第1の配線容量値よりも小さい第2の配線容量値を有する第2の条件を有し、
前記特定の判別条件は、前記配線に関する条件として配線抵抗値または配線容量値が制限値を超えている配線を含むことであり、
前記固有タイミング検証条件は、前記第2の配線抵抗値と、前記第2の配線容量値よりも大きい第3の配線容量値とを有する第3の条件と、前記第1の配線抵抗値と、前記第1の配線容量値よりも小さい第4の配線容量値とを有する第4の条件を有する付記３記載のタイミング検証方法。
前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値と配線容量値との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と、第1の配線容量値とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値よりも大きい第2の配線抵抗値と、前記第1の配線容量値よりも小さい第2の配線容量値を有する第2の条件を有し、
前記特定の判別条件は、前記配線に関する条件として配線抵抗値または配線容量値が制限値を超えている配線を含むことであり、
前記固有タイミング検証条件は、前記第2の配線抵抗値と、前記第2の配線容量値よりも大きい第3の配線容量値とを有する第3の条件と、前記第1の配線抵抗値と、前記第1の配線容量値よりも小さい第4の配線容量値とを有する第4の条件を有する付記３記載のタイミング検証方法。
(付記９)
前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値および配線容量値の積との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と配線容量値の積とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値と配線容量値の積よりも小さい第2の配線抵抗値と配線容量値の積とを有する第2の条件を有し、
前記特定の判別条件は、前記セルに関する条件として前記セルの電源電圧および動作温度の変化に対して遅延特性が変化する特定のセルを含むことであり、
前記固有タイミング検証条件は、前記第1、第2の条件において、前記第1と第2の電源電圧を入れ替えた第3、第4の条件と、前記第1と第2の動作温度を入れ替えた第5、第6の条件とのいずれかを有する付記３記載のタイミング検証方法。
前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値および配線容量値の積との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と配線容量値の積とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値と配線容量値の積よりも小さい第2の配線抵抗値と配線容量値の積とを有する第2の条件を有し、
前記特定の判別条件は、前記セルに関する条件として前記セルの電源電圧および動作温度の変化に対して遅延特性が変化する特定のセルを含むことであり、
前記固有タイミング検証条件は、前記第1、第2の条件において、前記第1と第2の電源電圧を入れ替えた第3、第4の条件と、前記第1と第2の動作温度を入れ替えた第5、第6の条件とのいずれかを有する付記３記載のタイミング検証方法。
(付記１０)
前記第1のタイミング解析工程において、各々のセルに割り当てられる遅延時間が前記パスが有する経路内のセルの段数に関わらず第1のばらつき係数に基づいて修正され、
前記特定の判別条件は、セルの段数が制限値以下の経路を有するパスであり、
前記第2のタイミング解析工程において、前記経路に存在するセルの遅延時間が前記特定パスが有する経路内のセルの段数に対応する第2のばらつき係数に基づいて修正される付記３記載のタイミング検証方法。
前記第1のタイミング解析工程において、各々のセルに割り当てられる遅延時間が前記パスが有する経路内のセルの段数に関わらず第1のばらつき係数に基づいて修正され、
前記特定の判別条件は、セルの段数が制限値以下の経路を有するパスであり、
前記第2のタイミング解析工程において、前記経路に存在するセルの遅延時間が前記特定パスが有する経路内のセルの段数に対応する第2のばらつき係数に基づいて修正される付記３記載のタイミング検証方法。
(付記１１)
前記第1のタイミング解析工程において、各々のセルに割り当てられる遅延時間が前記パスが有する経路内のセルの段数に関わらず第1のばらつき係数に基づいて修正され、
前記特定の判別条件は、セルの段数が制限値以下の経路を有するパスであり、
前記第2のタイミング解析工程において、前記特定パスが有する各々のセルにばらつきを含む遅延時間が割り当てられ、当該ばらつきを含む遅延時間に基づいてモンテカルロ法または近似法による遅延時間の算出を行う統計的タイミング解析が行われる付記３記載のタイミング検証方法。
前記第1のタイミング解析工程において、各々のセルに割り当てられる遅延時間が前記パスが有する経路内のセルの段数に関わらず第1のばらつき係数に基づいて修正され、
前記特定の判別条件は、セルの段数が制限値以下の経路を有するパスであり、
前記第2のタイミング解析工程において、前記特定パスが有する各々のセルにばらつきを含む遅延時間が割り当てられ、当該ばらつきを含む遅延時間に基づいてモンテカルロ法または近似法による遅延時間の算出を行う統計的タイミング解析が行われる付記３記載のタイミング検証方法。
(付記１２)
集積回路のタイミング検証プログラムにおいて、コンピュータに、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手順と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手順と、
前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手順と、
前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析手順を実行させ、
前記特定の判別条件は、前記セルまたは配線に関する条件であるコンピュータに読み取り可能なタイミング検証プログラム。
集積回路のタイミング検証プログラムにおいて、コンピュータに、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手順と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手順と、
前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手順と、
前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析手順を実行させ、
前記特定の判別条件は、前記セルまたは配線に関する条件であるコンピュータに読み取り可能なタイミング検証プログラム。
(付記１３)
集積回路のタイミング検証プログラムにおいて、コンピュータに、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手順と、
前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析手順と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手順と、
前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手順と、
前記特定パスに対して、当該特定パスに固有の複数の固有タイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析手順を実行させるコンピュータに読み取り可能なタイミング検証プログラム。
集積回路のタイミング検証プログラムにおいて、コンピュータに、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手順と、
前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析手順と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手順と、
前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手順と、
前記特定パスに対して、当該特定パスに固有の複数の固有タイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析手順を実行させるコンピュータに読み取り可能なタイミング検証プログラム。
(付記１４)
集積回路におけるパスのタイミング検証を行うタイミング検証装置において、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手段と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手段と、
前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手段と、
前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析手段とを有し、
前記特定の判別条件は、前記セルまたは配線に関する条件であるタイミング検証装置。
集積回路におけるパスのタイミング検証を行うタイミング検証装置において、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手段と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手段と、
前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手段と、
前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析手段とを有し、
前記特定の判別条件は、前記セルまたは配線に関する条件であるタイミング検証装置。
(付記１５)
集積回路におけるパスのタイミング検証を行うタイミング検証装置において、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手段と、
前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析手段と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手段と、
前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手段と、
前記特定パスに対して、当該特定パスに固有の複数の固有タイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析手段とを有するタイミング検証装置。
集積回路におけるパスのタイミング検証を行うタイミング検証装置において、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手段と、
前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析手段と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手段と、
前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手段と、
前記特定パスに対して、当該特定パスに固有の複数の固有タイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析手段とを有するタイミング検証装置。
S1:配置配線処理工程 S2:配線RC抽出工程 S3:静的タイミング解析工程
S5:回路修正工程 S13：第1のタイミング解析工程 S16,S37d:第2のタイミング解析工程 S31:タイミング検証対象パス抽出工程 S36:特定パスのタイミング解析工程
d11〜d14：セルの特性ライブラリ等 ls1:タイミング解析レポート
j2：代表タイミング検証条件 j3：固有タイミング検証条件 j10：判別条件
10：タイミング検証装置 FF1〜FF3：フリップフロップ c1〜c(n)：セル
S5:回路修正工程 S13：第1のタイミング解析工程 S16,S37d:第2のタイミング解析工程 S31:タイミング検証対象パス抽出工程 S36:特定パスのタイミング解析工程
d11〜d14：セルの特性ライブラリ等 ls1:タイミング解析レポート
j2：代表タイミング検証条件 j3：固有タイミング検証条件 j10：判別条件
10：タイミング検証装置 FF1〜FF3：フリップフロップ c1〜c(n)：セル
Claims (7)
- 集積回路のタイミング検証方法において、
コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、
コンピュータが、前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する工程と、
コンピュータが、前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、
コンピュータが、前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パス内の信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う特定パスタイミング解析工程とを有し、
前記特定の判別条件は、前記セルまたは配線に関する条件であるタイミング検証方法。 - 集積回路のタイミング検証方法において、
コンピュータが、集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出工程と、
コンピュータが、前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析工程と、
コンピュータが、前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する工程と、
コンピュータが、前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択工程と、
コンピュータが、前記特定パスに対して、当該特定パスに固有の複数のタイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析工程とを有するタイミング検証方法。 - 前記特定の判別条件は、前記セル、配線または遅延関連情報に関する条件である請求項２記載のタイミング検証方法。
- 前記タイミング検証対象パスは、区分された複数の電源領域に配設され、異なる電源領域の境界にレベルシフターセルを有するパスを含み、
前記代表タイミング検証条件では、前記各電源領域に配設されたセルの電源電圧は同一であり、
前記特定の判別条件は、前記セルに関する条件としてレベルシフターセルを含むことであり、
前記固有タイミング検証条件では、前記各電源領域に配設されたセルの電源電圧は各電源領域に対応して異なることを特徴とする請求項３記載のタイミング検証方法。 - 前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値および配線容量値の積との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と配線容量値の積とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値と配線容量値の積よりも小さい第2の配線抵抗値と配線容量値の積とを有する第2の条件を有し、
前記特定の判別条件は、前記遅延関連情報に関する条件としてセルの入力信号または出力信号のスルーレート値が制限値を超えているセルを含むことであり、
前記固有タイミング検証条件は、前記第1、第2の条件において、前記第1と第2の駆動電圧を入れ替えた第3、第4の条件と、前記第1と第2の動作温度を入れ替えた第5、第6の条件と、前記第1と第2の配線抵抗値と配線容量値の積を入れ替えた第7、第8の条件のいずれかを有する請求項３記載のタイミング検証方法。 - 前記代表タイミング検証条件は、少なくともセルの動作速度と、セルの電源電圧と、セルの動作温度と、配線抵抗値と配線容量値との組み合わせであって、第1の動作速度と、第1の電源電圧と、第1の動作温度と、第1の配線抵抗値と、第1の配線容量値とを有する第1の条件と、前記第1の動作速度より速い第2の動作速度と、前記第1の電源電圧より高い第2の電源電圧と、前記第1の動作温度よりも低い第2の動作温度と、前記第1の配線抵抗値よりも大きい第2の配線抵抗値と、前記第1の配線容量値よりも小さい第2の配線容量値を有する第2の条件を有し、
前記特定の判別条件は、前記配線に関する条件として配線抵抗値または配線容量値が制限値を超えている配線を含むことであり、
前記固有タイミング検証条件は、前記第2の配線抵抗値と、前記第2の配線容量値よりも大きい第3の配線容量値とを有する第3の条件と、前記第1の配線抵抗値と、前記第1の配線容量値よりも小さい第4の配線容量値とを有する第4の条件を有する請求項３記載のタイミング検証方法。 - 集積回路のタイミング検証プログラムにおいて、コンピュータに、
集積回路の接続情報を解析し、セルとそれを接続する配線とを有するパスであって、タイミング検証の対象となる複数のタイミング検証対象パスを抽出するタイミング検証対象パス抽出手順と、
前記複数のタイミング検証対象パスに対して、前記集積回路の製造条件および動作条件を含む代表タイミング検証条件に基づいて、前記複数のタイミング検証対象パスを伝搬する信号の遅延関連情報を求め、当該遅延関連情報をそれぞれの前記タイミング検証対象パスに関連付けると共に、当該遅延関連情報から前記複数のタイミング検証対象パスの信号遅延時間を求めて前記複数のタイミング検証対象パスを伝搬する信号のタイミング解析を行う第1のタイミング解析手順と、
前記複数のタイミング検証対象パスから特定のパスを選択するための特定の判別条件を入力する手順と、
前記遅延関連情報が関連づけられた前記複数のタイミング検証対象パスから、前記特定の判別条件に合致する一部のパスを特定パスとして選択する特定パス選択手順と、
前記特定パスに対して、当該特定パスに固有の複数の固有タイミング検証条件に基づいて特定パスの信号遅延時間を求めて特定パスを伝搬する信号のタイミング解析を行う第2のタイミング解析手順を実行させるコンピュータに読み取り可能なタイミング検証プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009045202A JP5321135B2 (ja) | 2009-02-27 | 2009-02-27 | タイミング検証方法及びタイミング検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009045202A JP5321135B2 (ja) | 2009-02-27 | 2009-02-27 | タイミング検証方法及びタイミング検証装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010198526A true JP2010198526A (ja) | 2010-09-09 |
| JP5321135B2 JP5321135B2 (ja) | 2013-10-23 |
Family
ID=42823161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009045202A Expired - Fee Related JP5321135B2 (ja) | 2009-02-27 | 2009-02-27 | タイミング検証方法及びタイミング検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5321135B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012123524A (ja) * | 2010-12-07 | 2012-06-28 | Fujitsu Semiconductor Ltd | 回路設計支援装置、回路設計支援方法および半導体集積回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102398596B1 (ko) | 2015-06-15 | 2022-05-16 | 삼성전자주식회사 | 집적 회로의 수율 예측 방법 및 집적 회로의 설계 최적화 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050114811A1 (en) * | 2002-08-28 | 2005-05-26 | Lsi Logic Corporation | Static timing and risk analysis tool |
| JP2007183932A (ja) * | 2005-12-09 | 2007-07-19 | Fujitsu Ltd | タイミング解析方法及びタイミング解析装置 |
-
2009
- 2009-02-27 JP JP2009045202A patent/JP5321135B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050114811A1 (en) * | 2002-08-28 | 2005-05-26 | Lsi Logic Corporation | Static timing and risk analysis tool |
| JP2007183932A (ja) * | 2005-12-09 | 2007-07-19 | Fujitsu Ltd | タイミング解析方法及びタイミング解析装置 |
Non-Patent Citations (2)
| Title |
|---|
| CSNG200200030013; 藤田智弘 他: '大規模集積回路の統計的遅延解析手法' ＤＡシンポジウム２０００ 第８号, 20000717, ｐ．９１-９６, 社団法人情報処理学会 * |
| JPN6012055447; 藤田智弘 他: '大規模集積回路の統計的遅延解析手法' ＤＡシンポジウム２０００ 第８号, 20000717, ｐ．９１-９６, 社団法人情報処理学会 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012123524A (ja) * | 2010-12-07 | 2012-06-28 | Fujitsu Semiconductor Ltd | 回路設計支援装置、回路設計支援方法および半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5321135B2 (ja) | 2013-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7784020B2 (en) | Semiconductor circuit pattern design method for manufacturing semiconductor device or liquid crystal display device | |
| JP4501728B2 (ja) | クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム | |
| JP5883676B2 (ja) | Ｌｓｉ設計方法 | |
| KR20150110279A (ko) | 집적 회로 설계 방법 및 장치 | |
| US20120137263A1 (en) | Timing closure in chip design | |
| Lee et al. | Contango: Integrated optimization of SoC clock networks | |
| US7318212B2 (en) | Method and system for modeling wiring routing in a circuit design | |
| CN108959693B (zh) | 设计集成电路的方法，以及制造集成电路的方法 | |
| JP2009025891A (ja) | 半導体集積回路の設計方法及び設計プログラム | |
| JP5321135B2 (ja) | タイミング検証方法及びタイミング検証装置 | |
| JP2008112383A (ja) | 半導体集積回路設計方法、および設計プログラム | |
| US10430535B2 (en) | Verification support program medium, verification support method, and information processing device for verification of a circuit | |
| JP4736822B2 (ja) | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム | |
| US8381149B2 (en) | Timing analysis apparatus, timing analysis method, and timing analysis program | |
| TWI479352B (zh) | 用於自動驗證半導體製程製作方法之方法及設備 | |
| JP2010073136A (ja) | ホールドタイムエラーの収束方法、収束装置、及び収束プログラム | |
| JP2010160543A (ja) | 半導体装置のレイアウトパターンのレイアウト検証装置、レイアウト検証プログラム及びレイアウト検証方法 | |
| CN112084742B (zh) | 集成电路设计方法与其非瞬时计算机可读介质 | |
| JP2009163490A (ja) | 集積回路のタイミング調整方法、及びそのコンピュータプログラム | |
| WO2010101029A1 (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、及び半導体集積回路設計プログラム | |
| JP2002259488A (ja) | クロックスキュー検証方法 | |
| US11113446B2 (en) | Yield improving leaf cells optimization for semiconductor netlists | |
| JP5696407B2 (ja) | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 | |
| JP4778339B2 (ja) | 自動配置方法、装置、及びプログラム | |
| JP2009157664A (ja) | クロストーク対策実行方法、および実行プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |