TWI479352B - 用於自動驗證半導體製程製作方法之方法及設備 - Google Patents
用於自動驗證半導體製程製作方法之方法及設備 Download PDFInfo
- Publication number
- TWI479352B TWI479352B TW100128569A TW100128569A TWI479352B TW I479352 B TWI479352 B TW I479352B TW 100128569 A TW100128569 A TW 100128569A TW 100128569 A TW100128569 A TW 100128569A TW I479352 B TWI479352 B TW I479352B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor process
- rule
- result
- rules
- semiconductor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
- G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
- G16Z99/00—Subject matter not provided for in other main groups of this subclass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/02—Knowledge representation; Symbolic representation
- G06N5/022—Knowledge engineering; Knowledge acquisition
- G06N5/025—Extracting rules from data
Description
本發明之實施例大體而言係關於一種用於自動驗證半導體製程製作方法之方法及設備。
製造半導體裝置之製程可需要許多連續步驟,該等連續步驟可產生成百上千乃至成千上萬的製程變體。此外,用以實施製程步驟的工具具有各種規格、限制及要求,從而進一步增加了製程的可變性。因此,製程工程師產出半導體製程製作方法(「製作方法」),以指定製程步驟且指定如何針對用於製程之每一個工具執行此種步驟。
不正確的製作方法可產生不良結果,甚至可能損壞處理中的半導體晶圓。給定工具之容許操作視窗可為定義明確而十分複雜的。鑒於此種複雜性,製程工程師可錯誤地建立製作方法,該製作方法在某種程度上不正確或者超出工具之定義操作視窗範圍。因此,在製作方法用於製造過程中之前,必須驗證該等製作方法。
通常,手動驗證製作方法,藉此製程工程師以詳述特定工具之規格及操作視窗之文獻交叉引用製作方法。手動驗證製作方法為勞力密集型的且易出錯。通常,試圖實現自動驗證製作方法製程之努力集中在使用試算表來驗證製作方法參數屬於允許限度內。儘管此舉提供某種程度之驗證,但若在涉及若干參數之組合的複雜狀況下,則此種製程可為不充分的。更困難的為,驗證製作方法步驟之次序及類型符合給定工具之操作視窗要求。
因此,本發明人提供了一種用於自動驗證半導體製程步驟之改進的方法及設備。
本文提供了用於自動驗證半導體製程步驟之方法及設備。在一些實施例中,一種用於驗證半導體製程製作方法之方法(及一種儲存用於執行該方法之指令之電腦可讀取媒體)包括以下步驟:選擇規則集,該規則集描述半導體製程工具之操作視窗;核對參數值與該規則集之限制核對規則以產生第一結果,該等參數值係由該半導體製程製作方法步驟定義;使用該規則集之步驟定義規則,根據該半導體製程製作方法之該等步驟決定步驟類型,以產生第二結果;核對該等步驟類型之間的轉變與該規則集之步驟轉變規則,以產生第三結果;以及基於該等第一結果、該等第二結果及該等第三結果,使用該電腦產生驗證資料,以供與該半導體製程工具一起使用該半導體製程製作方法。
在一些實施例中,一種用於驗證半導體製程製作方法之設備包括:記憶體,該記憶體經配置為儲存製作方法核對軟體及複數個規則集,該等規則集描述半導體製程工具之操作視窗;以及處理器,該處理器耦接至該記憶體,該處理器經配置為執行該製作方法核對軟體以:自該複數個規則集選擇規則集,該等規則集用於描述半導體製程工具;核對參數值與該規則集之限制核對規則以產生第一結果,該等參數值係由該半導體製程製作方法步驟定義;使用該規則集之步驟定義規則,根據該半導體製程製作方法之該等步驟決定步驟類型,以產生第二結果;核對該等步驟類型之間的轉變與該規則集之步驟轉變規則,以產生第三結果;以及基於該等第一結果、該等第二結果及該等第三結果,產生驗證資料,以供與該半導體製程工具一起使用該半導體製程製作方法。
本發明之其他及另外實施例描述如下。
第1圖為圖示計算系統100之示例性實施例之方塊圖。計算系統100包括:處理器102、記憶體104、各種支援電路106、I/O介面108及顯示器109。本文中所稱作之「電腦」可至少包括處理器系統102及記憶體104。通常,處理器102可包括一或更多中央處理單元(central processing units;CPUs)。CPU包括電路,該電路經配置為執行程式指令(「軟體」)。處理器102之支援電路106包括:習知快取記憶體、電源、時脈電路、資料暫存器、I/O介面等。I/O介面108可直接耦接至記憶體104或經由處理器102耦接。I/O介面108可耦接至顯示器109及I/O裝置111。I/O裝置可包括各種輸入/輸出裝置(例如,鍵盤、滑鼠等)。記憶體104可包括以下中之一或更多者:隨機存取記憶體、唯讀記憶體、磁阻讀寫記憶體、光學讀寫記憶體、快取記憶體、磁性讀寫記憶體等。
記憶體104儲存軟體110,軟體110包括程式指令,該等程式指令經配置以由處理器102執行。軟體110可包括作業系統(operating system;OS) 112及半導體製程製作方法核對工具(「製作方法核對器114」)。OS 112可提供製作方法核對器114與計算系統100之間的介面。可使用本領域已知之各種作業系統實施OS 112。在OS 112的控制下,可由處理器102執行製作方法核對器114,以執行驗證半導體製程製作方法,如下文詳細描述。
在一些實施例中,計算系統100可經由I/O介面108耦接至半導體製程工具150。因此,電腦系統100之輸出(尤其,由製作方法核對器114所產生之輸出)可有利地用以控制半導體製程工具150以執行半導體處理。半導體製程工具150可為本領域已知用於處理且製造半導體裝置之任何類型工具。
第2圖為圖示製作方法核對器114之實施例之方塊圖。製作方法核對器114可包括:規則引擎202、規則資料庫204、輸入介面(「輸入IF 206」)及輸出介面(「輸出IF 208」)。規則資料庫204可包括複數個規則集216。輸入IF 206經配置為接收一或更多製作方法210及工具配置資料(「工具配置214」)。輸入IF 206將製作方法(多個)210及工具配置214耦接至規則引擎202。規則引擎202經配置為存取規則資料庫204以獲得一或更多規則集216。規則引擎202產生驗證資料212,該驗證資料212係經由輸出IF 208提供作為輸出。輸入IF 206及輸出IF 208可為使用者介面中之一部分,諸如圖形使用者介面(graphical user interface;GUI) 116,圖形使用者介面116可圖示於計算系統100之顯示器109上。
在操作中,製作方法(多個)210描述一或更多半導體製程製作方法。製作方法(多個)210可為任何電子格式,諸如普通正文檔案、可延伸標示語言(extensible markup language;XML)檔案等。每一個製作方法描述一系列待由半導體製程工具(「製程工具」)在半導體晶圓上執行之處理步驟(「步驟」)。製作方法步驟可由一或更多指令定義。「指令」描述待由工具執行之動作及/或與製程工具相關聯之一或更多參數配置。例如,指令可描述製程工具之特定參數之數值賦值。為本領域所熟知,製程工具可執行各種動作,諸如蝕刻、沈積等,每一個動作包括可設定為不同數值之各種參數,諸如源功率、偏壓功率、製程氣流、製程氣壓等。因此,製作方法步驟可實行動作及/或設定製程工具之各種參數,以達成所要半導體製程。
每一個製程工具包括「操作視窗」,該「操作視窗」定義關於各種動作及參數(例如,最小/最大參數值、需要且允許動作及動作順序等)之限制。規則資料庫204包括複數個製程工具之規則集216。每一個規則集216描述特定製程工具之操作視窗(或製程工具之版本,若製程工具具有多個版本或配置)。通常,規則引擎202核對製作方法(多個)210與規則集216,以決定製作方法(多個)210對製作方法210之預定製程工具是否有效。工具配置214提供特定製程工具之配置資料。規則引擎202可使用工具配置214自規則集216選擇特定規則集,該特定規則集對應於如所配置之彼特定製程工具。
規則集216包括各種規則,該等規則定義如所配置之製程工具之操作視窗。規則集216可包括不同類型之規則。「規則」定義與製程工具之參數及/或動作相關聯之限制。規則可包括優先順序。例如,規則可定義為「嚴苛」,原因在於違反此種規則可對製程工具及/或半導體晶圓造成損壞。規則可定義為「警示」,原因在於違反此種規則為不推薦而有可能的。熟習此項技術者將瞭解,額外及/或不同類型之優先順序可分配給該等規則。
在一些實施例中,規則集216包括限制核對規則。「限制核對規則」可定義製程工具之特定可變參數之限制。例如,一個限制核對規則可定義在處理期間維持於製程工具腔室中之最小壓力。另一個限制核對規則可定義此種壓力之最大值。另一個限制核對規則可定義最小/最大氣流。熟習此項技術者將瞭解,各種限制核對規則可為特定製程工具之各種參數而形成。
在一些實施例中,規則集216包括步驟定義規則。「步驟定義規則」可定義步驟類型之一組要求。「步驟類型」為可由製程工具所執行之動作。例如,蝕刻腔室可執行源蝕刻步驟、偏壓蝕刻步驟、沖洗步驟、清潔步驟等。藉由設定工具之特定參數及分配給此種參數之數值,來定義每一種步驟類型。由步驟定義規則所定義之要求指定哪些參數及參數值會產生特定步驟類型。例如,「x」瓦特源功率、「y」瓦特偏壓功率及「z」sccm氣流可分類為源蝕刻步驟類型,因此可設定步驟定義規則之要求。「a」瓦特源功率、「b」瓦特偏壓功率及「c」sccm氣流可分類為偏壓蝕刻步驟類型,因此可設定步驟定義規則之要求。熟習此項技術者將瞭解,給定製程工具可具有各種步驟類型且步驟定義規則可經定義以分類此種步驟類型。
在一些實施例中,規則集216包括步驟轉變規則。「步驟轉變規則」可定義步驟類型之間允許且需要的轉變。製程工具可執行各種步驟類型,而沒有必要按任何順序進行。製程工具之操作視窗可定義步驟類型之間允許及/或需要的轉變。例如,步驟轉變規則可定義,允許步驟B跟隨步驟A。另一個步驟轉變規則可定義,不允許步驟E跟隨步驟C,而必須在步驟C與步驟E之間執行步驟D。
熟習此項技術者將瞭解,規則集216可包括上述討論的限制核對、步驟定義及步驟轉變規則之各種實施例。例如,可以製程工具之不同變體之不同規則配置任何規則。可以相依資訊配置任何規則,例如,若製程工具具有某一特徵,則必須相應地配置彼特徵。
在操作中,規則引擎202針對合適的規則集216應用每一個製作方法210,以決定製作方法210是否有效。在一些實施例中,規則引擎202核對由製作方法步驟所定義之參數值與限制核對規則,以產生第一結果,該等第一結果指示違反此種規則(若有)。隨後,規則引擎202可使用步驟定義規則來決定製作方法之步驟類型,以產生第二結果,該等第二結果將製作方法步驟分成特定步驟類型。隨後,規則引擎202可核對步驟類型之間的轉變與步驟轉變規則,以產生第三結果,該等第三結果指示違反此種規則(若有)。然後,基於第一結果、第二結果及第三結果,規則引擎202可產生驗證資料212,以供與如所配置之特定製程工具一起使用製作方法。
驗證資料212可指示錯誤(多個)(若有),該(等)錯誤描述違反應用規則集中之至少一個規則。在一些實施例中,錯誤指示(多個)可進一步描述製作方法之修改(多個),該(等)修改為消除違規所必需。驗證資料212係經由輸出IF 208提供作為輸出。例如,驗證資料212可經由GUI而向使用者顯示,因此使用者可觀察違規及產生有效製作方法所需要之潛在修改。
在一些實施例中,製作方法核對器114包括製作方法減輕模組218。製作方法減輕模組218經配置為接收驗證資料212及製作方法210(多個)。製作方法減輕模組218經配置為修改已被指示為無效之製作方法(多個)。例如,製作方法減輕模組218可有利地識別違規及驗證資料212之推薦修改,且自動修改違反了的製作方法,以消除違規。製作方法減輕模組218可藉由改變參數值、插入步驟、移除步驟、重新佈置步驟等而進行修改,以使製作方法將滿足特定應用規則集。製作方法減輕模組218產生修改後的製作方法(多個)220,以作為輸出。
第3圖為圖示驗證製程製作方法之方法300之實施例的流程圖。可由上述計算系統100來執行方法300。方法300始於步驟301。在步驟302,選擇規則集來描述半導體製程工具之操作視窗。在一些實施例中,可基於工具配置資料來選擇規則集。在步驟304,核對由半導體製程製作方法之步驟所定義之參數值與規則集之限制核對規則,以產生第一結果。在步驟306,使用規則集之步驟定義規則,根據半導體製程製作方法之步驟決定步驟類型,以產生第二結果。在步驟308,核對步驟類型之間的轉變與規則集之步驟轉變規則,以產生第三結果。在步驟310,基於第一結果、第二結果及第三結果,有利地產生驗證資料,以供與半導體製程工具一起使用半導體製程製作方法。
方法300可包括步驟312,在步驟312中,使用GUI在顯示器上顯示驗證資料,該顯示器耦接至電腦。方法300可包括步驟314至步驟316。在步驟314,判定製作方法是否被指示為有效。若是,則方法300結束於步驟399。否則,方法300行進至步驟316。在步驟316,有利地修改半導體製程製作方法,以消除錯誤(多個),該(等)錯誤由驗證資料所描述。隨後,方法300可返回至步驟304且進行重複。
本發明之態樣實施為與電腦系統一起使用之程式產品。程式產品之(多個)定義實施例之功能且該(等)程式可包含於各種電腦可讀取媒體上,包括(但不限於):(i)資訊,該資訊永久儲存於不可寫入儲存媒體(例如,電腦內之唯讀記憶體裝置,諸如可由CD-ROM驅動或DVD驅動讀取之CD-ROM磁碟或DVD-ROM磁碟)上;以及(ii)可改寫資訊,該可改寫資訊儲存於可寫入儲存媒體(例如,磁片驅動或硬碟驅動內之軟式磁碟或可讀寫CD或可讀寫DVD)上。當此種電腦可讀取媒體攜帶電腦可讀取指令時,此種電腦可讀取媒體表示本發明之實施例,其中該等指令指示本發明之功能。
儘管上文係針對本發明之實施例,但在不脫離本發明之基本範疇之情況下可設計本發明之其他及另外實施例。
100...計算系統
102...處理器
104...記憶體
106...支援電路
108...I/O介面
109...顯示器
110...軟體
111...I/O裝置
112...作業系統
114...製作方法核對器
150...半導體製程工具
202...規則引擎
204...規則資料庫
206...輸入介面
208...輸出介面
210...製作方法
212...驗證資料
214...工具配置
216...規則集
218...製作方法減輕模組
220...修改後的製作方法
300...方法
301...步驟
302...步驟
304...步驟
306...步驟
308...步驟
310...步驟
312...步驟
314...步驟
316...步驟
399...步驟
上文簡要概述且下文更詳細論述之本發明之實施例可參照本發明之說明性實施例進行理解,本發明之說明性實施例圖示於附加圖式中。然而,應注意,附加圖式僅圖示本發明之典型實施例,因此不欲視為本發明範疇之限制,因為本發明可允許其他同等有效之實施例。
第1圖為圖示計算系統之示例性實施例之方塊圖;
第2圖為圖示製作方法核對器之實施例之方塊圖;以及
第3圖為圖示驗證製程製作方法之方法實施例之流程圖。
為了促進理解,在可能之情況下,相同元件符號代表諸圖所共有之相同元件。諸圖未按比例繪製且為清楚起見可予以簡化。預期一個實施例之元件及特徵結構可有利地併入其他實施例中而無需進一步敍述。
100...計算系統
102...處理器
104...記憶體
106...支援電路
108...I/O介面
109...顯示器
110...軟體
111...I/O裝置
112...作業系統
114...製作方法核對器
150...半導體製程工具
Claims (20)
- 一種驗證一半導體製程製作方法之電腦實施方法,該方法包含以下步驟:選擇一規則集,該規則集描述一半導體製程工具之一操作視窗;核對參數值與該規則集之限制核對規則以產生第一結果,該等參數值係由該半導體製程製作方法步驟定義;使用該規則集之步驟定義規則,根據該半導體製程製作方法之該等步驟決定步驟類型,以產生第二結果;核對該等步驟類型之間的轉變與該規則集之步驟轉變規則,以產生第三結果;以及基於該等第一結果、該等第二結果及該等第三結果,使用一電腦產生驗證資料,以供與該半導體製程工具一起使用該半導體製程製作方法。
- 如請求項1所述之方法,其中該選擇步驟包含以下步驟:獲得該半導體製程工具之配置資料;以及基於該配置資料,自複數個規則集選擇該規則集。
- 如請求項1所述之方法,其中該等限制核對規則定義該半導體製程工具之可變參數之限制。
- 如請求項1所述之方法,其中該等步驟定義規則定義該 等步驟類型中之各步驟類型之一組要求。
- 如請求項1所述之方法,其中該等步驟轉變規則定義步驟類型之間允許且需要的轉變。
- 如請求項1所述之方法,其中該驗證資料包括至少一個錯誤指示器,該錯誤指示器描述違反該規則集中之至少一個規則。
- 如請求項6所述之方法,其中該至少一個錯誤指示器進一步描述該半導體製程製作方法之至少一個修改,以消除該違規。
- 如請求項6所述之方法,該方法進一步包含以下步驟:使用該電腦修改該半導體製程製作方法,以消除該違規,該違規由該至少一個錯誤指示器所描述。
- 如請求項8所述之方法,其中該修改步驟包含以下步驟:在該半導體製程製作方法之該等步驟之中插入新步驟。
- 如請求項1所述之方法,該方法進一步包含以下步驟:使用一圖形使用者介面(graphical user interface;GUI)在一顯示器上顯示該驗證資料,該顯示器耦接至該電腦。
- 一種用於驗證一半導體製程製作方法之設備,該設備包含:一記憶體,該記憶體經配置為儲存製作方法核對軟體及複數個規則集,該等規則集描述半導體製程工具之操作視窗;以及一處理器,該處理器耦接至該記憶體,該處理器經配置為執行該製作方法核對軟體以:自該複數個規則集選擇一規則集,該等規則集用於描述一半導體製程工具;核對參數值與該規則集之限制核對規則以產生第一結果,該等參數值係由該半導體製程製作方法步驟定義;使用該規則集之步驟定義規則,根據該半導體製程製作方法之該等步驟決定步驟類型,以產生第二結果;核對該等步驟類型之間的轉變與該規則集之步驟轉變規則,以產生第三結果;以及基於該等第一結果、該等第二結果及該等第三結果,產生驗證資料,以供與該半導體製程工具一起使用該半導體製程製作方法。
- 如請求項11所述之設備,其中該記憶體經配置為儲存該等半導體製程工具中之各半導體製程工具之配置資料,並且其中該處理器經配置為,基於該半導體製程工具之該配置資料自該複數個規則集選擇該規則集。
- 如請求項11所述之設備,其中該等限制核對規則定義該半導體製程工具之可變參數之限制,其中該等步驟定義規則定義該等步驟類型中之各步驟類型之一組要求,並且其中該等步驟轉變規則定義步驟類型之間允許且需要的轉變。
- 如請求項11所述之設備,其中該驗證資料包括至少一個錯誤指示器,該錯誤指示器描述違反該規則集中之至少一個規則。
- 如請求項14所述之設備,其中該處理器經進一步配置以:使用一電腦修改該半導體製程製作方法,以消除該違規,該違規由該至少一個錯誤指示器所描述。
- 如請求項11所述之設備,該設備進一步包含:一顯示器,該顯示器耦接至該處理器,該顯示器經配置為使用一圖形使用者介面(GUI)來顯示該驗證資料。
- 一種非暫態電腦可讀取媒體,該電腦可讀取媒體上儲存有指令,當該等指令由一處理器執行時使該處理器執行一種驗證一半導體製程製作方法之方法,該方法包含以下步驟: 選擇一規則集,該規則集描述一半導體製程工具之一操作視窗;核對參數值與該規則集之限制核對規則,以產生第一結果,該等參數值係由該半導體製程製作方法步驟定義;使用該規則集之步驟定義規則,根據該半導體製程製作方法之該等步驟決定步驟類型,以產生第二結果;核對該等步驟類型之間的轉變與該規則集之步驟轉變規則,以產生第三結果;以及基於該等第一結果、該等第二結果及該等第三結果,使用一電腦產生驗證資料,以供與該半導體製程工具一起使用該半導體製程製作方法。
- 如請求項17所述之非暫態電腦可讀取媒體,其中該等限制核對規則定義該半導體製程工具之可變參數之限制,其中該等步驟定義規則定義該等步驟類型中之各步驟類型之一組要求,並且其中該等步驟轉變規則定義步驟類型之間允許且需要的轉變。
- 如請求項17所述之非暫態電腦可讀取媒體,其中該驗證資料包括至少一個錯誤指示器,該錯誤指示器描述違反該規則集中之至少一個規則,並且其中該至少一個錯誤指示進一步描述該半導體製程製作方法之至少一個修改,以消除該違規。
- 如請求項17所述之非暫態電腦可讀取媒體,其中該驗證資料包括至少一個錯誤指示器,該錯誤指示器描述違反該規則集中之至少一個規則,並且其中該方法進一步包含以下步驟:使用該電腦修改該半導體製程製作方法,以消除該違規,該違規由該至少一個錯誤指示器所描述。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37856110P | 2010-08-31 | 2010-08-31 | |
US13/044,747 US8527081B2 (en) | 2010-08-31 | 2011-03-10 | Method and apparatus for automated validation of semiconductor process recipes |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201214183A TW201214183A (en) | 2012-04-01 |
TWI479352B true TWI479352B (zh) | 2015-04-01 |
Family
ID=45698239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100128569A TWI479352B (zh) | 2010-08-31 | 2011-08-10 | 用於自動驗證半導體製程製作方法之方法及設備 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8527081B2 (zh) |
JP (1) | JP5762542B2 (zh) |
KR (1) | KR101510752B1 (zh) |
CN (1) | CN103080939B (zh) |
TW (1) | TWI479352B (zh) |
WO (1) | WO2012030930A2 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5969875B2 (ja) * | 2012-09-28 | 2016-08-17 | 株式会社Screenホールディングス | データ生成システムおよびデータ生成方法 |
CN104977857B (zh) * | 2014-04-03 | 2018-01-09 | 北京北方华创微电子装备有限公司 | 工艺制程处理方法及系统 |
CN106158685A (zh) * | 2015-04-22 | 2016-11-23 | 北大方正集团有限公司 | 一种半导体炉管工艺的检测装置及方法 |
CN112292644A (zh) * | 2018-07-12 | 2021-01-29 | 应用材料公司 | 使用基于块的工作流程的约束编程 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI227844B (en) * | 2001-04-10 | 2005-02-11 | Taiwan Semiconductor Mfg | System for comparing process programs |
US7225047B2 (en) * | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
US20080306615A1 (en) * | 2006-02-07 | 2008-12-11 | Tokyo Electron Limited | Control device of substrate processing apparatus and control program therefor |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7698012B2 (en) | 2001-06-19 | 2010-04-13 | Applied Materials, Inc. | Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing |
US7333871B2 (en) | 2003-01-21 | 2008-02-19 | Applied Materials, Inc. | Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools |
US7877161B2 (en) * | 2003-03-17 | 2011-01-25 | Tokyo Electron Limited | Method and system for performing a chemical oxide removal process |
US7292906B2 (en) * | 2004-07-14 | 2007-11-06 | Tokyo Electron Limited | Formula-based run-to-run control |
US7477960B2 (en) * | 2005-02-16 | 2009-01-13 | Tokyo Electron Limited | Fault detection and classification (FDC) using a run-to-run controller |
US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7542820B2 (en) * | 2006-09-28 | 2009-06-02 | Lam Research Corporation | Methods and arrangement for creating recipes using best-known methods |
JP5275641B2 (ja) * | 2007-03-12 | 2013-08-28 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の表示方法、基板処理装置の制御方法及び半導体装置の製造方法 |
US8510790B2 (en) * | 2007-03-12 | 2013-08-13 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus |
US7856332B2 (en) | 2007-12-04 | 2010-12-21 | International Business Machines Corporation | Real time system for monitoring the commonality, sensitivity, and repeatability of test probes |
JP2010135480A (ja) | 2008-12-03 | 2010-06-17 | Canon Inc | レシピ作成装置、及び半導体露光装置 |
JP5566032B2 (ja) * | 2009-01-13 | 2014-08-06 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および入力禁止プログラム |
JP2010182861A (ja) * | 2009-02-05 | 2010-08-19 | Hitachi Kokusai Electric Inc | 基板処理装置 |
-
2011
- 2011-03-10 US US13/044,747 patent/US8527081B2/en active Active
- 2011-08-10 TW TW100128569A patent/TWI479352B/zh active
- 2011-08-31 WO PCT/US2011/049918 patent/WO2012030930A2/en active Application Filing
- 2011-08-31 CN CN201180038376.6A patent/CN103080939B/zh active Active
- 2011-08-31 JP JP2013526207A patent/JP5762542B2/ja active Active
- 2011-08-31 KR KR1020137002123A patent/KR101510752B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI227844B (en) * | 2001-04-10 | 2005-02-11 | Taiwan Semiconductor Mfg | System for comparing process programs |
US7225047B2 (en) * | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
US20080306615A1 (en) * | 2006-02-07 | 2008-12-11 | Tokyo Electron Limited | Control device of substrate processing apparatus and control program therefor |
Also Published As
Publication number | Publication date |
---|---|
TW201214183A (en) | 2012-04-01 |
JP5762542B2 (ja) | 2015-08-12 |
US8527081B2 (en) | 2013-09-03 |
US20120053719A1 (en) | 2012-03-01 |
JP2013541189A (ja) | 2013-11-07 |
WO2012030930A3 (en) | 2012-05-18 |
KR101510752B1 (ko) | 2015-04-10 |
WO2012030930A2 (en) | 2012-03-08 |
KR20130139221A (ko) | 2013-12-20 |
CN103080939B (zh) | 2016-03-16 |
CN103080939A (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10643015B2 (en) | Properties in electronic design automation | |
CN101789033B (zh) | 用于在物理验证期间管理违例和错误分类的方法和设备 | |
US9092586B1 (en) | Version management mechanism for fluid guard ring PCells | |
KR102424907B1 (ko) | Drc 데크 검증을 위한 테스트 레이아웃들의 자동 생성 | |
TWI479352B (zh) | 用於自動驗證半導體製程製作方法之方法及設備 | |
US20140337810A1 (en) | Modular platform for integrated circuit design analysis and verification | |
US20170169156A1 (en) | Designing a Density Driven Integrated Circuit | |
US9032346B2 (en) | Method and apparatus for creating and managing waiver descriptions for design verification | |
CN105718623B (zh) | 产生半导体电路布局的方法和系统 | |
US20110145770A1 (en) | Device Annotation | |
US8645876B2 (en) | Methodology for performing post layer generation check | |
US9262574B2 (en) | Voltage-related analysis of layout design data | |
JP2006350420A (ja) | レイアウト検証用ルールファイルのテスト装置、テスト方法及びテストプログラム | |
JP5293521B2 (ja) | デザインルールチェック検証装置およびデザインルールチェック検証方法 | |
US9836570B1 (en) | Semiconductor layout generation | |
US9754067B2 (en) | Method of checking the layout integrity | |
US20110119544A1 (en) | User Guided Short Correction And Schematic Fix Visualization | |
US8495525B1 (en) | Lithographic error reduction by pattern matching | |
US20120192134A1 (en) | User Guided Short Correction And Schematic Fix Visualization | |
US20090238467A1 (en) | Method and apparatus for detecting non-uniform fracturing of a photomask shape | |
CN113535776A (zh) | 应用于监测装置的参数合法性校验方法及系统 | |
JP2014199625A (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
JP2015049723A (ja) | 集積回路の回路動作シミュレーション方法 | |
JP2015072576A (ja) | テスト項目選択装置 |