JP2010157986A - 位相混合回路及びそれを備える遅延固定ループ回路 - Google Patents
位相混合回路及びそれを備える遅延固定ループ回路 Download PDFInfo
- Publication number
- JP2010157986A JP2010157986A JP2009201565A JP2009201565A JP2010157986A JP 2010157986 A JP2010157986 A JP 2010157986A JP 2009201565 A JP2009201565 A JP 2009201565A JP 2009201565 A JP2009201565 A JP 2009201565A JP 2010157986 A JP2010157986 A JP 2010157986A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- unit
- signal
- phase
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001965 increasing effect Effects 0.000 claims description 14
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】PVTが変動してもジッタの増加を防止する位相混合回路及びそれを備えた遅延固定ループ回路を提供する。
【解決手段】位相制御信号に応答して第1入力信号及び第2入力信号の位相を混合し、単位位相値の自然数倍分だけの位相が可変される位相混合信号を出力する位相混合部と、PVT変動情報を含むPVTコード信号に応答して前記単位位相値を調整する位相値調整部とを備える。
【選択図】図4
【解決手段】位相制御信号に応答して第1入力信号及び第2入力信号の位相を混合し、単位位相値の自然数倍分だけの位相が可変される位相混合信号を出力する位相混合部と、PVT変動情報を含むPVTコード信号に応答して前記単位位相値を調整する位相値調整部とを備える。
【選択図】図4
Description
本発明は、位相混合回路及びそれを備える遅延固定ループ回路に関する。詳細には、PVT変動性を反映して動作する位相混合回路及びそれを備える遅延固定ループ回路に関する。
図1は、従来の位相混合回路100の構成図である。
同図に示すように、位相混合回路100は、第1入力信号及び第2入力信号IN_1、IN_2の各々が入力される第1駆動手段101〜103及び第2駆動手段104〜106から構成され、第1入力信号及び第2入力信号IN_1、IN_2の位相を混合して位相混合信号MIX_OUTを出力する。
位相混合回路100は、位相制御信号PH_CTRL<1:K>に応答して駆動力が相違し、第1入力信号及び第2入力信号IN_1、IN_2を駆動することにより、第1入力信号及び第2入力信号IN_1、IN_2の位相を混合する。第1駆動手段及び第2駆動手段101〜106はインバータであり得、第1駆動手段及び第2駆動手段101〜106は、位相制御信号PH_CTRL<1:K>に応答してオン/オフされる。位相制御信号PH_CTRL<1:K>に応答してターンオンされた駆動手段の個数が多いほど第1入力信号IN_1または第2入力信号IN_2は強く駆動される。位相混合信号MIX_OUTの位相は、第1入力信号IN_1または第2入力信号IN_2の中、より強く駆動される入力信号の位相に近くなる。例えば、第1入力信号IN_1が第2入力信号IN_2よりも強く駆動すると、位相混合信号MIX_OUTと第1入力信号IN_1との間の位相差が、位相混合信号MIX_OUTと第2入力信号IN_2との間の位相差よりも小さくなる。
一方、第1駆動手段及び第2駆動手段101〜106は、第1入力信号及び第2入力信号IN_1〜IN_2を反転させて出力するため、位相混合信号MIX_OUTは、インバータ(図示せず)に入力される必要がある。そして、位相制御信号PH_CTRL<1:K>が入力される第2駆動手段104〜106のバブル(丸印)は、反転を意味する。
位相混合回路100は、遅延固定ループ回路、デューティ比補正回路(duty cycle correction)、クロック(クロック信号)及びデータ復元回路(clock data recovery)などで、信号間のスキュー(skew)を除去するために利用される。以下、図2において図1の位相混合回路100を備える遅延固定ループ回路を説明する。
図2は、図1の位相混合回路100を備える従来の遅延固定ループ回路である。
同図に示すように、従来の遅延固定ループ回路は、位相比較部201、遅延部203、及びレプリカモデル部205で構成される。
位相比較部201は、外部クロックEXT_CLKと、レプリカモデル部205から出力されるフィードバッククロックFB_CLKとの位相を比較し、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差に対する情報を含む比較信号CMPを出力する。レプリカモデル部205は、半導体装置内のクロック遅延成分がモデリングされており、内部クロックCLK_OUTが入力されてフィードバッククロックFB_CLKを出力する。遅延部203は、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差を減少させるために、比較信号CMPに応答し、外部クロックEXT_CLKを遅延させて内部クロックCLK_OUTを出力する。外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差をこれ以上減少させ得ない場合、遅延固定、すなわちロック(locking)される。
遅延部203は、多数の遅延ユニット(図示せず)及び図1に示す位相混合回路100を備える。前記多数の遅延ユニットは、入力信号を単位遅延値UNIT_DD(図3参照)だけ遅延させて出力する。遅延部203は、前記多数の遅延ユニットを用いて外部クロックEXT_CLKを遅延させることにより、第1コース遅延クロックCOARSE_CLK1及び第2コース遅延クロックCOARSE_CLK2を出力する。第1コース遅延クロックCOARSE_CLK1と第2コース遅延クロックCOARSE_CLK2との間には単位遅延値UNIT_DDだけの位相差が存在する。
位相混合回路100は、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2の位相を混合して、1又は複数の単位位相値PH_VALUEの分だけ位相が可変される内部クロックCLK_OUTを出力する。つまり、位相は、単位位相値PH_VALUEの自然数倍分だけ可変される。単位位相値PH_VALUEは、単位遅延値UNIT_DDよりは小さな値であり、位相混合回路100は、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの間の位相差を細かく調整できる。
図3は、図2の遅延部203の遅延動作を説明するための図面である。
同図に示すように、前記多数の遅延ユニットの各々は、外部クロックEXT_CLKを遅延させて単位遅延値UNIT_DDだけ差のある第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2を出力する。そして、位相混合回路100は、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2の位相を混合し、単位位相値PH_VALUEの自然数倍分だけの位相が可変された内部クロックCLK_OUTを出力する。
一方、前述したように、内部クロックCLK_OUTの位相は、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2に対する駆動力に応じて可変され、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2に対する駆動力は、位相混合回路100を構成する駆動手段の個数に応じて異なる。したがって、単位位相値PH_VALUEは、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2間の位相差、すなわち、単位遅延値UNIT_DD及び位相混合回路100を構成している駆動手段の個数の比(ratio)に応じて決定される。例えば、PVT(Process、Voltage、Temperature)の変動の前において、単位遅延値UNIT_DDが3であり、第1駆動手段101〜103及び第2駆動手段104〜106の個数が3つであれば、単位位相値PH_VALUEは1となる。ここで、遅延値及び位相値に対する単位は省略され、遅延値及び位相値を示す数字はその大小を意味する。
一方、PVTが変動すると、単位遅延値UNIT_DDは変り得る。例えば、遅延部203の遅延ユニットを駆動する電圧が下降した場合、前記遅延ユニットの各々の単位遅延値UNIT_DDは増加する。したがって、図示したように、単位位相値PH_VALUEは増加する。例えば、単位遅延値UNIT_DDが3から6に増加すると、第1駆動手段及び第2駆動手段101〜106の個数は一定であることから、単位位相値PH_VALUEは2に増加する。
したがって、PVTが変動し、かつ単位遅延値UNIT_DDが増加した場合、単位位相値PH_VLAUEも連動して増加し、これによって、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差は、増加した単位位相値PH_VALUEの分だけ調整される。結局、ロックのとき、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差は、単位遅延値UNIT_DD及び単位位相値PH_VALUEの増加に連動して変動、つまり増加する。外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差の増加は、ジッタ(jitter)の増加を意味する。
結局、第1入力信号及び第2入力信号IN_1、IN_2間の位相差がPVTの変動により増加した場合、従来の位相混合回路100は、増加した単位位相値PH_VALUEの分だけの位相が可変される位相混合信号MIX_OUTを出力することによって、ジッタの増加を誘発させる問題があり、位相混合回路100を採用した図2の遅延固定ループ回路及びデューティ比補正回路などにも前記のような問題が発生する恐れがある。
なお、関連する技術としては、例えば、特開平11−86545号公報、特開2001−159999号公報、特開2004−032070号公報、特開2004−145709号公報、米国特許出願公開第2007/0132493号明細書、米国特許第7068084号明細書、米国特許第6476653号明細書、米国特許第6504408号明細書、および、米国特許出願公開第2004/0124896号明細書に記載されたものがある。
本発明は、前述した問題を解決するために提案されたものであって、その目的は、PVTが変動してもジッタの増加を防止する位相混合回路及びそれを備えた遅延固定ループ回路を提供することにある。
前述した目的を達成するための本発明の位相混合回路は、位相制御信号に応答して第1入力信号及び第2入力信号の位相を混合し、単位位相値の自然数倍分だけの位相が可変される位相混合信号を出力する位相混合部と、PVT変動情報を含むPVTコード信号に応答して前記単位位相値を調整する位相値調整部とを備える。
また、前述した目的を達成するための本発明の遅延固定ループ回路は、外部クロックとフィードバッククロックとの位相を比較して比較信号を出力する位相比較部と、前記比較信号に応答し、前記外部クロックをコース遅延値または前記コース遅延値よりも小さいファイン遅延値の分だけ遅延させて内部クロックを出力する遅延部と、前記内部クロックが入力されて前記フィードバッククロックを出力するレプリカモデル部と、PVT変動情報を含むPVTコード信号に応じて前記ファイン遅延値を調整する位相値調整部とを備える。
また、前述した目的を達成するための本発明の遅延固定ループ回路は、外部クロック及び内部クロックのスキューを補償するために、入力クロックを単位遅延値の分だけ遅延させて出力する遅延固定部と、PVT変動情報を含むPVTコード信号に応じて前記単位遅延値を調整する遅延値調整部とを備える。
本発明によると、PVTの変動に応じて増加した位相値の分だけの位相が調整された場合、PVT変動情報を含むPVTコード信号を用いて前記位相値を調整することによって、ジッタが増加することなく、前記位相値で位相が調整される効果がある。
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的な思想を容易に実施できるよう詳説するために、本発明の最も好ましい実施形態を添付の図面を参照して説明する。
図4は、本発明の一実施形態に係る位相混合回路400を示す図面である。
同図に示すように、本発明に係る位相混合回路400は、位相混合部401及び位相値調整部403を備える。
位相混合部401は、位相制御信号PH_CTRL<1:K>に応答し、第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を調整し、第1入力信号及び第2入力信号IN_1、IN_2の位相を混合し、単位位相値PH_VALUEの自然数倍分だけの位相が可変される位相混合信号MIX_OUTを出力する。ここで、第1入力信号及び第2入力信号IN_1、IN_2は、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2であり得る。第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2間には単位遅延値UNIT_DDだけの位相差が存在する。
一方、PVTの変動により第1入力信号及び第2入力信号IN_1、IN_2間の位相差が増加すると、単位位相値PH_VALUEが連動して増加する。このとき、位相値調整部403は、PVT変動情報を含むPVTコード信号PVT_CTRL<1:N>に応答して単位位相値PH_VALUEを調整する。すなわち、前述のように、PVTの変動により、第1入力信号及び第2入力信号IN_1、IN_2間の位相差が増加した場合、位相値調整部403は、PVTコード信号PVT_CTRL<1:N>に応じて位相制御信号PH_CTRL<1:K>に応答し、第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を追加的に調整することで、単位位相値PH_VALUEの増加を防止することができる。位相値調整部403において第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を追加的に調整する過程は、図6を参照して詳説する。
結局、本発明の一実施形態によると、PVTが変動し、第1入力信号及び第2入力信号IN_1、IN_2間の位相差が増加しても、単位位相値PH_VALUEを本来意図としてした値に維持させ、本来意図としていた単位位相値PH_VALUEの自然数倍分だけの位相が可変される位相混合信号MIX_OUTを出力することができる。したがって、本発明の一実施形態によると、PVTが変動してもジッタの増加が防止できる。
PVTコード信号PVT_CTRL<1:N>は、一実施形態としてZQ較正(校正、キャリブレーション)コード信号であり得る。前記ZQ較正コード信号は、ZQ較正(ZQ calibration)回路により生成され、PVT変動に応じて可変される。すなわち、前記ZQ較正コード信号は、PVT変動情報を含む。以下、PVT変動と前記ZQ較正コード信号との関係について説明する。
図5は、半導体装置に採用され、前記ZQ較正コード信号を生成するZQ較正回路である。前記ZQ較正コード信号は、プルアップコード信号及びプルダウンコード信号PCODE<1:N>、NCODE<1:N>で構成され得る。 PVTコード信号PVT_CTRL<1:N>は、プルアップコード信号及びプルダウンコード信号PCODE<1:N>、NCODE<1:N>の中の1つのコード信号であり得る。
同図に示すように、ZQ較正回路は、第1プルアップ抵抗部501、第2プルアップ抵抗部503、プルダウン抵抗部505、基準電圧発生器507、比較器509、511、プルアップカウンタ513、及びプルダウンカウンタ515を備える。
ZQノードには、半導体装置のZQパッド517に接続された基準抵抗519と第1プルアップ抵抗部501とが並列に接続されている。比較器509は、ZQノードの電圧と、基準電圧発生器507から生成される基準電圧VREFとを比較してアップ/ダウン信号UP_1/DOWN_1を生成する。基準電圧発生器507は、PVTの変動に影響されずに一定の基準電圧VREFを生成する。
プルアップカウンタ513は、アップ/ダウン信号UP_1/DOWN_1に応答し、Nビット信号からプルアップコード信号PCODE<1:L>を活性化して生成する。第1プルアップ抵抗部501は、プルアップコード信号PCODE<1:L>に応答してZQノードの電圧を調整する。すなわち、第1プルアップ抵抗部501の多数のプルアップ抵抗がプルアップコード信号PCODE<1:L>に応じてターンオン/ターンオフされることによって、第1プルアップ抵抗部501の全体抵抗値が調整される。そして、第1プルアップ抵抗部501の全体抵抗値に応じてZQノードの電圧が調整され、結局、ZQノードの電圧と基準電圧VREFとは一致する。
プルアップコード信号PCODE<1:L>は、第1プルアップ抵抗部501と同じ構成の第2プルアップ抵抗部503に入力される。したがって、第2プルアップ抵抗部503は、第1プルアップ抵抗部501の全体抵抗値と同じ抵抗値を有する。比較器511は、Aノードの電圧と基準電圧VREFとを比較してアップ/ダウン信号UP_2/DOWN_2を生成し、プルダウンカウンタ515は、アップ/ダウン信号UP_2/DOWN_2に応答してプルダウンコード信号NCODE<1:L>を生成する。結局、Aノードの電圧と基準電圧VREFとは一致する。設計に応じて、ZQ較正回路は、プルアップコード信号PCODE<1:N>のみを生成することができる。
ZQ較正回路において、ZQノード及びAノードの電圧が基準電圧VREFと比較されることから、PVTの変動により電源電圧VDDQが変動し、ZQノード及びAノードの電圧が変動すると、前記較正コード信号も変動する。すなわち、前記較正コード信号はPVT変動情報を含み、本発明に係る位相混合回路400は、一実施形態として前記較正コード信号に応答してPVTの変動に応じて単位位相値PH_VALUEを調整し得る。
図5に示すZQ較正回路は、設計に応じてプルアップコード信号及びプルダウンコード信号PCODE<1:L>、NCODE<1:L>のすべてを生成するか、またはプルアップコード信号及びプルダウンコード信号PCODE<1:L>、NCODE<1:L>の中の1つを生成し得る。例えば、図5に示すZQ較正回路が、第1プルアップ抵抗部501、基準電圧発生器507、比較器509、及びプルアップカウンタ513を備えて構成されると、プルアップコード信号PCODE<1:L>のみを生成し得る。
図6は、図4に示した位相混合回路400を更に詳細に示す図面である。
同図において、位相混合部401が位相制御信号PH_CTRL<1:K>のうちで第1位相制御信号PH_CTRL<1:3>に応答して動作し、位相値調整部403が位相制御信号PH_CTRL<1:K>のうちで第2位相制御信号PH_CTRL<4:6>に応答して動作する場合を一実施形態として説明する。
同図に示すように、位相混合部401は、多数の第1駆動手段601〜603及び第2駆動手段604〜606を備える。そして、位相値調整部403は、信号選択手段607、多数の第1追加駆動手段609〜611、及び第2追加駆動手段612〜614を備える。
第1駆動手段601〜603は、第1位相制御信号PH_CTRL<1:3>に応答してオン/オフされることで、第1入力信号IN_1に対する駆動力を調整する。そして、第2駆動手段604〜606は、第1位相制御信号PH_CTRL<1:3>に応答してオン/オフされることで、第2入力信号IN_2に対する駆動力を調整する。すなわち、第1駆動手段及び第2駆動手段601〜606は、第1入力信号及び第2入力信号IN_1〜IN_2に対する駆動力を調整することにより、単位位相値PH_VALUEの自然数倍分だけの位相が可変される位相混合信号MIX_OUTを出力する。第1位相制御信号PH_CTRL<1:3>は、第1駆動手段601〜603及び第2駆動手段604〜606の各々を構成する個別の駆動手段に対応する。
第1追加駆動手段609〜611は、信号選択手段607が第2位相制御信号PH_CTRL<4:6>をデコードして出力する第1コードSCODE<4:6>に応答し、第1入力信号IN_1に対する駆動力を加えて調整する。第2追加駆動手段612〜614は、信号選択手段607が第2位相制御信号PH_CTRL<4:6>をデコードして出力する第2コードFCODE<4:6>に応答し、第2入力信号IN_2に対する駆動力を追加で調整する。第2位相制御信号PH_CTRL<4:6>は、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>の各々に対応し、また、第1追加駆動手段609〜611及び第2追加駆動手段612〜614の各々を構成する個別の駆動手段に対応する。
前述したように、単位位相値PH_VALUEは、第1入力信号及び第2入力信号IN_1、IN_2間の位相差、及び第1入力信号及び第2入力信号IN_1、IN_2を駆動する駆動手段の個数に応じて決定される。本発明の一実施形態によると、第1追加駆動手段及び第2追加駆動手段609〜614を加えて備えることによって、第1入力信号及び第2入力信号IN_1、IN_2を駆動する駆動手段の個数が調整でき、したがってPVTが変動しても単位位相値PH_VALUEを維持することができる。
信号選択手段607は、PVTコード信号PVT_CTRL<1:N>に応答して第2位相制御信号PH_CTRL<4:6>をデコードし、同じビットの第1コード及び第2コードSCODE<4:6>、FCODE<4:6>として出力することにより、イネーブルされる追加駆動手段の個数を決定することができる。すなわち、信号選択手段607は、第2位相制御信号PH_CTRL<4:6>を第1追加駆動手段及び第2追加駆動手段609〜614にすぐに伝達せずにデコードすることによって、PVTコード信号PVT_CTRL<1:N>に応じてイネーブルされる追加駆動手段の個数を決定することができる。ここで、前記追加駆動手段がイネーブルされるということは、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>に応答してオン/オフされ、第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を調整することを意味する。そして、前記追加駆動手段がディセーブルされるということは、常にターンオフされて第1入力信号及び第2入力信号IN_1、IN_2を駆動しないことを意味する。
詳しく説明すると、信号選択手段607は、第2位相制御信号PH_CTRL<4:6>を第1コード及び第2コードSCODE<4:6>、FCODE<4:6>にデコードし、PVTコード信号PVT_CTRL<1:N>に応じて選択される第2位相制御信号PH_CTRL<4:6>のみが第1追加駆動手段及び第2追加駆動手段609〜614をイネーブルすることができるようデコードする。例えば、信号選択手段607は、第2位相制御信号PH_CTRL<4:6>のうち、PVTコード信号PVT_CTRL<1:N>に応じて選択された第2位相制御信号PH_CTRL<4:5>の論理値と、第1コード及び第2コードSCODE<4:5>、FCODE<4:5>の論理値とが等しくなるようデコードする。そして、信号選択手段607は、第1追加駆動手段及び第2追加駆動手段611、614がディセーブルされるよう、残りの第2位相制御信号PH_CTRL<6>を第1コード及び第2コードSCODE<6>、FCODE<6>にデコードする。
以下、位相混合回路400の具体的な動作過程を説明する。
第1駆動手段及び第2駆動手段601〜606は、第1位相制御信号PH_CTRL<1:3>に応答してオン/オフされるが、第2駆動手段604〜606に入力される第1位相制御信号PH_CTRL<1:3>はバブルにより反転される。したがって、第1位相制御信号PH_CTRL<1:3>が入力される第1駆動手段601〜603がターンオンされると、第1位相制御信号PH_CTRL<1:3>が入力される第2駆動手段604〜606はターンオフされる。第1位相制御信号PH_CTRL<1:3>に応答してターンオンされた駆動手段の個数が多いほど、第1入力信号IN_1または第2入力信号IN_2は強く駆動される。位相混合信号MIX_OUTの位相は、第1入力信号IN_1または第2入力信号IN_2のうち、より強く駆動される入力信号の位相に近づく。
第1追加駆動手段及び第2追加駆動手段609〜614の各々は、第1入力信号または第2入力信号IN_1、IN_2を駆動して第1駆動手段及び第2駆動手段601〜606の出力端に伝達する。第1追加駆動手段及び第2追加駆動手段609〜614は、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>に応答してイネーブルされてオン/オフされるかディセーブルされるが、第2追加駆動手段612〜614に入力される第2コードFCODE<4:6>はバブルにより反転される。
信号選択手段607は、PVTコード信号PVT_CTRL<1:N>に応じて第2位相制御信号PH_CTRL<4:6>をデコードし、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>を出力する。
例えば、信号選択手段607がPVTコード信号PVT_CTRL<1:N>に応答して第2位相制御信号PH_CTRL<4:6>を選択する場合、多数の第1追加駆動手段及び第2追加駆動手段609〜614は、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>に応答してすべてイネーブルされてオン/オフされ、第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を追加で調整する。
そして、信号選択手段607がPVTコード信号PVT_CTRL<1:N>に応答して第2位相制御信号PH_CTRL<4>を選択する場合、第1追加駆動手段及び第2追加駆動手段609、612は、第1コード及び第2コードSCODE<4>、FCODE<4>に応答してイネーブルされ、第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を追加で調整する。一方、第1追加駆動手段及び第2追加駆動手段610、611、613、614は、第1コード及び第2コードSCODE<5:6>、FCODE<5:6>に応答してすべてディセーブル状態を維持する。
イネーブルされた追加駆動手段の個数の分だけ第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力の最大値は増加し、第1入力信号及び第2入力信号IN_1、IN_2間の位相差は更に細部的に調整され得る。したがって、PVTが変動して第1入力信号及び第2入力信号IN_1、IN_2間の位相差が増加しても、追加駆動手段により単位位相値PH_VALUEは増加しない。
一方、設計に応じて多数の第1追加駆動手段及び第2追加駆動手段609〜614の個数は変更され得る。
図7は、図6における信号選択手段607の詳細な構成図である。
信号選択手段607は、選択信号生成手段701及びデコード手段703を備える。
同図において、信号選択手段607が、図5に示されたZQ較正回路が生成するプルアップコード信号PCODE<3:4>に応答して第2位相制御信号PH_CTRL<4:6>をデコードし、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>を出力する場合を実施形態として説明する。
選択信号生成手段701は、プルアップコード信号PCODE<3:4>をデコードして選択信号SEL<1:3>を生成する。選択信号SEL<1:3>は、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>を出力するデコード手段703に入力されるが、選択信号SEL<1:3>に応じてイネーブルされる追加駆動手段の個数が決定される。
例えば、図7に示された選択信号生成手段701によると、PVTが変動することによって、初期プルアップコード信号PCODE<3:4>が「00」から、「10」、「01」、「11」に変動する場合、選択信号SEL<1:3>は「000」から「001」、「011」、「111」に変動する。
そして、デコード手段703は、選択信号SEL<1:3>に応じて第2位相制御信号PH_CTRL<4:6>を第1コード及び第2コードSCODE<4:6>、FCODE<4:6>にデコードする。例えば、選択信号SEL<1>がハイレベルにイネーブルされて選択信号SEL<2:3>がローレベルにディセーブルされる場合、第1コード及び第2コードSCODE<4>、FCODE<4>の論理値は、第2位相制御信号PH_CTRL<4>の論理値に応じて変わり、第1コード及び第2コードSCODE<4>、FCODE<4>は、第1追加駆動手段及び第2追加駆動手段609、612をオン/オフ制御する。そして、第1コード及び第2コードSCODE<5:6>、FCODE<5:6>の論理値は、第2位相制御信号PH_CTRL<6:8>の論理値に関わらず一定の値を維持する。すなわち、第1コードSCODE<5:6>の論理値はローレベルに維持され、第2コードFCODE<5:6>の論理値はハイレベルに維持される。したがって、第1コード及び第2コードSCODE<5:6>、FCODE<5:6>により、第1追加駆動手段及び第2追加駆動手段610、611、613、614はすべてターンオフ、すなわちディセーブルされることで、第1入力信号及び第2入力信号IN_1、IN_2を駆動しない。
詳説すると、選択信号手段607は、PVTコード信号PVT_CTRL<1:N>に応じて選択的に第2位相制御信号PH_CTRL<4:6>を第1追加駆動手段及び第2追加駆動手段609〜614に伝達するということがいえ、選択された第2位相制御信号に対応する追加駆動手段のみがイネーブルされる。
図8は、図6における位相混合回路400の動作を説明するための図面である。
同図において、図6のように位相混合部401は、各々3つの第1駆動手段601〜603、及び第2駆動手段604〜606を備え、位相値調整部403は、各々3つの第1追加駆動手段609〜611、及び第2追加駆動手段612〜614を備え、位相混合信号MIX_OUTの位相が単位位相値PH_VALUEの自然数倍分だけ可変される場合を一実施形態として説明する。
PVTの変動前の第1追加駆動手段及び第2追加駆動手段609〜614がすべてディセーブルされ、第1入力信号及び第2入力信号IN_1、IN_2間の位相差が3である場合、第1入力信号及び第2入力信号IN_1、IN_2を各々駆動する第1駆動手段601〜603及び第2駆動手段604〜606の個数が3つであるため、単位位相値PH_VALUEは1である。
PVTの変動により第1入力信号及び第2入力信号IN_1、IN_2間の位相差が6に増加した場合、位相値調整部403は、PVTコード信号PVT_CTRL<1:N>に応答して、第1追加駆動手段及び第2追加駆動手段609〜614の中、一部またはそのすべてをイネーブルする。第1追加駆動手段及び第2追加駆動手段609〜614がすべてイネーブルされ、第1入力信号及び第2入力信号IN_1、IN_2に対する駆動力を追加で調整した場合、単位位相値PH_VALUEは1に維持され得る。
図9は、本発明の一実施形態に係る遅延固定ループ回路を示す図面である。
同図に示すように、本発明に係る遅延固定ループ回路は、位相比較部901、遅延部903、レプリカモデル部905、及び位相値調整部907を備え、位相値調整部907は、図4に示された位相値調整部403に対応する。そして、以下で説明するファイン遅延値FINE_DDは、単位位相値PH_VALUEに対応する。
位相比較部901は、外部クロックEXT_CLKとレプリカモデル部905から出力されるフィードバッククロックFB_CLKとの位相を比較し、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差に対する情報を含む比較信号CMPを出力する。レプリカモデル部905は、半導体装置内のクロック遅延成分がモデリングされており、内部クロックCLK_OUTが入力されてフィードバッククロックFB_CLKを出力する。遅延部903は、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差を減少させるため、比較信号CMPに応答して外部クロックEXT_CLKを、コース遅延値COARSE_DDまたはコース遅延値COARSE_DDよりも小さいファイン遅延値FINE_DDの分だけ遅延させて、内部クロックCLK_OUTを出力する。外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差をこれ以上減少させない場合、遅延固定、すなわちロック(locking)される。
更に詳細には、遅延部903は、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差を速く減少させるために、比較的に遅延値の大きいコース遅延値COARSE_DDで外部クロックEXT_CLKを遅延させ、ユニット遅延値UNIT_DDだけの差がある第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2を生成する。そして、遅延部903は、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2の位相を混合することによって、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差をファイン遅延値FINE_DDの分だけ微細に調整する。遅延部903は、図10において更に詳説する。
位相値調整部907は、PVT変動情報を含むPVTコード信号PVT_CTRL<1:N>に応じて第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2に対する駆動力を追加で調整し、ファイン遅延値FINE_DDを調整する。本発明に係る遅延固定ループ回路の遅延部903は、外部クロックEXT_CLKをファイン遅延値FINE_DDの分だけ遅延させるために、図4の位相混合部401に対応するファイン遅延手段1005(図10参照)を備える。位相値調整部907は、PVTが変動してもPVTコード信号PVT_CTRL<1:N>に応答してファイン遅延値FINE_DDを維持させる。したがって、ロック時、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの間の位相差がPVTの変動により増加することを防止することができ、結局、増加した遅延値の分だけ発生し得るジッタが除去できる。
図10は、図9の遅延部903及び位相値調整部907を共に示す詳細な構成図である。
同図に示すように、遅延部903は、遅延制御手段1001、コース遅延手段1003、及びファイン遅延手段1005を備える。位相値調整部907は、信号選択手段1007及び多数の追加駆動手段1009を備える。信号選択手段1007は、図6に示された信号選択手段607に対応し、多数の追加駆動手段1009は、図6に示された第1追加駆動手段及び第2追加駆動手段609〜614に対応する。
同図において、遅延制御手段1001がファイン遅延制御信号FINE_CTRL<1:6>を生成し、ファイン遅延手段1005がファイン遅延制御信号FINE_CTRL<1:3>に応答して動作し、位相値調整部907がファイン遅延制御信号FINE_CTRL<4:6>に応答して動作する場合を一実施形態として説明する。
遅延制御手段1001は、比較信号CMPに応答してコース遅延値COARSE_DDを決定するコース遅延制御信号COARSE_CTRL<1:M>及びファイン遅延値FINE_DDを決定するファイン遅延制御信号FINE_CTRL<1:6>を出力する。遅延固定ループ回路が、本発明に係る位相値調整部907を備えない場合、遅延制御手段1001がファイン遅延制御信号FINE_CTRL<1:3>を生成するよう構成されるが、本発明に係る位相値調整部907を備えた場合、ファイン遅延制御信号FINE_CTRL<4:6>を更に生成するよう構成される。ファイン遅延制御信号FINE_CTRL<1:6>は、比較信号CMPに応答して生成されるものであって、ファイン遅延制御信号FINE_CTRL<1:6>のビット数は、ファイン遅延手段1005の駆動手段及び位相値調整部907が備える多数の追加駆動手段1009によって調整できる。
コース遅延手段1003は、多数の遅延ユニットから構成され、前記遅延ユニットは、入力信号を単位遅延値UNIT_DDだけ遅延させて出力する。コース遅延手段1003は、コース遅延制御信号COARSE_CTRL<1:M>に応答して外部クロックEXT_CLKをコース遅延値COARSE_DDの分だけ遅延させて、単位遅延値UNIT_DDの自然数倍だけ差のある第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2を出力する。コース遅延値COARSE_DDは、単位遅延値UNIT_DDの2倍であり得る。第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2は、図4の第1入力信号及び第2入力信号IN_1、IN_2に対応する。
ファイン遅延手段1005は、前述したように、図4の位相混合部401に対応し、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2を駆動する多数の駆動手段、例えば、図6に示された第1駆動手段及び第2駆動手段601〜606から構成される。ファイン遅延手段1005は、ファイン遅延制御信号FINE_CTRL<1:3>に応答し、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2の位相を混合してファイン遅延値FINE_DDの分だけ遅延された内部クロックCLK_OUTを出力する。ファイン遅延制御信号FINE_CTRL<1:3>は、第1位相制御信号PH_CTRL<1:3>に対応する。
第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2を駆動してファイン遅延手段1005の出力端から出力する多数の追加駆動手段1009は、信号選択手段1007から出力される第1コード及び第2コードSCODE<4:6>、FCODE<4:6>に応答してイネーブルされるか、ディセーブルされる。
信号選択手段1007は、前述のようにPVTコード信号PVT_CTRL<1:N>に応答してファイン遅延制御信号FINE_CTRL<4:6>をデコードし、第1コード及び第2コードSCODE<4:6>、FCODE<4:6>として出力する。このとき、信号選択手段1007は、PVTコード信号PVT_CTRL<1:N>に応じてファイン遅延制御信号FINE_CTRL<4:6>の中の一部またはそのすべてを選択し、多数の追加駆動手段1009のすべてまたは一部がイネーブルされるようデコードする。
ファイン遅延手段1005の駆動手段及び多数の追加駆動手段1009がインバータである場合、遅延部903が出力する内部クロックCLK_OUTはインバータによって反転されることが好ましい。
一方、遅延部903は、ロック前に内部クロックCLK_OUTをこれ以上ファイン遅延値FINE_DDの分だけ遅延させることができない場合、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2の遅延値を調整するが、これについては図11を参照して詳説する。
図11は、図10の内部クロックCLK_OUTがこれ以上遅延されない場合を示す図面である。
同図においては、第1コース遅延クロックCOARSE_CLK1に対する駆動力が次第に強まり、第2コース遅延クロックCOARSE_CLK2に対する駆動力が次第に弱まり、多数の追加駆動手段1009がすべてイネーブルされてオン/オフされた場合を一実施形態として説明する。
第1コース遅延クロックCOARSE_CLK1に対する駆動力が強まるほど内部クロックCLK_OUTは、点線で示すように、ファイン遅延値FINE_DDの分だけ遅延される。その後、第1コース遅延クロックCOARSE_CLK1を駆動する駆動手段及び多数の追加駆動手段がすべてターンオンされた場合、実線で示すように、内部クロックCLK_OUTと第1コース遅延クロックCOARSE_CLK1との位相が一致し、内部クロックCLK_OUTはこれ以上ファイン遅延値FINE_DDの分だけ遅延されない。
内部クロックCLK_OUTをファイン遅延値FINE_DDの分だけ更に遅延させるためには、第1コース遅延クロック及び第2コース遅延クロックCOARSE_CLK1、COARSE_CLK2の遅延値の調整が必要である。すなわち、第2コース遅延クロックCOARSE_CLK2を、点線で示すように、コース遅延値COARSE_DDだけ更に遅延させた後、第2コース遅延クロックCOARSE_CLK2に対する駆動力は増加させ、かつ第1コース遅延クロックCOARSE_CLK1に対する駆動力は減少させることで、内部クロックCLK_OUTがファイン遅延値FINE_DDの分だけ遅延され得る。
ファイン遅延制御信号FINE_CTRL<1:6>が最下位ビット信号FINE_CTRL<1>から最上位ビット信号FINE_CTRL<6>まで順次にイネーブルされる場合、ファイン遅延制御信号FINE_CTRL<1:6>のうち、最上位ビットの信号FINE_CTRL<6>がイネーブルされると、第1コース遅延クロックCOARSE_CLK1を駆動する駆動手段及び多数の追加駆動手段がすべてターンオンされ、内部クロックCLK_OUTはこれ以上遅延されなくなる。したがって、遅延制御手段1001は、ファイン遅延制御信号FINE_CTRL<1:6>のうち、最上位ビット信号FINE_CTRL<6>に応答して第2コース遅延クロックCOARSE_CLK1の遅延値を増加させる。
更に説明すると、前記最上位ビット信号はオン/オフされ、入力信号の駆動力を調整する駆動手段及び多数の追加駆動手段に対応するファイン遅延制御信号の中の最上位ビット信号を意味する。
例えば、多数の追加駆動手段1009がすべてディセーブルされた場合、FINE_CTRL<3>が前記最上位ビット信号となり、多数の追加駆動手段1009のすべてまたはその一部がイネーブルされた場合、FINE_CTRL<4:6>のうちの1つが前記最上位ビット信号となる。したがって、信号選択手段1007は、PVTコード信号PVT_CTRL<1:N>に応じて多数の追加駆動手段1009がすべてディセーブルされた場合は、ファイン遅延制御信号FINE_CTRL<3>を、多数の追加駆動手段1009のすべてまたはその一部がイネーブルされた場合は、ファイン遅延制御信号FINE_CTRL<4:6>のうちの1つを前記最上位ビット信号として遅延制御手段1001に伝達する。
一方、上記の場合とは反対に、内部クロックCLK_OUTの遅延値をファイン遅延値FINE_DDの分だけ減少させることができない場合も存在する。ファイン遅延制御信号FINE_CTRL<1:6>がすべてイネーブルされ、第1コース遅延クロックCOARSE_CLK1と内部クロックCLK_OUTとの位相が一致された状態で、最上位ビット信号FINE_CTRL<6>から最下位ビット信号FINE_CTRL<1>まで順次にディセーブルされ、第1コース遅延クロックCOARSE_CLK1に対する駆動力が次第に弱まる場合、最下位ビット信号FINE_CTRL<1>がディセーブルされたときが内部クロックCLK_OUTの遅延値がこれ以上減少されない場合である。
このとき、第1コース遅延クロックCOARSE_CLK1の遅延値をコース遅延値COARSE_DDだけ減少させた後、第2コース遅延クロックCOARSE_CLK2に対する駆動力を減少させ、第1コース遅延クロックCOARSE_CLK1に対する駆動力を増加させることで、内部クロックCLK_OUTの遅延値はファイン遅延値FINE_DDの分だけ減少され得る。
したがって、遅延制御手段1001は、ファイン遅延制御信号FINE_CTRL<1:6>のうち、最下位ビット信号FINE_CTRL<1>に応答し、第1コース遅延クロックCOARSE_CLK1の遅延値がコース遅延値COARSE_DDだけ減少されるようにする。
したがって、遅延制御手段1001は、ファイン遅延制御信号FINE_CTRL<1:6>のうち、最下位ビット信号FINE_CTRL<1>に応答し、第1コース遅延クロックCOARSE_CLK1の遅延値がコース遅延値COARSE_DDだけ減少されるようにする。
図12は、本発明の他の実施形態に係る遅延固定ループ回路を示す図面である。
同図に示すように、本発明に係る遅延固定ループ回路は、半導体装置の外部クロックEXT_CLK及び内部クロックCLK_OUTのスキューを補償するために、入力クロックを単位遅延値UNIT_DDの自然数倍分だけ遅延させて出力する遅延固定部1201、及びPVT変動情報を含むPVTコード信号PVT_CTRL<1:N>に応じて単位遅延値UNIT_DDを調整する遅延値調整部1209を備える。前記入力クロックは、外部クロックEXT_CLKまたは外部クロックEXT_CLKがバッファされたクロックであり得る。
遅延固定部1201は、位相比較部1203、遅延部1205、及びレプリカモデル部1207を備える。
同図の遅延固定ループ回路の動作は、図9の遅延固定ループ回路と類似している。ただし、図12の遅延固定ループ回路は、図9の遅延固定ループ回路とは異なって、外部クロックEXT_CLKをその単位遅延値UNIT_DDの分だけ遅延させる。図13を参照して遅延部1205及び遅延値調整部1209の動作を説明する。
図13は、図12の遅延部1205及び遅延値調整部1209を共に示す図面である。
同図に示すように、遅延部1205は、多数のNANDゲート1303、1305から構成され、かつ入力信号をその単位遅延値UNIT_DDの分だけ遅延させて出力する遅延ユニット1301を備えて構成され得る。
遅延値調整部1209は、並列に接続された多数のNMOSトランジスタから構成され得、かつPVTコード信号PVT_CTRL<1:N>に応答して遅延部1205の遅延ユニット1301に流れる電流量を調整することで単位遅延値UNIT_DDを調整する。遅延値調整部1209は、設計に応じてPVTコード信号PVT_CTRL<1:N>に応答し、オン/オフされるその他のスイッチ素子から構成され得、同図においては、前記スイッチ素子がNMOSトランジスタである場合が一実施形態として説明されている。
PVTの変動により、例えば、遅延ユニット1301を駆動する電源電圧VDDが下降する場合、単位遅延値UNIT_DDは増加する。このとき、遅延値調整部1209は、遅延ユニット1301に流れる電流量を増加させることによって単位遅延値UNIT_DDの増加を防止することができる。
遅延値調整部1209を構成している多数のNMOSトランジスタの一端は第1NANDゲート1303に接続され、他端は接地電圧に接続され、かつ前記多数のNMOSトランジスタは、PVTコード信号PVT_CTRL<1:N>に応答してオン/オフされる。すなわち、PVTコード信号PVT_CTRL<1:N>に応じてターンオンされるNMOSトランジスタの個数が異なり、ターンオンされたNMOSトランジスタの個数が多いほど電流が流れ得る経路(path)が増加する。
したがって、本発明の一実施形態によると、PVTの変動に応じて遅延ユニット1301に流れる電流量を調整することができ、単位遅延値UNIT_DDの増加を防止できる。結局、PVTの変動により単位遅延値UNIT_DDが増加しても単位遅延値UNIT_DDが本来意図とされた値で維持され、外部クロックEXT_CLKとフィードバッククロックFB_CLKとの位相差の増加を防止することができ、また増加した遅延値だけ発生し得るジッタの増加を防止することができる。
図面に示さなかったが、遅延部1205は、遅延ユニット1301と直列に接続された遅延ユニットを更に備え、遅延値調整部1209は、多数の遅延ユニットに流れる電流量を調整する。
本発明は、限定された実施形態及び図面に基づいて説明されたが、本発明はこれによって限定されず、本発明が属する技術分野における通常の知識を有する者によって本発明の技術及び特許請求の範囲の均等範囲内で様々な修正及び変形が可能であることはもちろんである。
Claims (18)
- 位相制御信号に応答して第1入力信号及び第2入力信号の位相を混合し、単位位相値の自然数倍分だけの位相が可変される位相混合信号を出力する位相混合部と、
PVT変動情報を含むPVTコード信号に応答して前記単位位相値を調整する位相値調整部と、
を備えることを特徴とする位相混合回路。 - 前記PVTコード信号は、較正回路の生成する較正コード信号であり、
前記較正回路は、
基準抵抗の接続された所定ノードに並列に接続され、前記較正コード信号に応答してオン/オフされる多数の抵抗手段と、
基準電圧発生器が生成する基準電圧と前記所定ノードの電圧とを比較する比較器と、
該比較器の出力信号に応答し、前記較正コード信号を生成するプルアップカウンタと、
を備えることを特徴とする請求項1に記載の位相混合回路。 - 前記位相混合部は、前記位相制御信号に応答してオン/オフされ、前記第1入力信号及び第2入力信号に対する駆動力を調整する多数の駆動手段を備え、
前記位相値調整部は、前記PVTコード信号及び前記位相制御信号に応答し、前記駆動力を追加的に調整して前記単位位相値を調整することを特徴とする請求項1に記載の位相混合回路。 - 前記単位位相値は、前記駆動力の最大値が増加されるほど減少することを特徴とする請求項3に記載の位相混合回路。
- 前記位相値調整部は、
前記PVTコード信号に応答し、多数のビット信号から構成された前記位相制御信号の中の一部を選択する信号選択手段と、
該信号選択手段により選択された位相制御信号に応答してオン/オフされ、前記第1入力信号及び第2入力信号に対する駆動力を追加的に調整する多数の追加駆動手段と、
を備えることを特徴とする請求項3に記載の位相混合回路。 - 外部クロックとフィードバッククロックとの位相を比較して比較信号を出力する位相比較部と、
前記比較信号に応答し、前記外部クロックを遅延させて内部クロックを出力する遅延部と、
前記内部クロックが入力され、前記フィードバッククロックを出力するレプリカモデル部と、
PVT変動情報を含むPVTコード信号に応じて前記遅延部の遅延値を調整する位相値調整部と、
を備えることを特徴とする遅延固定ループ回路。 - 前記PVTコード信号は、較正回路の生成する較正コード信号であり、
前記較正回路は、
基準抵抗の接続された所定ノードに並列に接続され、前記較正コード信号に応答してオン/オフされる多数の抵抗手段と、
基準電圧発生器が生成する基準電圧と前記所定ノードの電圧とを比較する比較器と、
該比較器の出力信号に応答し、前記較正コード信号を生成するプルアップカウンタと、
を備えることを特徴とする請求項6に記載の遅延固定ループ回路。 - 前記遅延部は、
前記比較信号に応答してコース遅延制御信号及びファイン遅延制御信号を出力する遅延制御手段と、
前記コース遅延制御信号に応答して前記外部クロックをコース遅延値の分だけ遅延させ、第1コース遅延クロック及び第2コース遅延クロックを出力するコース遅延手段と、
前記ファイン遅延制御信号に応答して前記第1コース遅延クロック及び第2コース遅延クロックの位相を混合し、前記コース遅延値よりも小さいファイン遅延値の分だけ遅延される前記内部クロックを出力するファイン遅延手段と、
を備えることを特徴とする請求項6に記載の遅延固定ループ回路。 - 前記ファイン遅延手段は、前記ファイン遅延制御信号に応答してオン/オフされ、前記第1コース遅延クロック及び第2コース遅延クロックに対する駆動力を調整する多数の駆動手段を備え、
前記位相値調整部は、前記PVTコード信号及び前記ファイン遅延制御コードに応答し、前記駆動力を追加的に調整して前記ファイン遅延値を調整することを特徴とする請求項8に記載の遅延固定ループ回路。 - 前記ファイン遅延値は、前記駆動力の最大値が増加するほど減少することを特徴とする請求項9に記載の遅延固定ループ回路。
- 前記位相値調整部は、
前記PVTコード信号に応答し、多数のビット信号から構成された前記ファイン遅延制御信号のうち一部のビット信号を選択する信号選択手段と、
該信号選択手段により選択されたファイン遅延制御信号に応答してオン/オフされ、前記第1コース遅延クロック及び第2コース遅延クロックを駆動して前記多数の駆動手段の出力端から出力する多数の追加駆動手段と、
を備えることを特徴とする請求項9に記載の遅延固定ループ回路。 - 前記コース遅延手段は、前記内部クロックが前記第1コース遅延クロックまたは前記第2コース遅延クロックのいずれか1つと位相が一致した場合、前記第1コース遅延クロックまたは前記第2コース遅延クロック中の他の1つの遅延値を前記コース遅延値の分だけ調整することを特徴とする請求項11に記載の遅延固定ループ回路。
- 前記コース遅延手段は、
前記信号選択手段が選択したファイン遅延制御信号中の最上位のビット信号に応答し、前記第1コース遅延クロックまたは前記第2コース遅延クロック中の他の1つの遅延値を前記コース遅延値の分だけ調整して増加させることを特徴とする請求項12に記載の遅延固定ループ回路。 - 外部クロック及び内部クロックのスキューを補償するために、入力クロックを単位遅延値の自然数倍分だけ遅延させて出力する遅延固定部と、
PVT変動情報を含むPVTコード信号に応じて前記単位遅延値を調整する遅延値調整部と、
を備えることを特徴とする遅延固定ループ回路。 - 前記PVTコード信号は、較正回路の生成する較正コード信号であり、
前記較正回路は、
基準抵抗の接続された所定ノードに並列に接続され、前記較正コード信号に応答してオン/オフされる多数の抵抗手段と、
基準電圧発生器が生成する基準電圧と前記所定ノードの電圧とを比較する比較器と、
該比較器の出力信号に応答し、前記較正コード信号を生成するプルアップカウンタと、
を備えることを特徴とする請求項14に記載の遅延固定ループ回路。 - 前記遅延固定部は、
前記入力クロックとフィードバッククロックとの位相を比較して比較信号を出力する位相比較部と、
前記比較信号に応答して前記入力クロックを前記単位遅延値の自然数倍分だけ遅延させて出力する遅延ライン部と、
該遅延ライン部が出力する信号を入力して前記フィードバッククロックを出力するレプリカモデル部と、
を備えることを特徴とする請求項14に記載の遅延固定ループ回路。 - 前記遅延ライン部は、入力信号を前記単位遅延値の自然数倍分だけ遅延させる多数の遅延ユニットを備え、
前記遅延値調整部は、前記多数の遅延ユニットに流れる電流量を調整することを特徴とする請求項16に記載の遅延固定ループ回路。 - 前記遅延値調整部は、前記遅延ユニットを駆動する電源電圧と接地電圧との間に接続され、前記PVTコード信号に応答してオン/オフされる多数のスイッチ素子を備えることを特徴とする請求項17に記載の遅延固定ループ回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080134635A KR101086502B1 (ko) | 2008-12-26 | 2008-12-26 | 위상혼합회로 및 그를 포함하는 지연고정루프회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010157986A true JP2010157986A (ja) | 2010-07-15 |
Family
ID=42284104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009201565A Pending JP2010157986A (ja) | 2008-12-26 | 2009-09-01 | 位相混合回路及びそれを備える遅延固定ループ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7884659B2 (ja) |
JP (1) | JP2010157986A (ja) |
KR (1) | KR101086502B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101806817B1 (ko) * | 2010-10-20 | 2017-12-11 | 삼성전자주식회사 | 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치 |
KR101995938B1 (ko) | 2012-06-27 | 2019-07-03 | 에스케이하이닉스 주식회사 | 신호 증폭 회로 및 신호 증폭 방법 |
US8917132B2 (en) * | 2013-03-11 | 2014-12-23 | Micron Technology, Inc. | Apparatuses, methods, and circuits including a delay circuit |
US8947144B2 (en) * | 2013-06-18 | 2015-02-03 | Micron Technology, Inc. | Apparatuses and methods for duty cycle adjustment |
US9503066B2 (en) | 2013-07-08 | 2016-11-22 | Micron Technology, Inc. | Apparatuses and methods for phase interpolating clock signals and for providing duty cycle corrected clock signals |
KR101995389B1 (ko) | 2013-08-20 | 2019-07-02 | 에스케이하이닉스 주식회사 | 위상 혼합 회로, 이를 포함하는 반도체 장치 및 반도체 시스템 |
KR20150043122A (ko) * | 2013-10-14 | 2015-04-22 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US11791827B2 (en) * | 2021-04-06 | 2023-10-17 | Wuxi Esiontech Co., Ltd. | Phase interpolation circuit with high linearity |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111394A (ja) * | 1999-10-12 | 2001-04-20 | Fujitsu Ltd | 遅延回路および半導体集積回路 |
JP2006129180A (ja) * | 2004-10-29 | 2006-05-18 | Elpida Memory Inc | クロック遅延回路 |
US20060294410A1 (en) * | 2005-06-22 | 2006-12-28 | Rambus, Inc. | PVT drift compensation |
JP2007116574A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | Dll回路及びこれらを備えた半導体装置 |
JP2007243735A (ja) * | 2006-03-09 | 2007-09-20 | Elpida Memory Inc | Dll回路及びそれを備えた半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241286A (en) * | 1991-08-28 | 1993-08-31 | Fred Mirow | FET oscillator using voltage and temperature compensated amplifier |
JP3901297B2 (ja) | 1997-09-09 | 2007-04-04 | 富士通株式会社 | Dll回路及びそれを利用した半導体記憶装置 |
JP3644827B2 (ja) * | 1998-08-14 | 2005-05-11 | 富士通株式会社 | 外部負荷を考慮したdll回路 |
US6445238B1 (en) * | 1999-12-01 | 2002-09-03 | Xilinx, Inc. | Method and apparatus for adjusting delay in a delay locked loop for temperature variations |
JP2001159999A (ja) | 1999-12-03 | 2001-06-12 | Mitsubishi Electric Corp | 半導体集積回路およびメモリ処理システム |
US6504408B1 (en) * | 2001-07-09 | 2003-01-07 | Broadcom Corporation | Method and apparatus to ensure DLL locking at minimum delay |
JP3807351B2 (ja) | 2002-06-21 | 2006-08-09 | 日本電気株式会社 | 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路 |
JP2004145709A (ja) | 2002-10-25 | 2004-05-20 | Renesas Technology Corp | 半導体装置 |
KR100518547B1 (ko) * | 2002-12-28 | 2005-10-04 | 삼성전자주식회사 | 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프 |
US6906567B2 (en) * | 2003-05-30 | 2005-06-14 | Hewlett-Packard Development Company, L.P. | Method and structure for dynamic slew-rate control using capacitive elements |
KR20050076202A (ko) | 2004-01-20 | 2005-07-26 | 삼성전자주식회사 | 지연 신호 발생 회로 및 이를 포함한 메모리 시스템 |
KR100605588B1 (ko) * | 2004-03-05 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 |
JP5025172B2 (ja) | 2005-09-28 | 2012-09-12 | エスケーハイニックス株式会社 | スルー−レートが制御されたオープン−ループ出力ドライバー |
KR100795004B1 (ko) * | 2006-06-09 | 2008-01-16 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
-
2008
- 2008-12-26 KR KR1020080134635A patent/KR101086502B1/ko active IP Right Grant
- 2008-12-31 US US12/347,298 patent/US7884659B2/en active Active
-
2009
- 2009-09-01 JP JP2009201565A patent/JP2010157986A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111394A (ja) * | 1999-10-12 | 2001-04-20 | Fujitsu Ltd | 遅延回路および半導体集積回路 |
JP2006129180A (ja) * | 2004-10-29 | 2006-05-18 | Elpida Memory Inc | クロック遅延回路 |
US20060294410A1 (en) * | 2005-06-22 | 2006-12-28 | Rambus, Inc. | PVT drift compensation |
JP2007116574A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | Dll回路及びこれらを備えた半導体装置 |
JP2007243735A (ja) * | 2006-03-09 | 2007-09-20 | Elpida Memory Inc | Dll回路及びそれを備えた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR101086502B1 (ko) | 2011-11-25 |
US7884659B2 (en) | 2011-02-08 |
US20100164571A1 (en) | 2010-07-01 |
KR20100076544A (ko) | 2010-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100857436B1 (ko) | Dll 회로 및 그 제어 방법 | |
US7489159B2 (en) | Circuit for controlling driver of semiconductor memory apparatus and method of controlling the same | |
JP2010157986A (ja) | 位相混合回路及びそれを備える遅延固定ループ回路 | |
US6369627B1 (en) | Delay circuit and semiconductor integrated circuit having same | |
US7710173B2 (en) | Duty cycle correction circuit and delay locked loop circuit including the same | |
US7868675B2 (en) | Semiconductor device and operating method thereof | |
US7868671B2 (en) | Delay locked loop | |
US8437202B2 (en) | I/O circuit with phase mixer for slew rate control | |
US20090058483A1 (en) | Duty cycle correcting circuit and method | |
JP2009004075A (ja) | 温度センサー及びこれを用いる半導体メモリ装置 | |
JP2010166299A (ja) | キャリブレーション回路及びキャリブレーション方法 | |
JP2005244617A (ja) | パワーオンリセット回路および半導体集積回路 | |
JP4129010B2 (ja) | 遅延回路 | |
US7282968B2 (en) | Data output driver and semiconductor memory device having the same | |
US6720807B1 (en) | Semiconductor device with clock generation circuit | |
US6774679B2 (en) | Semiconductor integrated circuit | |
JP2003288139A (ja) | インピーダンス制御方法および回路 | |
US8278985B2 (en) | Synchronization circuit | |
KR101053543B1 (ko) | 클럭 듀티 보정회로 | |
KR20090000512A (ko) | 위상 믹서 회로 및 이를 포함하는 듀티 싸이클 보정 회로 | |
KR20100121096A (ko) | 반도체 집적 회로의 지연 장치 및 그 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |