JP2010153455A - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法 Download PDFInfo
- Publication number
- JP2010153455A JP2010153455A JP2008327563A JP2008327563A JP2010153455A JP 2010153455 A JP2010153455 A JP 2010153455A JP 2008327563 A JP2008327563 A JP 2008327563A JP 2008327563 A JP2008327563 A JP 2008327563A JP 2010153455 A JP2010153455 A JP 2010153455A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interlayer insulating
- insulating layer
- dummy electrode
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】層間絶縁層の平坦度を、容易に、非破壊で検査することができる半導体装置および半導体装置の検査方法を提供する
【解決手段】本発明に係る半導体装置1000は、層間絶縁層40の表面の平坦度を評価するための評価用素子100を含む半導体装置であって、評価用素子100は、半導体基板10の上方に設けられた、平面視において、矩形状のダミー電極20と、ダミー電極20の少なくとも1つの辺と対向するように設けられた評価用パターン30と、ダミー電極20および評価用パターン30を覆う層間絶縁層40と、を含み、評価用パターン30は、複数のマーカー32を有し、複数のマーカー32は、各々、ダミー電極20から所定の距離に設けられている。
【選択図】図1
【解決手段】本発明に係る半導体装置1000は、層間絶縁層40の表面の平坦度を評価するための評価用素子100を含む半導体装置であって、評価用素子100は、半導体基板10の上方に設けられた、平面視において、矩形状のダミー電極20と、ダミー電極20の少なくとも1つの辺と対向するように設けられた評価用パターン30と、ダミー電極20および評価用パターン30を覆う層間絶縁層40と、を含み、評価用パターン30は、複数のマーカー32を有し、複数のマーカー32は、各々、ダミー電極20から所定の距離に設けられている。
【選択図】図1
Description
本発明は、半導体装置およびその検査方法に関する。
半導体装置に用いられる層間絶縁層は、配線や素子等の段差を覆うように設けられる。層間絶縁層は、上層の配線等のリソグラフィやエッチングを容易にするために、配線や素子等の段差を緩和し、その表面が平坦であることが要求される場合がある。層間絶縁層を平坦化させる技術としては、リフロー処理が知られている。リフロー処理とは、層間絶縁層の材料を、軟化温度以上で熱処理することにより、層間絶縁層の材料が流動化する現象を利用して表面を平坦化させる処理をいう。
層間絶縁層の表面の平坦度を評価する方法としては、一般的に、断面SEM観察によりリフロー角度を評価する方法が知られている。リフロー角度とは、断面方向からみて、半導体基板の表面に対する層間絶縁層の表面の段差部における傾斜角度である。
また、例えば、特許文献1には、非破壊で、層間絶縁層の微細構造を測定する方法が開示されている。
特開2004−64006号公報
しかしながら、断面SEM観察による平坦度の評価方法は、破壊試験であり、試料を加工する工程が必要になるなど、容易に行うことができないという問題が生じる場合がある。
また、特許文献1に開示された方法では、特許文献1で開示された非破壊測定装置を準備する必要があり、容易に検査を行うことができない場合がある。
本発明の目的の1つは、層間絶縁層の平坦度を、容易に、非破壊で検査することができる半導体装置および半導体装置の検査方法を提供することにある。
本発明に係る半導体装置は、
層間絶縁層の表面の平坦度を評価するための評価用素子を含む半導体装置であって、
前記評価用素子は、
半導体基板の上方に設けられた、平面視において、矩形状のダミー電極と、
前記ダミー電極の少なくとも1つの辺と対向するように設けられた評価用パターンと、
前記ダミー電極および前記評価用パターンを覆う前記層間絶縁層と、
を含み、
前記評価用パターンは、複数のマーカーを有し、
複数の前記マーカーは、各々、前記ダミー電極から所定の距離に設けられている。
層間絶縁層の表面の平坦度を評価するための評価用素子を含む半導体装置であって、
前記評価用素子は、
半導体基板の上方に設けられた、平面視において、矩形状のダミー電極と、
前記ダミー電極の少なくとも1つの辺と対向するように設けられた評価用パターンと、
前記ダミー電極および前記評価用パターンを覆う前記層間絶縁層と、
を含み、
前記評価用パターンは、複数のマーカーを有し、
複数の前記マーカーは、各々、前記ダミー電極から所定の距離に設けられている。
本発明に係る半導体装置は、評価用素子を含むことができる。これにより、本発明に係る半導体装置は、後述する本発明に係る半導体装置の検査方法に用いられることで、層間絶縁層の平坦度を、容易に、非破壊で検査することができる。
本発明に係る半導体装置において、
前記マーカーは、ライン状に設けられ、前記ダミー電極の対向する辺と平行に配置されることができる。
前記マーカーは、ライン状に設けられ、前記ダミー電極の対向する辺と平行に配置されることができる。
本発明に係る半導体装置において、
前記マーカーは、前記半導体基板の上方に設けられたシリコン酸化膜からなることができる。
前記マーカーは、前記半導体基板の上方に設けられたシリコン酸化膜からなることができる。
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定の部材(以下「A部材」という)の「上方」に形成された他の特定の部材(以下「B部材」という)」などと用いている。本発明に係る記載では、この例のような場合に、A部材上に直接B部材が形成されているような場合と、A部材上に他の部材を介してB部材が形成されているような場合とが含まれるものとして、「上方」という文言を用いている。同様に、「下方」という文言は、A下に直接Bを形成するような場合と、A下に他のものを介してBを形成するような場合とが含まれるものとする。
本発明に係る半導体装置において、
前記マーカーは、前記半導体基板に設けられた溝からなることができる。
前記マーカーは、前記半導体基板に設けられた溝からなることができる。
本発明に係る半導体装置において、
前記評価用パターンは、前記ダミー電極の直交する2辺に、それぞれ設けられていることができる。
前記評価用パターンは、前記ダミー電極の直交する2辺に、それぞれ設けられていることができる。
本発明に係る半導体装置において、
前記評価用パターンは、前記ダミー電極の各辺に、それぞれ設けられていることができる。
前記評価用パターンは、前記ダミー電極の各辺に、それぞれ設けられていることができる。
本発明に係る半導体装置において、
前記層間絶縁層は、リンシリケートガラス、ボロンシリケートガラス、またはホウ素リンシリケートガラスのうちのいずれか1つの材料からなることができる。
前記層間絶縁層は、リンシリケートガラス、ボロンシリケートガラス、またはホウ素リンシリケートガラスのうちのいずれか1つの材料からなることができる。
本発明に係る半導体装置において、
前記層間絶縁層は、複数の層からなり、
前記層間絶縁層の複数の層のうち、少なくとも1層は、リンシリケートガラス、ボロンシリケートガラス、またはホウ素リンシリケートガラスのうちのいずれか1つの材料からなることができる。
前記層間絶縁層は、複数の層からなり、
前記層間絶縁層の複数の層のうち、少なくとも1層は、リンシリケートガラス、ボロンシリケートガラス、またはホウ素リンシリケートガラスのうちのいずれか1つの材料からなることができる。
本発明に係る半導体装置の検査方法は、
本発明に係る半導体装置を準備する工程と、
前記評価パターンに設けられた複数の前記マーカーのうち、いずれか2つの前記マーカーを選択する工程と、
選択された前記マーカー上の前記層間絶縁層の膜厚を、光学的に測定する工程と、
測定された前記層間絶縁層の膜厚から、前記層間絶縁層のリフロー角度を求め、前記層間絶縁層の平坦度を評価する工程と、を含む。
本発明に係る半導体装置を準備する工程と、
前記評価パターンに設けられた複数の前記マーカーのうち、いずれか2つの前記マーカーを選択する工程と、
選択された前記マーカー上の前記層間絶縁層の膜厚を、光学的に測定する工程と、
測定された前記層間絶縁層の膜厚から、前記層間絶縁層のリフロー角度を求め、前記層間絶縁層の平坦度を評価する工程と、を含む。
本発明に係る半導体装置の検査方法は、本発明に係る半導体装置を用いることができる。これにより、層間絶縁層の平坦度を、容易に、非破壊で検査することができる。
本発明に係る半導体装置の検査方法において、
前記層間絶縁層のリフロー角度は、下記式(1)から求められることができる。
前記層間絶縁層のリフロー角度は、下記式(1)から求められることができる。
θ=tan−1(b/a)・・・(1)
但し、θは、前記リフロー角度であり、aは、選択された2つの前記マーカー間の距離であり、bは、選択された2つの前記マーカー上で測定された前記層間絶縁層の膜厚の差である。
本発明に係る半導体装置の検査方法において、
前記マーカーを選択する工程は、前記層間絶縁層の傾斜面の下方に位置する前記マーカーを選択することにより行われることができる。
前記マーカーを選択する工程は、前記層間絶縁層の傾斜面の下方に位置する前記マーカーを選択することにより行われることができる。
本発明に係る半導体装置の検査方法において、
前記層間絶縁層の膜厚の測定は、光干渉式の膜厚測定装置により行われることができる。
前記層間絶縁層の膜厚の測定は、光干渉式の膜厚測定装置により行われることができる。
本発明に係る半導体装置の検査方法において、
前記評価用パターンは、複数設けられ、
複数の前記評価用パターンごとに、前記リフロー角度が求められることができる。
前記評価用パターンは、複数設けられ、
複数の前記評価用パターンごとに、前記リフロー角度が求められることができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
1. 半導体装置
(1)まず、本実施形態に係る半導体装置について説明する。図1は、本実施形態に係る半導体装置1000を模式的に示す断面図である。図2は、本実施形態に係る半導体装置1000を模式的に示す平面図である。図1は、図2で示すB−B線の断面図である。
(1)まず、本実施形態に係る半導体装置について説明する。図1は、本実施形態に係る半導体装置1000を模式的に示す断面図である。図2は、本実施形態に係る半導体装置1000を模式的に示す平面図である。図1は、図2で示すB−B線の断面図である。
半導体装置1000は、図1に示すように、半導体基板10と、層間絶縁層40の平坦度を評価するための評価用素子100と、を含む。なお、図1のA線は、半導体基板10の表面に対して、平行な線である。
半導体基板10は、例えば、シリコン基板からなる。半導体基板10には、評価用素子100が設けられている。
評価用素子100は、ダミー電極20と、評価用パターン30と、層間絶縁層40と、を含む。評価用素子100は、TEG(Test Element Group)として、製品チップの一部に設けられていてもよいし、スクライブラインに設けられていてもよい。
ダミー電極20は、半導体基板10上に設けられている。ダミー電極20は、図示の例では、酸化層50を介して、半導体基板10上に設けられている。酸化層50は、設けられなくてもよい。ダミー電極20は、図2に示すように、平面視において、矩形状である。ダミー電極20の膜厚は、例えば、200nmである。ダミー電極20は、例えば、多結晶シリコン、タングステンシリサイドからなる。
評価用パターン30は、図示の例では、4つ設けられ、それぞれダミー電極20の各辺に対向するように配置されている。評価用パターン30は、ダミー電極20の少なくとも1つの辺と対向するように設けられることができる。評価用パターン30は、例えば、ダミー電極20の直交する2辺に、それぞれ設けられてもよい。評価用パターン30は、後述するように、層間絶縁層40の膜厚を測定する際の目印となり、膜厚測定箇所P1,P2間の距離を測定することができる。評価用パターン30は、複数のマーカー32を有する。
マーカー32は、ライン状に設けられ、ダミー電極20の対向する辺と平行に配置されている。マーカー32は、例えば、半導体基板10上に設けられたシリコン酸化膜からなる。マーカー32の厚さは、例えば、7nm〜10nmである。マーカー32の材料は、後述する膜厚測定の際に、光学顕微鏡等で確認できるように、層間絶縁層40と異なる屈折率を有する材料であることが望ましい。マーカー32は、ダミー電極20から所定の距離に設けられている。したがって、各マーカー32間の距離を確認することができる。マーカー32は、例えば、等間隔に設けられている。マーカー32の数は、図示の例では、4つだが、2つ以上であればその数は特に限定されない。後述するように、本実施形態に係る半導体装置の検査方法では、選択されたマーカー32上の測定点P1,P2で、層間絶縁層40の膜厚が光学的な膜厚測定装置により測定される。したがって、マーカー32の上面は、膜厚測定装置の測定領域より大きく形成されることが望ましい。すなわち、マーカー32の幅Wおよび長さLは、膜厚測定装置の測定領域が1μmφであった場合、1μm以上であることが望ましい。これにより、膜厚測定の際に、マーカー32の形状の影響を受けることなく精度良く測定ができる。なお、マーカー32の長さLは、図示の例では、ダミー電極20の対向する辺と同じ長さである。
層間絶縁層40は、ダミー電極20および評価用パターン30を覆うように設けられている。層間絶縁層40は、単一の層であっても複数の層であってもよい。層間絶縁層40は、図示の例では、2層である。層間絶縁層40の膜厚は、例えば、300nm〜800nm程度である。層間絶縁層40は、リフロー層44を有する。リフロー層44は、リフロー処理により、層間絶縁層40の表面を平坦化することができる。リフロー処理とは、層間絶縁層の材料を、軟化温度以上で熱処理することにより、層間絶縁層の材料が流動化する現象を利用して、層間絶縁層の表面を平坦化させる処理をいう。リフロー層44は、例えば、リンシリケートガラス(PSG)、ボロンシリケートガラス(BSG)、またはホウ素リンシリケートガラス(BPSG)のうちのいずれか1つの材料からなることができる。層間絶縁層40は、さらに高温酸化シリコン(HTO)層42を有してもよい。リフロー層44は、図示の例では、高温酸化シリコン層42を介して、ダミー電極20および評価用パターン30を覆うように設けられている。層間絶縁層40は、図1に示すように、半導体基板10の表面に対して傾斜する傾斜面40aを有する。傾斜面40aは、層間絶縁層40が、ダミー電極20を覆うことにより生じた表面の段差を、リフロー処理により平坦化することで形成される。層間絶縁層40の表面の平坦度の指標としては、傾斜面40aの傾斜角度であるリフロー角度θを用いることができる。
本実施形態に係る半導体装置は、例えば、以下の特徴を有する。
半導体装置1000は、評価用素子100を含むことができる。したがって、半導体装置1000は、後述する本発明に係る半導体装置の検査方法に用いられることで、層間絶縁層40の平坦度を、容易に、非破壊で検査することができる。
(2)次に、本実施形態に係る半導体装置の製造方法について説明する。図3から図5は、本実施形態に係る半導体装置1000の製造工程を模式的に示す断面図である。
図3に示すように、半導体基板10上に酸化層50を形成する。酸化層50は、例えば、熱酸化法により形成される。
図4に示すように、酸化層50上にダミー電極20を形成する。ダミー電極20は、例えば、CVD(Chemical Vapor Deposition)法により成膜され、フォトリソグラフィ技術により矩形状に形成される。次に、評価用パターン30を形成する。評価用パターン30は、例えば、酸化層50をフォトリソグラフィ技術によりパターニングすることによりマーカー32を形成することで形成される。
図5に示すように、ダミー電極20および評価用パターン30を覆う層間絶縁層40を形成する。高温酸化シリコン層42およびリフロー層44は、例えば、CVD(Chemical Vapor Deposition)法により形成される。
図1に示すように、層間絶縁層40を平坦化することにより、傾斜面40aを形成する。層間絶縁層40の平坦化は、リフロー処理により行われる。具体的には、リフロー層44の材料を、軟化温度以上で熱処理することにより行われる。リフロー層44が、BPSGであった場合、熱処理の温度は、例えば、450℃〜800℃である。
以上の工程により、半導体装置1000を製造することができる。
(3)次に、本実施形態に係る半導体装置の変形例について説明する。なお、上述した図1及び図2に示す半導体装置1000の例と異なる点について説明し、同様の点については、同一の符号を付し、説明を省略する。
図6は、本変形例に係る半導体装置2000を模式的に示す断面図であり、図1に示す断面図に対応している。
半導体装置1000の例では、図1に示すように、評価用素子100において、評価用パターン30のマーカー32は、半導体基板10上に形成されたシリコン酸化膜であった。本変形例に係る半導体装置2000の例では、図6に示すように、評価用素子200において、評価用パターン2030のマーカー2032は、半導体基板10に形成された溝であることができる。溝の深さは、層間絶縁層40の膜厚測定の際に、確認することができれば、特に限定されない。溝の深さは、例えば、10nmである。本変形例に係る半導体装置2000では、膜厚の測定点P1,P2は、溝の底面上であることができる。
半導体装置2000の製造方法は、半導体基板10にマーカー2032となる溝を、例えば、フォトリソグラフィ技術により形成すること以外は、半導体装置1000の例と同様のため、その詳細な説明を省略する。
2. 半導体装置の検査方法
次に、半導体装置の検査方法について説明する。本実施形態では、上述した半導体装置を対象として検査を行うことができる。図7および図8は、本実施形態に係る半導体装置の検査方法を説明するための図である。なお、本実施形態では、半導体装置1000を用いた場合について説明する。
次に、半導体装置の検査方法について説明する。本実施形態では、上述した半導体装置を対象として検査を行うことができる。図7および図8は、本実施形態に係る半導体装置の検査方法を説明するための図である。なお、本実施形態では、半導体装置1000を用いた場合について説明する。
図7に示すように、半導体装置1000を準備する。半導体装置1000は、上述した製造方法により、製造することができる。
次に、評価用パターン30の複数のマーカー32のうち、いずれか2つのマーカー32a,32bを選択する。具体的には、マーカー32は、例えば、層間絶縁層40の傾斜面40aの下に位置するマーカー32a,32bを選択することにより行われる。選択されたマーカー32a,32bは、各々、ダミー電極20から所定の距離に設けられている。したがって、選択されたマーカー32a,32bのダミー電極20からの距離の差を算出することで、選択されたマーカー32a,32b間の距離aを求めることができる。
図8に示すように、選択されたマーカー32a,32b上の層間絶縁層40の膜厚を測定する。具体的には、選択されたマーカー32a,32b上の位置P1,P2における層間絶縁層40の膜厚を測定する。膜厚の測定は、例えば、ハロゲンランプを光源とした光干渉式の膜厚測定装置を用いることができる。光干渉式の膜厚測定装置としては、例えば、大日本スクリーン製造株式会社製のラムダエースVM2200シリーズを挙げることができる。光学的に膜厚を測定できる装置を用いることにより、非破壊で測定することができる。膜厚の測定領域は、例えば、1μmφである。マーカー32の上面は、膜厚の測定領域より広く形成されているため、マーカー32の形状の影響を受けることなく精度良く膜厚の測定ができる。測定されたマーカー32a,32b上の層間絶縁層40の膜厚から、膜厚の差bを求めることができる。
次に、層間絶縁層40のリフロー角度θを算出する。上述した工程で得られた、選択されたマーカー32a,32b間の距離a、および選択されたマーカー32a,32b上で測定された層間絶縁層40の膜厚の差bによって、リフロー角度θは、以下のように定義される。
θ=tan−1(b/a)・・・(1)
式(1)により、リフロー角度θを算出することができる。したがって、本実施形態に係る検査方法によれば、容易に、非破壊で、層間絶縁層40の平坦度を評価することができる。
図2に示すように、評価用パターン30が複数設けられている場合、それぞれの評価用パターン30に対して、リフロー角度θを求めることができる。これにより、評価用パターン30が設けられた方向ごとに、層間絶縁層40の平坦度を検査することができる。例えば、評価用パターン30がダミー電極20の直交する2辺に設けられた場合、層間絶縁層40の直交する2方向の平坦度を検査することができる。
評価用パターン30が、マーカー32を3つ以上有する場合、選択する2つのマーカー32の組み合わせを変えることができる。したがって、1つの評価用パターン30に対して、その組み合わせごとに、複数のリフロー角度θを算出することができる。これにより、層間絶縁層40の平坦度を詳細に検査することができる。
以上の工程により、半導体装置1000の層間絶縁層40の平坦度を検査することができる。
本実施形態に係る半導体装置の検査方法は、例えば、以下の特徴を有する。
本実施形態に係る半導体装置の検査方法では、本発明に係る半導体装置を用いることができる。これにより、リフロー角度θを算出するための、選択されたマーカー32a,32b間の距離a、選択されたマーカー32a,32b上で測定された層間絶縁層40の膜厚の差bを、容易に非破壊で、求めることができる。すなわち、本実施形態に係る半導体装置の検査方法によれば、容易に、非破壊で、層間絶縁層40の表面の平坦度を検査することができる。
本実施形態に係る半導体装置の検査方法では、複数の評価用パターン30が設けられた本発明に係る半導体装置を用いることができる。これにより、評価用パターン30が設けられた方向ごとに、リフロー角度θを求めることができる。すなわち、本実施形態に係る半導体装置の検査方法によれば、層間絶縁層40の異なる方向の平坦度を検査することができる。
なお、上述した通り、本実施形態に係る半導体装置の検査方法では、容易に、非破壊で、層間絶縁層40の平坦度を検査することができる。また、本実施形態に係る半導体装置は、半導体プロセスで製造することができる。したがって、本実施形態に係る半導体装置の検査方法は、インライン管理に用いることができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
10 半導体基板、20 ダミー電極、30 評価用パターン、32 マーカー、40 層間絶縁層、40a 傾斜面、42 高温酸化シリコン層、44 リフロー層、50 酸化層、100 評価用素子、200 評価用素子、1000 半導体装置、2000 半導体装置、2030 評価用パターン、2032 マーカー
Claims (13)
- 層間絶縁層の表面の平坦度を評価するための評価用素子を含む半導体装置であって、
前記評価用素子は、
半導体基板の上方に設けられた、平面視において、矩形状のダミー電極と、
前記ダミー電極の少なくとも1つの辺と対向するように設けられた評価用パターンと、
前記ダミー電極および前記評価用パターンを覆う前記層間絶縁層と、
を含み、
前記評価用パターンは、複数のマーカーを有し、
複数の前記マーカーは、各々、前記ダミー電極から所定の距離に設けられている、半導体装置。 - 請求項1において、
前記マーカーは、ライン状に設けられ、前記ダミー電極の対向する辺と平行に配置されている、半導体装置。 - 請求項1または2において、
前記マーカーは、前記半導体基板の上方に設けられたシリコン酸化膜からなる、半導体装置。 - 請求項1または2において、
前記マーカーは、前記半導体基板に設けられた溝からなる、半導体装置。 - 請求項1乃至4のいずれかにおいて、
前記評価用パターンは、前記ダミー電極の直交する2辺に、それぞれ設けられている、半導体装置。 - 請求項1乃至4のいずれかにおいて、
前記評価用パターンは、前記ダミー電極の各辺に、それぞれ設けられている、半導体装置。 - 請求項1乃至6のいずれかにおいて、
前記層間絶縁層は、リンシリケートガラス、ボロンシリケートガラス、またはホウ素リンシリケートガラスのうちのいずれか1つの材料からなる、半導体装置。 - 請求項1乃至6のいずれかにおいて、
前記層間絶縁層は、複数の層からなり、
前記層間絶縁層の少なくとも1層は、リンシリケートガラス、ボロンシリケートガラス、またはホウ素リンシリケートガラスのうちのいずれか1つの材料からなる、半導体装置。 - 請求項1乃至8のいずれかに記載の半導体装置を準備する工程と、
前記評価パターンに設けられた複数の前記マーカーのうち、いずれか2つの前記マーカーを選択する工程と、
選択された前記マーカー上の前記層間絶縁層の膜厚を、光学的に測定する工程と、
測定された前記層間絶縁層の膜厚から、前記層間絶縁層のリフロー角度を求め、前記層間絶縁層の平坦度を評価する工程と、を含む、半導体装置の検査方法。 - 請求項9において、
前記層間絶縁層の前記リフロー角度は、下記式(1)から求められる、半導体装置の検査方法。
θ=tan−1(b/a)・・・(1)
但し、θは、前記リフロー角度であり、aは、選択された2つの前記マーカー間の距離であり、bは、選択された2つの前記マーカー上で測定された前記層間絶縁層の膜厚の差である。 - 請求項9または10において、
前記マーカーを選択する工程は、前記層間絶縁層の傾斜面の下方に位置する前記マーカーを選択することにより行われる、半導体装置の検査方法。 - 請求項9乃至11のいずれかにおいて、
前記層間絶縁層の膜厚の測定は、光干渉式の膜厚測定装置により行われる、半導体装置の検査方法。 - 請求項9乃至12のいずれかにおいて、
前記評価用パターンは、複数設けられ、
複数の前記評価用パターンごとに、前記リフロー角度が求められる、半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327563A JP2010153455A (ja) | 2008-12-24 | 2008-12-24 | 半導体装置およびその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008327563A JP2010153455A (ja) | 2008-12-24 | 2008-12-24 | 半導体装置およびその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010153455A true JP2010153455A (ja) | 2010-07-08 |
Family
ID=42572259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008327563A Withdrawn JP2010153455A (ja) | 2008-12-24 | 2008-12-24 | 半導体装置およびその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010153455A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020181897A (ja) * | 2019-04-25 | 2020-11-05 | 株式会社Sumco | 半導体ウェーハの分析方法、半導体ウェーハ製造工程評価方法および半導体ウェーハの製造方法 |
-
2008
- 2008-12-24 JP JP2008327563A patent/JP2010153455A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020181897A (ja) * | 2019-04-25 | 2020-11-05 | 株式会社Sumco | 半導体ウェーハの分析方法、半導体ウェーハ製造工程評価方法および半導体ウェーハの製造方法 |
JP7064125B2 (ja) | 2019-04-25 | 2022-05-10 | 株式会社Sumco | 半導体ウェーハの分析方法、半導体ウェーハ製造工程評価方法および半導体ウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010123697A (ja) | 半導体装置の製造方法及びこれに用いるsoq基板 | |
US11022889B2 (en) | Overlay-shift measurement system and method for manufacturing semiconductor structure and measuring alignment mark of semiconductor structure | |
TWI760606B (zh) | 用於重疊量測之非對稱重疊標記 | |
TWI732657B (zh) | 半導體晶圓檢測方法及其系統 | |
JPH0321901B2 (ja) | ||
US8426857B2 (en) | Semiconductor device and method for producing the same | |
TW201042707A (en) | Pattern forming method, pattern designing method, and mask set | |
KR102081870B1 (ko) | X-선 산란 측정을 가능하게 하는 테스트 키 설계 | |
TWI662590B (zh) | 用於圖案化樣本中之計量量測的測試結構設計 | |
JP2010153455A (ja) | 半導体装置およびその検査方法 | |
JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
CN104332460A (zh) | 沟槽形貌监控方法以及沟槽形貌监控结构制作方法 | |
JP6032072B2 (ja) | 欠陥検出方法 | |
US9157980B2 (en) | Measuring metal line spacing in semiconductor devices | |
JPH08213369A (ja) | 半導体装置の製造方法 | |
JP3890919B2 (ja) | 半導体装置の製造方法 | |
KR20100066820A (ko) | 서로 다른 계면들을 갖도록 표면처리된 마스크결함 검출방법 | |
US7800108B2 (en) | Semiconductor device and method of manufacturing semiconductor device including optical test pattern above a light shielding film | |
JP2000058606A (ja) | 検査用標準試料 | |
CN102931219B (zh) | 半导体器件及其制备方法 | |
TW457613B (en) | Method for measuring the depth of a trench in the surface of semiconductor wafer | |
JP4878926B2 (ja) | 測長用モニター | |
JP2010062420A (ja) | 半導体装置の検査方法および半導体装置 | |
KR20070106831A (ko) | 반도체 소자의 오버레이 버니어 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120306 |