JP2010147105A - レーザ制御方法及びレーザ制御回路 - Google Patents

Abstract

【課題】高周波帯域までレーザ出力の安定化を図ったレーザ制御方法及びレーザ制御回路を提要するものである。
【解決手段】半導体レーザ素子２に流れる電流を一定にする定電流回路３と、定電流回路３の前段に接続された加算器３３及び乗算器３４とを有するレーザ制御回路を用いる。照射レーザ出力を検出するキャリブレーション用の検出手段２０を用いる。この検出手段２０からの検出信号に基づいて、乗算器３４に入力される規定入力に対する規定レーザ出力が得られるための基準バイアス値と基準ゲイン値を求める。基準バイアス値を加算器３３に入力し、基準ゲイン値を乗算器３４に入力し、自動的なキャリブレーションにより、半導体レーザ素子２の照射レーザ出力を制御する。
【選択図】図２

Description

本発明は、半導体レーザ素子から被照射体へレーザ光を照射するときの、照射レーザ出力を制御するレーザ制御方法及びレーザ照射回路に関する。

従来、記録可能な光ディスクへデータ記録するデータ記録装置や、光ディスク原盤（スタンパ）作製工程におけるデータ記録を行う記録装置（いわゆるカッティング装置）に、半導体レーザが用いられている。

例えば、光ディスク原盤の作製は次のように行われる。ガラス基板上にレジスト膜を成膜した後、半導体レーザからのレーザ光をオン、オフ制御して照射し、レジスト膜にデータパターン応じた潜像を熱記録する。現像してレーザ照射部分を除去した後、金属メッキ、例えばニッケルメッキし、ニッケルメッキ層を剥離して光ディスク原盤であるスタンパを作製する。

上記の光ディスクへのデータ記録装置や、ＰＴＭ（フェーズ・トランジション・マスタリング）微細加工技術を採用した光ディスク原盤の記録装置においては、記録レーザ光の制御方法として、ライトストラテジが一般的に使用されている。その手法は様々である。このライトストラテジでは、レーザ光の発光波形特性が重要であり、入力信号に対しての発光波形の鈍りなどの波形劣化により記録特性が悪化する。すなわち、発光波形は、図１０Ａに示す矩形波１０１である必要があり、図１０Ｂに示す鈍った波形１０２では記録特性が悪くなる。特に、高速記録等においては、波形劣化が発生し易く、記録特性を確保するために、より高周波帯域まで良好な信号伝送特性が必要になる。

図１１に、従来のレーザ制御回路の一例を示す。このレーザ制御回路１０３は、半導体レーザ素子１０４から出射したレーザ光の一部Ｌ１を受光素子１０５で受けて、その受光素子１０５の信号をレーザ出力が常に一定となるように、フィードバックを掛けて、電気的に制御するように構成される。このようなレーザ制御は、一般にオート・パワー・コントロール（ＡＰＣ）と呼ばれる。

例えば、光ディスク原盤作製での記録装置の場合では、データ記録するための光ピックアップが備えられ、半導体レーザ素子からのレーザ光が各光学素子を通してレジスト膜に照射される。図１１のレーザ制御回路１０３は、光ピックアップの半導体レーザ素子（ＬＤ）１０４からのレーザ光の一部Ｌ１を受光する受光素子となるフォトダイオード（ＰＤ）１０５を含むフィードバック回路として構成される。すなわち、レーザ制御回路１０３は、フォトダイオード１０５と、加算器１０６と、オペアンプ１０７と、トランジスタ１０８とを有して成る。加算器１０６には、フォトダイオード１０５の出力信号とバイアス設定電圧が入力され、その出力がオペアンプ１０７の反転入力端（−）に入力される。フォトダイオード１０５の出力信号は、半導体レーザ素子１０４からのレーザ出力（光強度）に応じた出力電圧である。オペアンプ１０７の非反転入力端（＋）には入力信号、すなわち記録すべきデータに対応した書込み信号（パルス信号）が入力される。オペアンプ１０７の出力はトランジスタ１０８のベースに入力される。トランジスタ１０８のコレクタが電源側に接続され、エミッタが半導体レーザ素子１０４のアノードに接続される。

このレ−ザ制御回路１０３では、長時間の使用で半導体レーザ素子１０４のレーザ特性が変動する。すなわち、オペアンプ１０７の非反転入力端に入力する規定の書込み信号に対して規定のレーザ出力が得られるようにしたレーザ特性のバイアス設定電圧、ゲイン設定電圧が変動する。このレーザ特性の変動により、レーザ出力が低下すると、フォトダイオード１０５の出力信号が小さくなり、加算器１０６からオペアンプ１０７の反転入力端子（ー）への入力が低減される。これにより、オペアンプ１０７の出力が上がり半導体レーザ素子１０４に流れる電流が増加し、レーザ出力が一定に維持される。

レーザ制御回路１０３を現時点での最高速のデバイスで構成したとしても、書込み信号の周波数とレーザ出力の関係は、図１２に示すようになり、５０ＭＨｚ〜１００ＭＨｚ周辺で出力が低下してしまう。

この解決策として、図１３に示すように、図１１のレーザ制御回路１０３に高周波域を補償する補償回路１１３を挿入したレーザ制御回路１１０が知られている。このレーザ制御回路１１０は、図１１のオペアンプ１０７の出力と加算器１０６の一方の入力端との間に、コンデンサ（Ｃ）１１１と抵抗（Ｒ）１１２の直列回路を挿入した補償回路１１３、いわゆる高周波用フィードバック回路が設けられる。

このレーザ制御回路１１０では、低域がレーザ光のフィードバックで補償され、高域が補償回路１１３による高周波用フィードバック回路で補償されることになり、図１４の周波数特性で示すように、高域までのレーザ出力の安定が見込まれる。

なお、特許文献１に光ディスク原盤のカッテング装置での半導体レーザを制御駆動する半導体レーザ駆動装置が開示されている。

特開２００４−１８６６２６号公報

ところで、上述の図１３に示す高域まで補償するレーザ制御回路１１０を採用して対策を図っても不十分であった。すなわち、記録装置の使用において、半導体レーザや他の光学部品の劣化、各光学部品の動作温度特性により、光フィードバック量が変化することで、図１５、図１６に示すように、低域の周波数特性が変動する。高域側の補償回路１１３による高域フィードバック量は、電気的に固定されているので、高域の周波数特性は変わらない。このため、図１４に示す低域から高域までレーザ出力が一定であったものが、図１５、図１６に示すように、低域と高域のレーザ出力が変動し、低域、高域の周波数特性のバランスが崩れてしまう。図１５では、低域のレーザ出力が高域のレーザ出力より上がり、図１６では、低域のレーザ出力が高域のレーザ出力より下がる。そうすると、例えば、図１４から図１５のような変化があった場合、模式的にライトストラテジが、図１７から図１８に示すようになり、全体としてレーザの発光波形が劣化することになる。図１７では、立ち上がりから矩形波である適正なパルス発光波形であったものが、図１８では、立ち上がりの全体が丸くなり、また立下りも丸くなるようなパルス発光波形に劣化する。

また、高速のフィードバック回路にて対応したとしても、使用し続ければ光学部品の劣化が生じ、動作温度も使用環境や使用状態により変動するため、根本的な対策にならない。

本発明は、上述の点に鑑み、高周波帯域までレーザ出力の安定化を図ったレーザ制御方法及びレーザ制御回路を提要するものである。

本発明に係るレーザ制御方法は、半導体レーザ素子に流れる電流を一定にする定電流回路と、前記定電流回路の前段に接続された加算器及び乗算器とを有するレーザ制御回路と、照射レーザ出力を検出するキャリブレーション用の検出手段とを用いる。この検出手段からの検出信号に基づいて、乗算器に入力される規定入力に対する規定レーザ出力が得られるための基準バイアス値と基準ゲイン値を求める。求めた基準バイアス値を加算器に入力し、基準ゲイン値を乗算器に入力し、キャリブレーションにより、半導体レーザ素子の照射レーザ出力を制御する。

本発明のレーザ制御方法の好ましい形態は、上記のレーザ制御に加えて、半導体レーザ素子からのレーザ光のモニタ用光検出器を用い、モニタ用光検出器からの検出信号に基づいて、基準バイアス値、あるいは基準バイアス値と基準ゲイン値を自動制御する。これにより、照射レーザ出力の微小変動を制御する。

本発明のレーザ制御方法では、定電流回路を用いることにより、低域から高域までレーザ出力が一定となる周波数特性が得られる。そして、キャリブレーション用の照射レーザ出力を検出する検出手段からの検出信号に基づいて、基準バイアス値と基準ゲイン値を求めて、それぞれを加算器と乗算器に入力することにより、自動的なキャリブレーションが行われる。この自動的なキャリブレーションを定期的に行えば、半導体レーザが破壊するまで、長期にわたり照射レーザ出力を一定に維持できる。

加えて、モニタ用光検出器からの検出信号に基づいて、基準バイアス値、あるいは基準バイアス値と基準ゲイン値を自動制御することにより、キャリブレーションのインターバル間の照射レーザ出力の微小変動が制御される。

本発明に係るレーザ制御回路は、半導体レーザ素子に流れる電流を一定にする定電流回路と、定電流回路のオペアンプに接続され、半導体レーザ素子の照射レーザ出力を検出する検出手段からの検出信号に基づいて求めた基準バイアス値が入力される加算器を有する。本発明は、さらに、加算器に接続され、検出手段からの検出信号に基づいて求めた基準ゲイン値と、入力信号とが入力される乗算器とを有する。これにより、自動で半導体レーザの照射レーザ出力を制御する。

本発明のレーザ制御回路の好ましい形態は、上記のレーザ制御回路において、半導体レーザ素子からのレーザ光のモニタ用光検出器を有する。本発明は、このモニタ用光検出器からの検出信号に基づいて、基準バイアス値、あるいは基準バイアス値と基準ゲイン値を自動制御し照射レーザ出力の微小変動を制御するように構成される。

本発明のレーザ制御回路では、定電流回路を有することにより、低域から高域までレーザ出力が一定となる周波数特性が得られる。そして、照射レーザ出力を検出する検出手段からの検出信号に基づいて求めた基準バイアス値が加算器に入力され、同様にして求めた基準ゲイン値が乗算器に入力される。これにより、自動的に半導体レーザの照射レーザ出力が制御される。すなわち、自動的にキャリブレーションが行われる。

加えて、半導体レーザ素子からのレーザ光のモニタ用光検出器を有するときは、モニタ用光検出器からの検出信号に基づいて、基準バイアス値、あるいは基準バイアス値と基準ゲイン値を自動制御することができる。これにより、キャリブレーションのインターバル間の照射レーザ出力の微小変動が制御される。

本発明に係るレーザ制御方法、及びレーザ制御回路によれば、高周波帯域までレーザ出力の安定化を図ることができる。

以下、発明を実施するための最良の形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．実施の形態の導入説明（適用される定電流回路の例）
２．第１の実施の形態（レーザ制御方法及びレーザ制御回路の例）
３．第２の実施の形態（レーザ制御方法及びレーザ制御回路の例）
４．第３の実施の形態（レーザ制御方法及びレーザ制御回路の例）
５．第４の実施の形態（レーザ制御方法及びレーザ制御回路の例）

＜１．実施の形態の導入説明＞
本発明の実施の形態は、レーザ制御に関する。特に、本実施の形態は、ＣＤ、ＤＶＤ、Ｂｌｕ−ｒａｉ Ｄｉｓｃ（登録商標：以下、ＢＤという）などの光学ディスクの原盤作製、あるいは光学ディスクへの情報記録のための記録装置に使用する半導体レーザ素子のレーザ出力の制御に関する。本実施の形態は、さらに光学ディスクの再生装置などに使用する半導体レーザ素子のレーザ出力の制御に関する。

本実施の形態は、高速レーザ制御回路において、半導体レーザ素子、光学部品の経時変化による劣化を定期的なキャリブレーションにより補正することで、入力信号に対するレーザ発光特性を長期的に維持する。また本実施の形態は、キャリブレーションを自動化してキャリブレーション時間の短縮・高信頼性を達成する。

［本実施の形態に適用される定電流回路の例］
半導体レーザ素子の劣化は、一般的にレーザ発光開始電流Ｉｔｈ（いわゆるバイアス電流）の増加、発光微分効率（いわゆるゲイン率）の低下となって現れる。温度特性はレーザ発光開始電流Ｉｔｈの変化として現れる。また、出射光路中の光学部品の劣化、特に光透過率の変化は、光路のゲインの変化と見做すことができる。

本実施の形態に係るレーザ制御回路は、定電流回路を組み込むことを前提とする。本実施の形態では、図６に示すように、光学ピックアップに備えられた半導体レーザ素子２と、そのカソードに接続した定電流回路３とにより、レーザ制御回路１が構成される。定電流回路３は、非反転入力端子（＋）と反転入力端子（−）と、一つの出力端を備えたオペアンプ４と、トランジスタ５と、抵抗６、７とを有して構成される。トランジスタ５は、例えばｎｐｎトランジスタで構成される。オペアンプ４の出力端がトランジスタ５のベースに接続され、トランジスタ５のエミッタが抵抗７を介してオペアンプ４の反転入力端（−）に接続される。トランジスタ５のコレクタが半導体レーザ素子２のカソードに接続され、エミッタが抵抗６を介してアース側に接続される。オペアンプ４の非反転入力端（＋）には入力信号が入力される。

定電流回路３により、入力信号に応じてコレクターエミッタ間に流れえる電流が制御され、半導体レーザ２に一定の電流が流れる。定電流回路３は高速で駆動される。

この定電流回路３を組み込んだレーザ制御回路１は、図７に示すように、低域から高域までレーザ出力（発光パワー）がフラットな高周波特性を有する。しかし、この定電流回路３を組み込んだレーザ制御回路１だけでは、半導体レーザの使用による光学部品の劣化問題、及び温度特性変化の問題は解決されない。発光波形は変わらないにしてもレーザ出力、すなわち発光パワーレベルが低下する。

以下に説明する本発明の実施の形態は、この定電流回路に改良を加え、特に、発光波形劣化を改善するように構成される。なお、温度特性変化問題の改善策は、先行技術が多くあり、この先行技術を流用する。

本発明に係る改善策は、主として２つである。第１は、定期的なキャリブレーションである。第２はキャリブレーション結果を利用したレーザ出力補正である。いずれもその一方は、他方の改善策を実施するための準備的な要素を有するが、単独でも効果を発揮する。

定期的キャリブレーションを行えばレーザ出力補正を行わなくともある一定期間は使用できる。レーザ出力補正はキャリブレーションの間隔を広げることと短期使用時の微小変動を補正する役割がある。

従来、装置の定期的なキャリブレーションは一般的である。キャリブレーションを行わない場合、前述した半導体レーザ素子のレーザ発光開始電流Ｉｔｈの増加、発光微分効率の低下により、入力信号に対するレーザ発光波形が変化する。図８及び図９を用いて説明する。

図８は、使用初期状態でのレーザ制御回路１の入力（入力信号に相当する）に対する半導体レーザ素子２のレーザ出力の特性、すなわち使用初期状態のレーザ特性Ａを示す。特性Ａは、レーザ発光開始電流（バイアス電流）Ｉｔｈ１から電流が増加するにつれて、ほぼ直線的にレーザ出力が増加する。特性Ａの直線の傾きが発光微分効率（半導体レーザ素子２及びオペアンプ４を含む回路のゲイン）に相当する。図９は、使用時間が長くなったときの、同様のレーザ特性Ｂ、Ｃを示す。レーザ特性Ｂは、初期状態のレーザ特性Ａよりレーザ発光開始電流Ｉｔｈ２が増えた特性である。レーザ特性Ｃは、初期状態のレーザ特性Ａよりレーザ発光開始電流Ｉｔｈ３が増え、且つゲインが低下した特性である。半導体レーザの特性がＢ、Ｃが変動することにより、発光波形が変化する。

本発明に係る実施の形態では、必要なレーザ出力を維持し続けるために、規定入力に対して規定出力が得られるように、レーザ発光開始電流（バイアス電流）とゲインを再調整する。

＜２．第１実施の形態＞
（レーザ制御方法及びレーザ制御回路の例）
先ず、図１に、本発明に適用される半導体レーザにて記録または再生を行う光学ピックアップの実施の形態を示す。この光学ピックアップは記録装置、または再生装置、あるいは記録再生装置に備えられる（ただし、本発明はレーザ制御に関するものなので、再生側光路の説明は省略する）。本実施の形態の光学ピックアップ１１は、光源となる半導体レーザ素子２と、レーザ光の光路１３に沿って順次コリメータレンズ１４、アナモフィックプリズム１５、１／２波長板１６、偏光ビームスプリッタ１７、１／４波長板１８、対物レンズ１９が配列される。本実施の形態では、さらに偏光ビームスプリッタ１７で変更した光路上に集光レンズ２１を介してフォトダイオードからなるモニタ用光検出器（以下、モニタ用フォトディテクタという）２２が配置される。また、記録または再生前の準備段階では、レーザ光Ｌｐのレーザ出力、すなわち照射レーザ出力を検出する検出手段である例えばパワーメータ２０が対物レンズ１９の焦点位置近傍に配置される。この焦点位置近傍に配置する理由は、ジャストフォーカスであるとディテクタが焼ける可能性があるので、それを避けるためのである。

この光学ピックアップ１１では、半導体レーザ素子２から出射されたレーザ光Ｌ０がコリメータレンズ１４により平行光に変換され、アナモフィックプリズム１５によりビーム整形されて円形スポットとなり、１／２波長板１６を透過する。透過したレーザ光の一部、例えばＰ偏光成分Ｌｐが偏光ビームスプリッタ１７を透過して１／４波長板１８で円偏光になり、対物レンズ１９を通して被照射体に照射される。この被照射体は、光学ディスクの原盤作製の場合にはレジスト膜が塗布された基板となり、情報記録の場合、情報の再生の場合には光学ディスクとなる。

レーザ光の他部、例えばＳ偏光成分Ｌｓは、偏光ビームスプリッタ１７で反射し、集光レンズ２１を透過してモニタ用フォトディテクタ２２に受光される。一方、記録または再生前の準備段階では、被照射体に置き換えて、対物レンズ１９の焦点位置にパワーメータ２０が配置されて、対物レンズ１９を通して集光されたレーザ出力（光強度）が検出される。

本発明のレーザ制御は、前述したように、光学ディスクの原盤作製、光ディスクに対する情報記録、光ディスクの情報再生などで適用できるが、以下の実施の形態では光学ディスク原盤の作製の際のレーザ制御に適用した例について説明する。

図２に、本発明に係るレーザ制御方法及びレーザ゛制御回路の第１実施の形態を説明する。第１実施の形態に係るレーザ制御回路３１は、光学ピックアップ１１に備えられた半導体レーザ素子２のカソードに接続された定電流回路３と、その前段に接続された加算器３３及び乗算器３４とを有して構成される。定電流回路３は、前述と同様に、非反転入力端子（＋）と反転入力端子（−）と、一つの出力端を備えたオペアンプ４と、トランジスタ５と、抵抗６、７とを有して構成される。オペアンプ４の出力端がトランジスタ５のベースに接続され、エミッタが抵抗７を介してオペアンプ４の反転入力端（−）に接続される。トランジスタ５のコレクタが半導体レーザ素子２のカソードに接続され、エミッタが抵抗６を介してアース側に接続される。オペアンプ４の非反転入力端（＋）には入力信号が入力される。

乗算器３４は、第１の入力端に入力信号、本例では書込み信号（パルス信号）が入力され、第２の入力端にゲイン設定電圧が入力されるように構成される。乗算器３４の出力端は加算器３３の第１の入力端に接続される。加算器３３は、その第２の入力端にバイアス設定電圧が印加され、その出力端が定電流回路３のオペアンプ４の非反転入力端（＋）に接続される。

一方、マイクロコンピュータ３５と、第１のＡ／Ｄコンバータ３６と、第１、第２のＤ／Ａコンバータ３７、３８が配置される。第１のＡ／Ｄコンバータ３６の入力端が光学ピックアップ１１のパワーメータ２０の出力端に接続され、第１のＡ／Ｄコンバータ３６の出力端がマイクロコンピュータ３５に接続される。第１のＤ／Ａコンバータ３７の入力端がマイクロコンピュータ３５に接続され、その出力端が加算器３３のバイアス設定電圧が供給される第２の入力端に接続される。第２のＤ／Ａコンバータ３８の入力端がマイクロコンピュータ３５に接続され、その出力端が乗算器３４のゲイン設定電圧が供給される第２の入力端に接続される。

次に、第１実施の形態のレーザ制御方法と共に、レーザ制御回路３１の動作を説明する。本実施の形態のレーザ制御回路３１では、乗算器３４の入力端に外部から書込みデータである入力信号、すなわち書込み信号が入力される。この入力信号において、規定入力に対して規定レーザ出力（照射レーザ出力）が得られるようにレーザ制御回路３１のバイアス設定電圧として基準バイアス値及びゲイン設定電圧として基準ゲイン値を調整する。

先ず、複数の入力に対して、パワーメータ２０によりレーザ出力を個々に測定し、その結果を最小二乗法などにより一次式：ｐｏ＝ａｘ＋ｂを求める。ｐｏはレーザ出力、ｘは入力を示す。そして、一次式のｂを回路のバイアス設定電圧に対応する基準バイアス値、ａを回路のゲイン設定電圧に対応する基準ゲイン値として決定する。より詳しくは、基準バイアス値、基準ゲイン値が最初は分からないので、次のようにして求める。最初ゲイン値を０にして複数の入力に対して、レーザ出力を測定し、発光開始電流Ｉｔｈに相当する基準バイアス値を求める。次に、ゲイン値を予測できる任意の値に設定して複数の入力に対するレーザ出力を測定する。この測定結果に基き、任意に設定したゲイン値と、目標とするところの規定入力に対して規定レーザ出力が得られるゲイン値との差から、基準ゲイン値を求める。

これらの基準バイアス値（電圧）及び基準ゲイン値（電圧）の演算は、パワーメータ２０を用いて得られた実測値を第１のＡ／Ｄコンバータ３６を通じてマイクロコンピュータ３５に入力し、マイクロコンピュータ３５内のプログラムにより、自動的に行われる。この基準バイアス値が第１のＤ／Ａコンバータ３７を通じて加算器３３の第２の入力端に供給される。また、基準ゲイン値が最初の任意のゲイン値から切り換えられて、第２のＤ／Ａコンバータ３８を通じて乗算器３４の第２の入力端に供給される。

乗算器３４の入力端に正規の入力信号が入力されと、この入力信号と基準ゲイン値が乗算され、その出力信号が加算器３３の第１の入力端に入力される。加算器３３では乗算器３４からの出力信号と基準バイアス値が加算され、その出力信号が定電流回路３のオペアンプ４の非反転入力端（＋）に入力される。オペアンプ４の出力信号に基き、規定入力に対して規定レーザ出力が得られるような電流が、定電流回路３のトランジスタ５及び半導体レーザ素子２に流れる。これにより、レーザ制御のキャリブレーションがなされ、原盤作製におけるデータ記録時のレーザ制御が行われる。以後、一定期間にわたって良好なデータ記録が行われる。許容される一定期間毎に、繰り返し上記キャリブレーションが行われ、半導体レーザ素子２が破壊されるまで、記録装置が長期にわたり使用できる。

第１実施の形態に係るレーザ制御方法及びレーザ制御回路３１によれば、正しい照射レーザ出力を得るために、レーザ制御に必要なゲインとバイアスのキャリブレーションを自動で行っている。またこのキャリブレーションを一定期間毎に定期的に繰り返し行い、レーザ制御回路３１のバイアス及びゲインを再調整している。これによって、長期的なレーザ制御が可能になり、長期にわたり、レーザ出力を安定化することができる。従って、半導体レーザ素子が破壊するまで、光学ピックアップを使用し続けることができる。

＜３．第２実施の形態＞
（レーザ制御方法及びレーザ制御回路の例）
図３に、本発明に係るレーザ制御方法及びレーザ制御回路の第２実施の形態を示す。第２実施の形態に係るレーザ制御回路４１は、半導体レーザ素子の形態に合わせて構成した回路である。半導体レーザ素子の１つの形態として、例えば金属パッケージ内に半導体レーザチップが配置され、パッケージ基部からカソード（Ｋ）ピンとアノード（Ａ）ピンが導出された半導体レーザ素子がある。この形態では、カソード（Ｋ）ピンがグランド（ＧＮＤ）と共通になっている。本実施の形態のレーザ制御回路は、このような形態の半導体レーザ素子を使用した場合に適した回路構成である。

第２実施の形態では、前述と同様に、半導体レーザ素子２が備えられた図１の光学ピックアップ１１が用いられる。

本実施の形態に係るレーザ制御回路４１は、定電流回路３と、その前段に配置された加算器３３及び乗算器３４と、定電流回路３の後段に接続されたカレントミラー回路４２とから構成される。定電流回路３については、前述と同様であるので重複説明を省略する。また前述と同様に、乗算器３４は、第１の入力端に入力信号、本例では書込み信号が入力され、第２の入力端にゲイン設定電圧が入力されるように構成される。乗算器３４の出力端は加算器３３の第１の入力端に接続される。加算器３３は、その第２の入力端にバイアス設定電圧が印加され、その出力端が定電流回路３のオペアンプ４の非反転入力端（＋）に接続される。

カレントミラー回路４２は、定電流回路３のトランジスタ５に流れる電流をモニタする第１のトランジスタ４３、この第１のトランジスタ４３とカレントミラー構成を成す第２のトランジスタ４４とを有して構成される。カレントミラー回路４２を構成する第１、第２のトランジスタ４３、４４は、例えばｐｎｐトランジスタで構成される。第１のトランジスタ４３は、そのコレクタが定電流回路３のトランジスタ５のコレクタに接続され、そのエミッタが電源側に接続される。第２のトランジスタ４４は、そのエミッタが電源側に接続され、そのコレクタが半導体レーザ素子２のアノードに接続される。第１、第２のトランジスタ４３，４４のゲート同士が接続されると共に、そのゲートと定電流回路３のトランジスタ５のコレクタが接続される。

一方、第１実施の形態と同様に、マイクロコンピュータ３５と、第１のＡ／Ｄコンバータ３６と、第１、第２のＤ／Ａコンバータ３７、３８が配置される。第１のＡ／Ｄコンバータ３６の入力端が光学ピックアップ１１のパワーメータ２０の出力端に接続され、第１のＡ／Ｄコンバータ３６の出力端がマイクロコンピュータ３５に接続される。第１のＤ／Ａコンバータ３７の入力端がマイクロコンピュータ３５に接続され、その出力端が加算器３３のバイアス設定電圧が供給される第２の入力端に接続される。第２のＤ／Ａコンバータ３８の入力端がマイクロコンピュータ３５に接続され、その出力端が乗算器３４のゲイン設定電圧が供給される第２の入力端に接続される。

次に、第２実施の形態のレーザ制御方法と共に、レーザ制御回路４１の動作を説明する。第２実施の形態では、第１実施の形態と同様にして基準バイアス値と基準ゲイン値を求める。これらの基準バイアス値（電圧）及び基準ゲイン値（電圧）の演算は、パワーメータ２０を用いて得られた実測値を第１のＡ／Ｄコンバータ３６を通じてマイクロコンピュータ３５に入力し、マイクロコンピュータ３５内のプログラムにより、自動的に行われる。この基準バイアス値が第１のＤ／Ａコンバータ３７を通じて加算器３３の第２の入力端に供給される。また、基準ゲイン値が最初の任意のゲイン値から切り換えられて、第２のＤ／Ａコンバータ３８を通じて乗算器３４の第２の入力端に供給される。

乗算器３４の入力端に正規の入力信号が入力されと、この入力信号と基準ゲイン値が乗算され、その出力信号が加算器３３の第１の入力端に入力される。加算器３３では乗算器３４からの出力信号と基準バイアス値が加算され、その出力信号が定電流回路３のオペアンプ４の非反転入力端（＋）に入力される。オペアンプの出力信号に基き、規定入力に対して規定レーザ出力が得られるような電流が、カレントミラー回路４２の第１のトランジスタ４３及び定電流回路３のトランジスタ５に流れる。この電流が他方の第２のトランジスタ４４にミラーすることで、第２のトランジスタ４４から半導体レーザ素子２に同じ電流が流れる。これにより、レーザ制御のキャリブレーションがなされ、原盤作製におけるデータ記録時のレーザ制御が行われる。以後、一定期間にわたって良好なデータ記録が行われる。許容される一定期間毎に、繰り返し上記キャリブレーションが行われ、半導体レーザ素子２が破壊されるまで、記録装置が長期にわたり使用できる。

第２実施の形態に係るレーザ制御方法及びレーザ制御回路によれば、正しい照射レーザ出力を得るために、レーザ制御に必要なゲインとバイアスのキャリブレーションを自動で行っている。またこのキャリブレーションを一定期間毎に定期的に繰り返し行い、回路のバイアス及びゲインを再調整している。これによって、長期的なレーザ制御が可能になり、長期にわたり、レーザ出力を安定化することができる。従って、半導体レーザ素子が破壊するまで、光学ピックアップを使用し続けることができる。

＜４．第３実施の形態＞
（レーザ制御方法及びレーザ制御回路の例）
図４に、本発明に係るレーザ制御方法及びレーザ制御回路の第３実施の形態を示す。本実施の形態においても、前述と同様に、半導体レーザ素子２が備えられた図１の光学ピックアップ１１が用いられる。

第３実施の形態に係るレーザ制御回路４６は、前述の第１実施の形態と同様に、光学ピックアップ１１に備えられた半導体レーザ素子２のカソードに接続された定電流回路３と、その前段に接続された加算器３３及び乗算器３４とから成る回路構成を有する。定電流回路３については、前述と同様であるので重複説明を省略する。また前述と同様に、乗算器３４は、第１の入力端に入力信号、本例では書込み信号が入力され、第２の入力端にゲイン設定電圧が入力されるように構成される。乗算器３４の出力端は加算器３３の第１の入力端に接続される。加算器３３は、その第２の入力端にバイアス設定電圧が印加され、その出力端が定電流回路３のオペアンプ４の非反転入力端（＋）に接続される。

一方、マイクロコンピュータ３５と、第１、第２のＡ／Ｄコンバータ３６，４５と、第１、第２のＤ／Ａコンバータ３７、３８が配置される。第１のＡ／Ｄコンバータ３６の入力端が光学ピックアップ１１のパワーメータ２０の出力端に接続され、第１のＡ／Ｄコンバータ３６の出力端がマイクロコンピュータ３５に接続される。第１のＤ／Ａコンバータ３７の入力端がマイクロコンピュータ３５に接続され、その出力端が加算器３３のバイアス設定電圧が供給される第２の入力端に接続される。第２のＤ／Ａコンバータ３８の入力端がマイクロコンピュータ３５に接続され、その出力端が乗算器３４のゲイン設定電圧が供給される第２の入力端に接続される。第２のＡ／Ｄコンバータ４５は、その入力端が光学ピックアップ１１のモニタ用フォトディテクタ２２の出力端に接続され、その出力端がマイクロコンピュータ３５に接続される。

次に、第３実施の形態のレーザ制御方法と共に、レーザ制御回路４１の動作を説明する。第３実施の形態では、第１実施の形態と同様のキャリブレーションと、次のキャリブレーションまでのインターバルの間（期間）のレーザ出力の微小変動に対するレーザ制御とが行われる。すなわち、第３実施の形態においては、第１実施の形態と同様にして、基準バイアス値と基準ゲイン値を求める。これらの基準バイアス値及び基準ゲイン値の演算は、パワーメータ２０を用いて得られた実測値を第１のＡ／Ｄコンバータ３６を通じてマイクロコンピュータ３５に入力し、マイクロコンピュータ３５内のプログラムにより、自動的に行われる。この基準バイアス値が第１のＤ／Ａコンバータ３７を通じて加算器３３の第２の入力端に供給される。また、基準ゲイン値が最初の任意のゲイン値から切り換えられて、第２のＤ／Ａコンバータ３８を通じて乗算器３４の第２の入力端に供給される。

乗算器３４の入力端に正規の入力信号が入力されると、この入力信号と基準ゲイン値が乗算され、その出力信号が加算器３３の第１の入力端に入力される。加算器３３では乗算器３４からの出力信号と基準バイアス値が加算され、その出力信号が定電流回路３のオペアンプ４の非反転入力端（＋）に入力される。オペアンプの出力信号に基き、規定入力に対して規定レーザ出力が得られるような電流が、定電流回路３のトランジスタ５及び半導体レーザ素子２に流れる。これにより、第１実施の形態で説明したと同様のレーザ制御のキャリブレーションがなされる。このキャリブレーションは、前述と同様に、許容される一定期間毎に繰り返し行われる。

一方、光学ピックアップ１１のモニタ用フォトディテクタ２２によりレーザ出力を一定期間毎に検出し、その検出値もしくは検出値の平均値等を随時監視し、レーザ出力を一定となるように基準バイアス値を制御するようになす。

このため、上記の定期的なキャリブレーションの実効時に、バイアス対レーザ出力、及びモニタ用フォトディテクタ２２の出力対レーザ出力の関係式を求めて置く。マイクロコンピュータ３５内には、予めこの関係式に基づいてレーザ出力変動に対するバイアス補正値が得られるプログラムを入れて置く。

本実施の形態では、上記の定期的なキャリブレーションのインターバル内で、一定期間毎にモニタ用フォトディテクタ２２からの上記検出値もしくは、その平均値の出力信号を第２のＡ／Ｄコンバータ４５を介してマイクロコンピュータ３５に入力する。レーザ出力が僅かでも変動したときには、マイクロコンピュータ３５内のプログラムにより、バイアス補正値が演算され、そのバイアス補正値が当初の基準バイアス値に重畳されて第１のＤ／Ａコンバータ３７を介して加算器３３に入力される。これにより、定期的なキャリブレーションのインターバル内での僅かなレーザ出力が変動したときにも、適正なレーザ出力に制御することができる。

記録・再生を実行する連続時間は、一般的に１〜２時間程度である。この時間でのレーザ出力の変動要因としては、（１）半導体レーザ素子の温度特性による閾値電流Ｉｔｈの変動、（２）半導体レーザ素子の経時変化による変動のうちの閾値電流Ｉｔｈの２つによるものが大きい。何れも閾値電流Ｉｔｈの変動であるので、バイアス値を補正することでレーザ特性の直線性を保ちながらレーザ出力を一定に保つことが可能になる。

上記のバイアス補正値を得るためには、モニタ用フォトディテクタ２２は予めパワーメータ２０にてキャリブレーションして置く必要がある。

また、半導体レーザ光の出射光路中の光学部品の劣化、特に光透過率の変化は、光路のゲインの変化となる。従って、定期的なキャリブレーションのインターバル内でのレーザ特性のゲイン補正を行うこともできる。このため、本実施の形態では、予めゲイン対レーザ出力、及びモニタ用フォトディテクタ２２の出力対レーザ出力の関係式を求めて置き、この関係式に基づいてレーザ出力変動に対するゲイン補正値をマイクロコンピュータ内にプログラムして置く。ゲイン変動によるレーザ出力が変化したときには、モニタ用フォトディテクタ２２からの出力信号が第２のＡ／Ｄコンバータ４５を介してマオクロコンピュータ３５に入力される。マイクロコンピュータ３５内で演算されて得られたゲイン補正値が基準ゲイン値に重畳されて乗算器３４に入力される。これにより、定期的なキャリブレーションのインターバル内でのレーザ特性のゲイン補正を行うこともできる。また、バイアス補正とゲイン補正を共に行うことができる。

第３実施の形態に係るレーザ制御方法及びレーザ制御回路によれば定期的なキャリブレーションによる長期的なレ−ザ出力劣化に対する補正と、半導体レーザにより記録動作時による短時間のレーザ出力変動に対する補正を、共に行うことができる。これにより、長期にわたり、レーザ出力を安定化することができる。従って、光学ピックアップ１１として安定した特性を長期間維持することができる。

＜５．第４実施の形態＞
（レーザ制御方法及びレーザ制御回路の例）
図５に、本発明に係るレーザ制御方法及びレーザ制御回路の第４実施の形態を示す。本実施の形態は、第２実施の形態の変形例に相当する。本実施の形態においても、前述と同様に、半導体レーザ素子２が備えられた図１の光学ピックアップ１１が用いられる。

第４実施の形態に係るレーザ制御回路４７は、定電流回路３と、その前段に配置された加算器３３及び乗算器３４と、定電流回路３の後段に接続されたカレントミラー回路４２とから構成される。定電流回路３については、前述と同様であるので重複説明を省略する。また前述と同様に、乗算器３４は、第１の入力端に入力信号、本例では書込み信号が入力され、第２の入力端にゲイン設定電圧が入力されるように構成される。乗算器３４の出力端は加算器３３の第１の入力端に接続される。加算器３３は、その第２の入力端にバイアス設定電圧が印加され、その出力端が定電流回路３のオペアンプ４の非反転入力端（＋）に接続される。

カレントミラー回路４２は、前述と同様に、定電流回路３のトランジスタ５に流れる電流をモニタする第１のトランジスタ４３、この第１のトランジスタ４３とカレントミラー構成を成す第２のトランジスタ４４とを有して構成される。カレントミラー回路４２を構成する第１、第２のトランジスタ４３、４４は、例えばｐｎｐトランジスタで構成される。第１のトランジスタ４３は、そのコレクタが定電流回路３のトランジスタ５のコレクタに接続され、そのエミッタが電源側に接続される。第２のトランジスタ４４は、そのエミッタが電源側に接続され、そのコレクタが半導体レーザ素子２のアノードに接続される。第１、第２のトランジスタ４３，４４のゲート同士が接続されると共に、そのゲートと定電流回路３のトランジスタ５のコレクタが接続される。

一方、マイクロコンピュータ３５と、第１、第２のＡ／Ｄコンバータ３６，４５と、第１、第２のＤ／Ａコンバータ３７、３８が配置される。第１のＡ／Ｄコンバータ３６の入力端が光学ピックアップ１１のパワーメータ２０の出力端に接続され、第１のＡ／Ｄコンバータ３６の出力端がマイクロコンピュータ３５に接続される。第１のＤ／Ａコンバータ３７の入力端がマイクロコンピュータ３５に接続され、その出力端が加算器３３のバイアス設定電圧が供給される第２の入力端に接続される。第２のＤ／Ａコンバータ３８の入力端がマイクロコンピュータ３５に接続され、その出力端が乗算器３４のゲイン設定電圧が供給される第２の入力端に接続される。第２のＡ／Ｄコンバータ４５は、その入力端が光学ピックアップ１１のモニタ用フォトディテクタ２２の出力端に接続され、その出力端がマイクロコンピュータ３５に接続される。

その他の構成は、第３実施の形態で説明したと同様であるので、重複説明を省略する。

次に、第４実施の形態のレーザ制御方法と共に、レーザ制御回路４７の動作を説明する。第４実施の形態では、第３実施の形態と同様に、定期的なキャリブレーションと、このキャリブレーションのインターバル内で一定期間毎のレーザ出力変動に対するレーザ制御とが行われる。すなわち、第４実施の形態においては、第２実施の形態で説明したと同様に、パワーメータ２０からの出力信号に基づいて、マイクロコンピュータ３５内のプログラムにより基準バイアス値と基準ゲイン値が得られる。この基準バイアス値と基準ゲイン値がそれぞれ第１、第２のＤ／Ａコンバータ３７、３８を介して加算器３３、乗算器３４に入力されて、規定入力に対して規定レーザ出力を得るための定期的なキャリブレーションが行われる。

一方、定期的なキャリブレーションのインターバル内で、一定期間毎にモニタ用フォトディテクタ２２からの検出信号に基づいて、マイクロコンピュータ３５内のプログラムによりバイアス補正値が得られる。このバイアス補正値が基準バイアス値に重畳されて第１のＤ／Ａコンバータ３７を介して加算器３３に入力される。これにより、定期的なキャリブレーションのインターバル内でレーザ出力が僅かに変動したときにも、適正なレーザ出力制御がなされる。

また、ゲイン変動が生じたときにも、モニタ用フォトディテクタ２２からの検出信号に基づいて、マイクロコンピュータ３５内のプログラムによりゲイン補正値が得られる。このゲイン補正値が基準ゲイン値に重畳されて第２のＤ／Ａコンバータ３８を介して乗算器３４に入力され、適正なレーザ出力制御がなされる。この場合、バイアス補正値とゲイン補正値を得て、共に基準バイス値及び基準ゲイン値を補正して短時間変動によるレーザ出力制御を行うこともできる。

第４実施の形態に係るレーザ制御方法及びレーザ制御回路によれば、定期的なキャリブレーションによる長期的なレ−ザ出力劣化に対する補正と、半導体レーザにより記録動作時による短時間のレーザ出力変動に対する補正を、共に行うことができる。これにより、長期にわたり、レーザ出力を安定化することができる。従って、光学ピックアップ１１として安定した特性を長期間維持することができる。

上述した本発明の実施の形態においては、基準バイアス値、基準ゲイン値を求め、自動で半導体レーザの照射レーザ出力を制御することができる。また、レーザ特性のバイアス値、ゲイン値を自動制御することで、レーザ出力の微小変動を抑制することができる。

このように、本実施の形態では、レーザ出力を安定化し、記録時の記録ピットばらつきを低減することができる。記録装置の光学ピックアップ自体の寿命を延ばすことができる。すなわち、レーザ制御により発光波形の補正を行うことで、ある程度、半導体レーザ素子や他の光学部品が劣化しても、必要な発光特性、レーザ出力が得られる。さらに、光学ピックアップの交換回数や、光学ピックアップ内の部品交換頻度が減少する。いわゆるダウンタイムの減少を図ることができる。

本実施の形態は、ＣＤ、ＤＶＤ、ＢＤなどの光ディスクに適用することができるが、特に高密度記録のＢＤに適用して好適である。

上例では、本発明を光ディスク原盤を作製する際の半導体レーザ出力の制御に適用したが、その他、光ディスクへの情報記録時、あるいは光ディスクの再生時の半導体レーザ出力の制御にも適用することができる。再生の場合は、各実施の形態のレーザ制御回路の乗算器３４に入力信号として高周波パルス信号を入力する。別の形態としては、乗算器３４に入力信号としてＤＣ（直流）信号を入力する。または、入力信号を０Ｖ或いはＤ／Ａコンバータ３８の出力を０Ｖとして乗算器３４の出力を０Ｖとし、Ｄ／Ａコンバータ３７からＤＣ（直流）出力を加算器３３に与え、バイアス設定電圧により再生に必要な所定の出射光量を得る。このとき再生ノイズが大きい場合は別途、高周波重畳回路をレーザに付加しても良い（高周波重畳回路は一般的である為説明は省略する）。

半導体レーザの所要の出力及びダイナミックレンジは、記録時と再生時で異なる。そのため、レーザ特性の直線性などが異なる低出力、高出力の各々で定期的なキャリブレーションを行ってもよい。また、図１の光学ピックアップ１１内において、対物レンズ１９の焦点位置近傍に配置したレーザ出力の検出手段としては、パワーメータ２０そのものを用いてもよいが、パワーメータにより予めキャリブレーションしたフォトディテクタを用いてもよい。

本発明は、図示しないが、図１の光学ピックアップ１１と各実施の形態のいずれかのレーザ制御回路３１、４１、４４、４７の組み合わせ構造を備えた半導体レーザ駆動装置を構成することができる。

本発明に適用される光学ピックアップの実施の形態を示す構成図である。 本発明に係る第１実施の形態のレーザ制御回路の構成図である。 本発明に係る第２実施の形態のレーザ制御回路の構成図である。 本発明に係る第３実施の形態のレーザ制御回路の構成図である。 本発明に係る第４実施の形態のレーザ制御回路の構成図である。 本発明に適用される定電流回路を用いたレーザ制御回路を示す構成図である。 図６のレーザ制御回路の周波数特性図である。 本発明の説明に供するレーザ特性図である。 レーザ出力が変動した場合のレーザ特性図である。 Ａ，Ｂ レーザ出力の発光波形を示す波形図である。 従来のレーザ制御回路の一例を示す構成図である。 図１１のレーザ出力回路の周波数特性図である。 従来のレーザ制御回路の他の例を示す構成図である。 図１３のレーザ制御回路の周波数特性図である。 図１３のレーザ制御回路の低域が変動した周波数特性図である。 図１３のレーザ制御回路の低域が変動した周波数特性図である。 適正なレーザ出力波形を示す波形図である。 レーザ出力波形が劣化した波形図である。

符号の説明

２・・半導体レーザ素子、３・・定電流回路、４・・オペアンプ、５・・トランジスタ、６，７・・抵抗、１１・・光学ピックアップ、１４・・コリメータレンズ、１５・・アナモフィックスプリズム、１６・・１／２波長板、１７・・偏光ビームスプリッタ、１８・・１／４波長板、１９・・対物レンズ、２０・・パワーメータ、２１・・集光レンズ、２２・・モニタ用フォトディテクタ、３１，４１，４６，４７・・レーザ制御回路、３３・・加算器、３４・・乗算器、３５・・マイクロコンピュータ、３６，４５・・Ａ／Ｄコンバータ、３７，３８・・Ｄ／Ａコンバータ、４２・・カレントミラー回路

Claims (14)

1. 半導体レーザ素子に流れる電流を一定にする定電流回路と、前記定電流回路の前段に接続された加算器及び乗算器とを有するレーザ制御回路と、
   照射レーザ出力を検出するキャリブレーション用の検出手段とを用い、
   前記検出手段からの検出信号に基づいて、前記乗算器に入力される規定入力に対する規定レーザ出力が得られるための基準バイアス値と基準ゲイン値を求め、
   前記基準バイアス値を前記加算器に入力し、前記基準ゲイン値を前記乗算器に入力し、キャリブレーションにより、前記半導体レーザ素子の照射レーザ出力を制御する
   レーザ制御方法。
2. 前記半導体レーザ素子からのレーザ光のモニタ用光検出器を用い、
   前記モニタ用光検出器から得られる検出信号に基づいて、前記基準バイアス値を自動制御し、
   前記照射レーザ出力の微小変動を制御する
   請求項１記載のレーザ制御方法。
3. 前記半導体レーザ素子からのレーザ光のモニタ用光検出器を用い、
   前記モニタ用光検出器からの検出信号に基づいて、前記基準バイアス値と前記基準ゲイン値を自動制御し、
   前記照射レーザ出力の微小変動を制御する
   請求項１記載のレーザ制御方法。
4. 前記キャリブレーションを定期的に行う
   請求項１記載のレーザ制御方法。
5. 前記入力信号が記録用の書込み信号である
   請求項１記載のレーザ制御方法。
6. 前記入力信号が再生用の読取り信号である
   請求項１記載のレーザ制御方法。
7. 半導体レーザ素子に流れる電流を一定にする定電流回路と、
   前記定電流回路のオペアンプに接続され、前記半導体レーザ素子の照射レーザ出力を検出する検出手段からの検出信号に基づいて求めた基準バイアス値が入力される加算器と、
   前記加算器に接続され、前記検出手段からの検出信号に基づいて求めた基準ゲイン値と、入力信号とが入力される乗算器とを有し、
   自動で前記半導体レーザの照射レーザ出力を制御する
   レーザ制御回路。
8. 前記半導体レーザ素子からのレーザ光のモニタ用光検出器を有し、
   前記モニタ用光検出器からの検出信号に基づいて、前記基準バイアス値を自動制御し、
   前記照射レーザ出力の微小変動を制御する
   請求項７記載のレーザ制御回路。
9. 前記半導体レーザ素子からのレーザ光のモニタ用光検出器を有し、
   前記モニタ用光検出器からの検出信号に基づいて、前記基準バイアス値と前記基準ゲイン値を自動制御し、
   前記照射レーザ出力の微小変動を制御する
   請求項７記載のレーザ制御回路。
10. マイクロコンピュータと、
    前記検出手段の出力端と前記マイクロコンピュータとの間に接続された第１のＡ／Ｄコンバータと、
    前記マイクロコンピュータと前記加算器の基準バイアス値が入力される入力端との間に接続された第１のＤ／Ａコンバータと、
    前記マイクロモンピュータと前記乗算器の基準ゲイン値が入力される入力端との間に接続された第２のＤ／Ａコンバータと、
    前記モニタ用光検出器の出力端と前記マイクロコンピュータとの間に接続された第２のＡ／Ｄコンバータとを
    有する請求項７記載のレーザ制御回路。
11. マイクロコンピュータと、
    前記検出手段の出力端と前記マイクロコンピュータとの間に接続された第１のＡ／Ｄコンバータと、
    前記マイクロコンピュータと前記加算器の基準バイアス値が入力される入力端との間に接続された第１のＤ／Ａコンバータと、
    前記マイクロモンピュータと前記乗算器の基準ゲイン値が入力される入力端との間に接続された第２のＤ／Ａコンバータとを
    有する請求項７記載のレーザ制御回路。
12. 前記定電流回路の後段に接続され、一方の電流路に前記半導体レーザ素子が接続された
    カレントミラー回路を有する
    請求項７記載のレーザ制御回路。
13. 前記入力信号が記録用の書込み信号である
    請求項７記載のレーザ制御回路。
14. 前記入力信号が再生用の読取り信号である
    請求項７記載のレーザ制御回路。

Images