JPH1041569A

JPH1041569A - 半導体レーザ制御装置

Info

Publication number: JPH1041569A
Application number: JP19614296A
Authority: JP
Inventors: Masaaki Ishida; 雅章石田; Hidetoshi Ema; 秀利江間
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-07-25
Filing date: 1996-07-25
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】バイポーラトランジスタ構成をベースとして
集積化を図る上で、バイポーラトランジスタ構成の特徴
を活かして信頼性のあるデータ転送の高速化を実現す
る。【解決手段】集積回路２０をバイポーラトランジスタ
で構成した場合、入力データが入力される部分をエミッ
タ・カップルド・ロジック回路７１で構成することによ
り、例えば、５００ｍＶ程度の電圧スイング量を持てば
論理が成立するので、入力部の電圧スイングが小さくな
るようにして入力データを入力させることができ、波形
立上りの時定数を見掛け上、小さくして高速転送できる
ようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザプリンタ、
デジタル複写機、光ディスク装置、光通信装置等におけ
る光源として用いられる半導体レーザを駆動制御するた
めの半導体レーザ制御装置に関する。

【０００２】

【従来の技術】半導体レーザは極めて小型であって、か
つ、駆動電流により高速に直接変調を行うことができる
ので、近年、レーザプリンタ等の光源として広く使用さ
れている。

【０００３】しかし、半導体レーザの駆動電流と光出力
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。この問題を解決して半導体レーザの利点を活か
すために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃ
ontrol）回路が提案されている。

【０００４】このＡＰＣ回路は以下の〜の３つの方
式に大別される。半導体レーザの光出力を受光素子によりモニタし、
この受光素子に発生する半導体レーザの光出力に比例す
る受光電流に比例する信号と、発光レベル指令信号とが
等しくなるように、常時、半導体レーザの順方向電流を
制御する光・電気負帰還ループにより半導体レーザの光
出力を所望の値に制御する方式。パワー設定期間内には半導体レーザの光出力を受光
素子によりモニタし、この受光素子に発生する受光電流
（半導体レーザの光出力に比例する）に比例する信号
と、発光レベル指令信号とが等しくなるように半導体レ
ーザの順方向電流を制御し、パワー設定期間外にはパワ
ー設定期間中に設定した半導体レーザの順方向の値を保
持することにより、半導体レーザの光出力を所望の値に
制御するとともに、パワー設定期間外にはパワー設定期
間中に設定した半導体レーザの順方向電流を情報に基づ
いて変調することにより半導体レーザの光出力に情報を
載せる方式。半導体レーザの温度を測定し、その測定した温度信
号によって半導体レーザの順方向電流を制御したり、又
は、半導体レーザの温度を一定とするように制御するこ
とで、半導体レーザの光出力を所望の値に制御する方
式。

【０００５】半導体レーザの光出力を所望の値とするた
めには、の方式が望ましい。しかし、受光素子の動作
速度や、光・電気負帰還ループを構成している増幅素子
の動作速度等の限界により制御速度に限界が生じる。例
えば、制御速度の目安として、光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ₀ としたとき、半導体レーザの光出力のステップ
応答特性は、Ｐ_out＝Ｐ₀｛１−exp(−２πｆ₀ｔ）｝Ｐ_out；半導体レーザの光出力Ｐ₀ ；半導体レーザの設定された光強度ｔ；時間により近似される。

【０００６】半導体レーザの多くの使用目的では、半導
体レーザの光出力を変化させた直後から、設定された時
間τ₀ が経過するまでの全光量（光出力の積分値∫Ｐ
_out・ｄｔ）が所定の値となることが必要とされ、 ∫Ｐ_out・ｄｔ＝Ｐ₀・τ₀｛１−（１／２πｆ₀τ₀ )
［１−exp（−２πｆ₀τ₀ )］｝のような式で表される。

【０００７】仮に、τ₀ ＝５０ns、誤差の許容範囲を
０．４％とした場合、ｆ₀ ＞８００ＭＨｚとしなければ
ならず、これは極めて困難である。

【０００８】また、の方式では、の方式による上記
のような問題は発生せず、半導体レーザを高速に変調す
ることが可能であるので多用されている。しかし、この
の方式によると、半導体レーザの光出力を常時制御し
ている訳ではないので、外乱等により容易に半導体レー
ザの光量変動を生じてしまう。外乱としては、例えば、
半導体レーザのドゥループ特性があり、半導体レーザの
光量はこのドゥループ特性により容易に数％程度の誤差
を生じてしまう。半導体レーザのドゥループ特性を抑制
する試みとして、半導体レーザの熱時定数に半導体レー
ザ駆動電流の周波数特性を合わせて補償する方法などが
提案されているが、半導体レーザの熱時定数は各半導体
レーザ毎に個別にばらつきがあり、また、半導体レーザ
の周囲環境により異なる等の問題がある。

【０００９】このような点を考慮した改良方式が、例え
ば、特開平２−２０５０８６号公報により提案されてい
る。同公報によれば、図１１に示すように、半導体レー
ザ１の光出力を受光素子２によりモニタし、その出力と
発光レベル指令信号（DATA）とが等しくなるように、常
時、半導体レーザ１の順方向電流を制御する光・電気負
帰還ループ３と、発光レベル指令信号（DATA）を半導体
レーザ１の順方向電流に変換する電流駆動部４とを有
し、光・電気負帰還ループ３の制御電流と電流駆動部４
により生成された駆動電流の和（又は、差）の電流によ
って半導体レーザ１の光出力を制御する方式が開示され
ている。図示例では、前記光・電気負帰還ループ３は半
導体レーザ１と受光素子２とＩ_DA1なる定電流源５と反
転増幅器６とにより構成され、この反転増幅器６の出力
により、抵抗Ｒ_eとともに半導体レーザ１に直列に接続
された駆動トランジスタ７を駆動制御するように構成さ
れている。また、電流駆動部４はＩ_DA2なる定電流源８
により構成されている。

【００１０】これによれば、半導体レーザ１を電流駆動
部４により直接駆動する電流に相当する光出力をＰ_Sと
した場合、半導体レーザ１の光出力のステップ応答特性
は、Ｐ_out＝Ｐ₀ ＋（Ｐ_S −Ｐ₀ )｛１−exp(−２πｆ₀ｔ
)｝で近似される。Ｐ_S≒Ｐ₀ であれば、瞬時に半導体レー
ザの光出力がＰ₀ に等しくなるので、ｆ₀ の値は光・電
気負帰還ループ３のみの場合に比べて小さくてよい。図
１２（ａ）が光・電気負帰還ループ３のみによる場合の
光出力の変化の様子を示すのに対し、図１２（ｂ）は電
流駆動部４による定電流分Ｉ_DA2が付加された場合の光
出力の変化の様子を示す。現実的には、ｆ₀ ＝４０ＭＨ
ｚ程度であればよく、この程度の交叉周波数であれば容
易に実現できる。

【００１１】また、特開平５−６７８３３号公報におい
ては、上述した特開平２−２０５０８６号公報に示され
るような構成要素に関して、バイポーラトランジスタを
用いたＩＣ化により光・電気負帰還ループの設計を容易
にした点が記載されている。

【００１２】次に、レーザプリンタを例に採り、１ドッ
ト多値化技術の経緯について説明する。レーザプリンタ
は、当初、ラインプリンタに代わるノンインパクトプリ
ンタとして開発されたが、レーザプリンタの高速高解像
性からイメージプリンタとしての適用が早くから検討さ
れ、ディザ法をベースとした様々な記録方法が実用化さ
れている。また、近年の半導体技術の急速な進展によ
り、処理可能な情報量が急速に増大し、レーザプリンタ
においては、１ドット多値化技術が実用化され、より確
実にイメージプリンタとしての地位を固めつつある。し
かしながら、現行の多値化レベルはハイエンド機におい
ては８ビット相当の出力レベルを備えているが、ローエ
ンド機では高々数値程度に抑えられている。これは、一
因としては情報量の多さもあるが、主として、１ドット
多値化出力を実現する半導体レーザ制御変調部の回路規
模が大きく高価であることによる。

【００１３】現在、１ドット多値化出力を行う半導体レ
ーザ制御変調方式としては、Ａ．光強度変調方式Ｂ．パルス幅変調方式Ｃ．パルス幅強度混合変調方式が提案されている。

【００１４】Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodu
lation）光出力自身を変化させて記録する方式であり、中間露光
領域を利用して中間調記録を実現するため、印字プロセ
スの安定化が重要な要件であり、印字プロセスに対する
要求が厳しくなる。しかしながら、半導体レーザの制御
変調は容易となる。

【００１５】Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse
Ｗidth Ｍodulation）光出力レベルとしては２値であるが、その発光時間（つ
まり、パルス幅）を変化させて記録する方式であるの
で、ＰＭ方式と比較すると、中間露光領域の利用度が少
なく、さらに、隣接ドットを結合させることにより中間
露光領域を一層低減させることが可能となる（印字プロ
セス安定性に対する要求が低減する）。しかし、パルス
幅設定を８ビット、かつ、隣接ドット結合を実現する場
合には半導体レーザ制御変調部の構成は複雑となる。

【００１６】Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋
ＰＭ方式）ＰＭ方式では印字プロセスの安定化への要求が厳しくな
り、ＰＷＭ方式では半導体レーザ制御変調部が複雑とな
る問題を有することから、これらのＰＭ方式とＰＷＭ方
式とを組み合わせた方式であり、例えば、特開平６−３
４７８５２号公報中に開示されている。

【００１７】この変調方式は、基本的には２値記録方式
であり、印字プロセスに対して安定であるＰＷＭ方式を
基調とし、そのパルス間の移り変わり部をＰＭ方式によ
り補完する方式である。この変調方式は、同じ階調数を
実現する場合、各々単独の変調方式に比較して、必要と
なるパルス幅数、パワー値数が組み合わせることにより
少なくなるので、各々の方式分の構成を容易に達成で
き、印字プロセスに対して安定であると同時に集積化に
適しており、小型化・低コスト化を図ることができる。

【００１８】このような変調方式を実現するため、半導
体レーザ制御装置には、基本的には図１３に示すような
画像データと画素クロックとを入力とするパルス幅生成
部及びデータ変調部１１が設けられ、このパルス幅生成
部及びデータ変調部１１が図１３に例示したような回路
構成の半導体レーザ制御部及び半導体レーザ駆動部１２
に対する発光レベル指令信号なるDATAを出力するように
構成されている。即ち、入力される画像データに従って
パルス幅生成部及びデータ変調部１１によりＰＷＭ方式
を基調とし、その移り変わり部をＰＭ方式により補完す
る。

【００１９】その半導体レーザ３の光出力波形の基本概
念図を図１４に示す。図１４には説明を簡単にするた
め、パルス幅３値、パワー６値の合計１８階調を出力す
る場合における半導体レーザ３の光出力波形を模式的に
示すものである。この変調方式は、図示のように基本的
にはＰＷＭ方式であるので、中間露光領域を利用する強
度変調部は最小パルス幅で出力する必要がある。このよ
うな光出力を得るためには、例えば、図１５に示すよう
にパルス幅をＴとすると、パルス１に示すＴとパルス２
に示す（Ｔ＋ΔＴ）との２パルス、又は、パルス３に示
すＴとパルス４に示すΔＴ（ΔＴは最小パルス幅）との
２パルスを生成すればよい。Ｔのパルスにおいて全ビッ
トをＨレベルにし、ΔＴのパルスにおいてデータに従っ
て各ビットをオン・オフさせれば、図１４や図１５に示
すような光出力の波形を得ることができる。図１５
（ａ）は左寄せの光波形、図１５（ｂ）は右寄せの光波
形を示す。

【００２０】このような１ドット内でのパルス幅強度混
合変調方式をより具体的に実現するため、Ｃ‐ＭＯＳデ
バイスを用いたＩＣ化によりパルス幅生成部を簡便に構
成し、バイポーラトランジスタを用いたＩＣ化により光
・電気負帰還ループ部の設計を容易にする提案が、例え
ば特開平６−３４７８５２号公報等によりなされてい
る。

【００２１】

【発明が解決しようとする課題】ところが、この特開平
６−３４７８５２号公報に示される方式によっても、光
・電気負帰還ループによる制御量を少なくする電流加算
方式と、１ドット内でのパルス内でのパルス幅強度混合
変調方式とを、より小型で省電力化を達成し得るように
集積度を高めた構成で実現し、より高速かつ高精度に機
能させる上では、まだ、改良の余地がある。

【００２２】特に、ハーネス等を用いたデータの転送を
考えただけでも以下のような課題がある。例えば、特開
平６−３４７８５２号公報等に示されるように入力デー
タが入力されるパルス幅生成部及びデータ変調部がＣ‐
ＭＯＳデバイスにより構成される場合、このＣ‐ＭＯＳ
デバイスの動作原理が一般的にスイッチ動作（即ち、オ
ン・オフ動作）であるので、入力データの入力レベルと
しては０‐５Ｖ若しくは０‐３Ｖ程度が必要とされてい
る。一般に、ハーネス等の伝送線路においては、線路の
特性インピーダンスＺは、Ｚ＝√（Ｌ／Ｃ）で表され、
線路１cm当たりＬ＝１０ｍＨ／cm、Ｃ＝０．７ｐＦ／cm
とすると、Ｚ≒１２０Ωとなる。図１６はＣ‐ＭＯＳデ
バイスを用いた集積回路１４構成の場合のハーネス１５
を利用した入力データの入力例を示し、例えば、抵抗値
が各々３３０Ω，２２０Ωに設定された分圧抵抗Ｒ_A，
Ｒ_Bの接続中点を介して集積回路１４内に取り込まれて
いる。１６は定電流源である。いま、ハーネス長を５０
cmとすると、入力データの転送に伴うデータ波形の立上
り時定数τは、τ＝ＣＲ＝３５ｐＦ×１２０Ω＝４nsと
なる。つまり、１０‐９０％で考えれば、図１７に示す
ように、ｔ≒２．５τ＝１０nsとなる。これでは、同期
させてデータ転送を行うにはせいぜい２５ＭＨｚ（４０
ns相当）が限度となり、２５ＭＨｚ以上のデータ転送の
高速化を図るのが困難となる。ちなみに、パルス幅生成
部及びデータ変調部に関して単にバイポーラトランジス
タで構成したとしても、Ｃ‐ＭＯＳデバイスによる場合
とのインタフェースを考慮し、入力データの入力レベル
としては０‐５Ｖ若しくは０‐３Ｖ程度に設定するのが
一般的であり、上記の課題が残り、データ転送の高速化
を図るのが困難となる。また、入力データの電圧スイン
グ量が大きいため、その分、ＥＭＩ対策（電磁波対策）
や省電力化も問題となる。

【００２３】また、この種の半導体レーザ制御装置にお
いて、発光指令信号生成部の電流は直流的にはモニタ用
受光素子のモニタ電流であるので、集積化構成した場合
集積回路内部の温度変化の影響を受けない電流とする必
要があるが、特に対策が考慮されていないので、モニタ
電流の安定化も問題となる。この安定化が確保されない
と広範囲のモニタ電流に対応できないものとなってしま
う。

【００２４】さらには、この種の半導体レーザ制御装置
が備えている光・電気負帰還ループなる制御系の設計に
関してその制御速度が一律に設定されているので、設計
の自由度に欠け、制御速度を所望の速度に自在に設定で
きない不都合もある。

【００２５】そこで、本発明は、バイポーラトランジス
タ構成をベースとして集積化を図る上で、バイポーラト
ランジスタ構成の特徴を活かして信頼性のあるデータ転
送の高速化を実現し得ることを目的とする。

【００２６】

【課題を解決するための手段】請求項１記載の発明は、
入力データに基づいて、この入力データに対しパルス幅
変調と強度変調とを同時に行う発光指令信号を生成する
パルス幅変調・強度変調信号生成部と、半導体レーザと
この半導体レーザの光出力をモニタする受光素子ととも
に光・電気負帰還ループを形成して前記受光素子から得
られる前記半導体レーザの光出力に比例した受光信号と
前記パルス幅変調・強度変調信号生成部から与えられる
発光指令信号とが等しくなるように前記半導体レーザの
順方向電流を制御する誤差増幅部と、前記光・電気負帰
還ループの制御電流との和又は差の電流により前記半導
体レーザの駆動を制御するように生成されて前記パルス
幅変調・強度変調信号生成部から与えられる発光指令信
号に応じた駆動電流を前記半導体レーザに順方向電流と
して流す電流駆動部とを備え、これらのパルス幅変調・
強度変調信号生成部と誤差増幅部と電流駆動部とがバイ
ポーラトランジスタによる１チップの集積回路で形成さ
れ、前記入力データが入力される前記パルス幅変調・強
度変調信号生成部の入力部にエミッタ・カップルド・ロ
ジック回路を含んでいる。

【００２７】従って、集積回路をバイポーラトランジス
タで構成した場合、入力データが入力される部分をエミ
ッタ・カップルド・ロジック回路で構成することによ
り、例えば、５００ｍＶ程度の電圧スイング量を持てば
論理が成立するので、入力部の電圧スイングが小さくな
るようにして入力データを入力させることができ、波形
立上りの時定数を見掛け上、小さくして高速転送させる
ことが可能となる。この結果、入力エネルギーも極減す
るため、ＥＭＩ対策、省電力化を図る上でも有利とな
る。

【００２８】請求項２記載の発明は、請求項１記載の発
明と同様にパルス幅変調・強度変調信号生成部と誤差増
幅部と電流駆動部とをバイポーラトランジスタによる１
チップの集積回路で形成した上で、パルス幅変調・強度
変調信号生成部に対する入力データの入力部がインピー
ダンス整合回路により形成されている。従って、データ
転送部での反射が防止され、データ転送の高速化、ＥＭ
Ｉ対策、省電力化を図る上で有利となる。

【００２９】請求項３記載の発明は、請求項１記載の発
明と同様にパルス幅変調・強度変調信号生成部と誤差増
幅部と電流駆動部とをバイポーラトランジスタによる１
チップの集積回路で形成した上で、パルス幅変調・強度
変調信号生成部に入力される前記入力データが各入力デ
ータ毎に正論理と負論理との組合せに２分割されて２本
線を通してパラレルに入力されるように構成している。
従って、入力部の電圧スイング量をより小さくすること
ができ、データ転送の高速化、ＥＭＩ対策、省電力化を
図る上でも有利となり、さらには、ノイズがあっても正
論理と負論理との双方がノイズの影響を受けて相殺され
るためノイズに強いデータ転送が確保される。

【００３０】請求項４記載の発明においては、請求項１
及び２記載の発明の双方の作用が得られ、請求項５記載
の発明においては、請求項２及び３記載の発明の双方の
作用が得られ、請求項６記載の発明においては、請求項
１ないし３記載の発明の全ての作用が得られる。

【００３１】請求項７記載の発明は、請求項１記載の発
明と同様にパルス幅変調・強度変調信号生成部と誤差増
幅部と電流駆動部とをバイポーラトランジスタによる１
チップの集積回路で形成した上で、前記パルス幅変調・
強度変調信号生成部が前記半導体レーザに対してパルス
幅変調と強度変調とを同時に行う発光指令信号生成部を
備え、この発光指令信号生成部の電流値を設定する外付
け素子を有している。従って、発光指令信号生成部の電
流は直流的には受光素子のモニタ電流であるので、集積
回路内部の温度変化の影響を受けない電流とする必要が
あるが、外付け素子を調整することにより半導体レーザ
及び受光素子の特性に合わせて所望の光出力が得られる
ようにモニタ電流を安定化させることができる。また、
広範囲なモニタ電流に対応することも可能となる。

【００３２】請求項８記載の発明は、請求項１記載の発
明と同様にパルス幅変調・強度変調信号生成部と誤差増
幅部と電流駆動部とをバイポーラトランジスタによる１
チップの集積回路で形成した上で、光・電気負帰還ルー
プの制御速度を設定する外付け素子を有している。従っ
て、制御系の設計の自由度が増す上に、制御速度も所望
の値に自在に設定できる。

【００３３】

【発明の実施の形態】本発明の実施の一形態を図１ない
し図９に基づいて説明する。本発明の半導体レーザ制御
装置は、例えば、レーザプリンタ等における光書込用に
用いられる半導体レーザの光出力を制御するための制御
装置として適用されている。ここに、本実施の形態にあ
っても基本的には前述したようなパルス幅強度混合変調
方式や、光・電気負帰還ループの負担を軽減させる光・
電気負帰還ループ＋加算電流値制御方式を踏襲してお
り、図１１ないし図１５で示した部分と同一部分は同一
符号を用いて示す。

【００３４】即ち、本実施の形態における半導体レーザ
制御装置１３は、概略的には、図１３に示したように、
パルス幅変調・強度変調信号生成部１１と半導体レーザ
制御部及び駆動部１２とにより構成されている。

【００３５】図２に、本実施の形態における半導体レー
ザ制御装置１３の、より詳細な構成例を示す。まず、本
実施の形態では、入力データをパルス幅変調データと強
度変調データとに変換した複数のパルスを生成するパル
ス幅変調・強度変調信号生成部１１と半導体レーザ制御
部及び駆動部１２とが、その一部の構成要素を除く殆ど
の要素に関して１チップの集積回路２０として集積化さ
れて構成されている。より詳細には、一部の回路構成に
関して例示する如く、バイポーラトランジスタにより１
チップ化されている。

【００３６】まず、半導体レーザ制御部及び駆動部１２
側について説明する。光・電気負帰還ループ３は、発光
指令信号設定部２１と発光指令信号生成部２２と誤差増
幅器２３（反転増幅器６に相当する）と電流駆動部２４
と半導体レーザ１と受光素子２とにより構成されてい
る。前記発光指令信号生成部２２は第１発光指令信号生
成部２２ａと第２発光指令信号生成部２２ｂとにより構
成されている。動作としては、変調されたデータに従っ
て第１発光指令信号生成部２２ａにて生成された電流
と、半導体レーザ１の光出力に比例して受光素子２より
出力されるモニタ電流とを比較し、その誤差分を誤差増
幅器２３及び電流駆動部２４を介して半導体レーザ１の
順方向電流に変換することにより光・電気負帰還ループ
３を構成する。ここで、一般に半導体レーザ１の微分量
子効率や受光素子２の光・電気変換受光感度には素子ば
らつきがあるので、各々の特性に合わせて、電流値を設
定する必要がある。このような素子ばらつきに関して
は、前記発光指令信号設定部２１において、半導体レー
ザ１が所望の光出力となるように外部からの電流設定信
号により電流値Ｉ_DA1、即ち、直流動作的には受光素子
２のモニタ電流値を設定することにより、個体差を吸収
して半導体レーザ１が常に所望の光出力となるように設
定することが可能となる。

【００３７】前記電流駆動部２４は、例えば差動スイッ
チ構成で前記誤差増幅器２３の出力を所望の電位分瞬時
に電圧シフトする高速電圧シフト部２５として構成され
ている。この高速電圧シフト部２５による電圧シフト
は、瞬時に半導体レーザ１の順方向電流となり、半導体
レーザ１の光出力の高速変調が可能とされている。特
に、光・電気負帰還ループ３なる制御系内にこの電流駆
動部２４として機能する高速電圧シフト部２５を有して
光・電気負帰還ループ３側と同一の出力部を持たせるこ
とにより、集積回路２０を構成する上で、素子数の低減
と消費電力の低減とを図れる。

【００３８】図３に誤差増幅器２３及び高速電圧シフト
部２５のバイポーラトランジスタを用いた回路構成例を
示す。まず、発光指令信号生成部２２（第１発光指令信
号生成部２２ａ）にあるＰＤ端子において、この発光指
令信号生成部２２中の後述するＤ／Ａ変換部により入力
されたデータを電流Ｉ_DA1に変換し、受光素子２より半
導体レーザ１の光出力に比例して流れるモニタ電流Ｉ_PD
と比較し、その結果を発光指令信号生成部２２中のトラ
ンジスタＱ₁ のベースにおいて検出する。この結果をト
ランジスタＱ₂ ，Ｑ₃ 等で構成される差動アンプ４１に
入力し、その出力を抵抗Ｒ₁ を介してＬＤ端子より半導
体レーザ１の順方向電流とする光・電気負帰還ループ３
を構成している。ここに、差動アンプ４１よりＬＤ端子
に至る間に、トランジスタＱ₄ ，Ｑ₅ ，抵抗Ｒ₂ 等で構
成されて差動回路となる差動スイッチ４２によりその出
力を所望の電位分、瞬時に電圧シフトするように高速電
圧シフト部２５が構成されている。この電圧シフトは、
トランジスタＱ₆ 〜Ｑ₈ 等で構成されるエミッタフォロ
ワ４３を介して瞬時に半導体レーザ１の順方向電流とな
る。ここに、本実施の形態においては、前述したよう
に、最終的に半導体レーザ１を駆動する駆動トランジス
タ７と抵抗Ｒ_eとを集積回路２０に対して外付けとして
おり、この駆動トランジスタ７と抵抗Ｒ_eには、半導体
レーザ１を駆動するために数十〜数百ｍＡ程度の電流を
流す必要があるが、本実施の形態のような構成の場合、
半導体レーザ制御部及び駆動部１２内部における電流
は、駆動部（駆動トランジスタ７）につながる出力部に
おいてもせいぜい数ｍＡで十分であるので、消費電力が
低減し、集積化（ＬＳＩの開発）が容易となる。図３に
示す回路において、電流駆動部２４の電圧シフト量を決
定しているのが、抵抗Ｒ₂ ，Ｒ₃ 、トランジスタＱ₉ 等
であるが、上述したように半導体レーザ１の微分量子効
率には素子ばらつきがあり、また、経時変化による効率
劣化があるため、半導体レーザ１の微分量子効率を微分
量子効率検出部３２で検出し、この電圧シフト量を設定
する構成とすることにより、前述した図１４（ｂ）に示
したような光出力Ｐ_Sが重畳された理想的な光出力を得
ることができる。また、図３に示す回路において、トラ
ンジスタＱ₂ ，Ｑ₃ 等で構成される差動アンプ４１は、
抵抗Ｒ₄において電源電圧Ｖccよりの降下電圧としてそ
の出力を構成しているが、光・電気負帰還ループ３は半
導体レーザ１の光出力をリアルタイムで制御しているの
で、電源電圧変動も同時に制御している。また、受光素
子２を経てＰＤ端子（第１発光指令信号生成部２２ａ中
のトランジスタＱ₁ のベース電位）にて検出した結果
を、差動アンプ４１に入力する過程で、トランジスタＱ
₁₁，Ｑ₁₂，抵抗Ｒ₄ を介して帰還をかけており、この差
動アンプ４１の電圧ゲインを抵抗Ｒ₅ ，Ｒ₆ の抵抗値に
より決定し、ゲインを小さくすることでこの差動アンプ
４１の交叉周波数をより高くし制御速度を向上させてい
る。ここに、抵抗Ｒ₅ ，Ｒ₆ が請求項８記載の発明にい
う外付け素子に相当する。これらの抵抗Ｒ₅ ，Ｒ₆ の抵
抗値を変化させることにより制御系（光・電気負帰還ル
ープ３）の制御速度を可変し得る。

【００３９】半導体レーザ１の微分量子効率を検出し、
電圧シフト量を設定する機能を実現するためのブロック
が、図２中では、タイミング生成部３１、微分量子効率
検出部３２、メモリ部３３及び加算電流設定部３４によ
り構成されている。これにより、概略的には、タイミン
グ生成部３１において誤差増幅器２３の制御速度より十
分遅いタイミング信号を生成し、そのタイミングにおい
て半導体レーザ１の微分量子効率を微分量子効率検出部
３２により検出し、その検出結果をメモリ部３３に記録
し、そのメモリ部３３のデータに従い、加算電流設定部
３４の電流値を設定する。この動作は電源投入時若しく
はリセット時（半導体レーザ１の光出力オフ時）といっ
た所定のイニシャライズ時だけイニシャライズ動作とし
て行われ、通常動作時には、加算電流設定部３４の電流
値を保持する。また、前記集積回路２０中にはタイミン
グ生成部３１に接続されたスタートアップ部３５が設け
られている。

【００４０】次いで、発光指令信号設定部２１及び発光
指令信号生成部２２のバイポーラトランジスタを用いた
回路構成例を図４ないし図６に示す。図４が発光指令信
号設定部２１、図５が第１発光指令信号生成部２２ａ、
図６が第２発光指令信号生成部２２ｂを示す。

【００４１】まず、発光指令信号設定部２１の構成とし
ては、発光指令信号生成部２２の電流設定、加算電流設
定部３４の電流設定、発光指令信号生成部２２の電流の
ベース電流補償部、及び、発光指令信号生成部２２の電
流と加算電流設定部３４の電流とを連動させて外部信号
より調整する部分により構成されており、各々の部分を
図４に示す回路例により説明する。

【００４２】発光指令信号生成部２２の電流設定は、ト
ランジスタＱ₇₁のエミッタ電位と抵抗Ｒ₄₁とにより行わ
れる。ここに、前記発光指令信号生成部２２の電流は、
直流的には受光素子２のモニタ電流であるので、集積回
路２０（ＬＳＩ）内部の温度変化の影響を受けない電流
とする必要がある。つまり、トランジスタＱ₇₁のエミッ
タ電位は安定な電位、抵抗Ｒ₄₁は絶対精度の要求される
抵抗である必要がある。このため、トランジスタＱ₇₁の
エミッタ電位は電源部において生成した安定電位である
VREF11端子電位をトランジスタＱ₇₂〜Ｑ₇₅等で構成され
るボルテージフォロワ４１を介して生成し、この端子を
外部端子として、抵抗Ｒ₄₁を絶対精度、温度特性の良好
な外付け抵抗若しくは可変抵抗とする。ここに、抵抗Ｒ
₄₁が請求項７記載の発明にいう外付け素子に相当する。
この抵抗Ｒ₄₁の抵抗値を変化させることにより半導体レ
ーザ１及び受光素子２の特性に合わせて所望の光出力を
得るための調整が可能となる。

【００４３】加算電流設定部３４の電流設定はトランジ
スタＱ₇₁のエミッタ電位を基準にトランジスタＱ₇₁，Ｑ
₇₆，Ｑ₇₇を介してトランジスタＱ₇₁のエミッタ電位とほ
ぼ同電位となるトランジスタＱ₇₈のエミッタ電位と抵抗
Ｒ₄₂とにより決定し、IDA2SET 端子より加算電流設定部
３４へ出力する。

【００４４】発光指令信号生成部２２の電流のベース電
流補償部は、トランジスタＱ₇₇のベース電流により行
う。発光指令信号生成部２２の電流は、上述したように
外部の受光素子２により決定される絶対電流である必要
があるが、例えば、図４に示す回路構成例の場合、トラ
ンジスタＱ₇₁のエミッタ電位と抵抗Ｒ₄₁とで決定される
基準電流は絶対電流であるがその電流がカレントミラー
回路４２で反転された後、例えば、最下位ビットを流れ
る発光指令信号生成部２２での電流は、スイッチトラン
ジスタＱ₈₁〜Ｑ₈₃を経由してＰＤ端子より電流を引くの
で、これらのスイッチトランジスタを３個経由している
ことによる各々のトランジスタのベース電流誤差が発生
している。最下位ビットだけでなく、他のビットに関し
ても同様である。このようなベース電流誤差を補償する
ためにトランジスタＱ₇₇のベース電流量を調整する。つ
まり、本実施の形態の回路構成の場合、基準となる電流
に対してその基準電流のベース電流を経由するスイッチ
トランジスタの数だけ加算することにより、ベース電流
による誤差電流の発生や特性変化を抑制することが可能
となり、容易にベース電流補償を行える。

【００４５】次に、発光指令信号生成部２２の電流と加
算電流設定部３４の電流とを連動して外部信号より調整
する部分について説明する。前述したように、発光指令
信号生成部２２の電流設定と加算電流設定部３４の電流
設定とはトランジスタＱ₇₁のエミッタ電位と抵抗Ｒ₄₁と
により決定され、また、上述したようにトランジスタＱ
₇₁のエミッタ電位はVREF11端子電位を入力とし、トラン
ジスタＱ₇₂〜Ｑ₇₅等で構成されるボルテージフォロワ４
１の出力となっているが、VREF11端子と並列に抵抗
Ｒ₄₃，Ｒ₄₄、トランジスタＱ₇₉を介してVCONT 端子より
制御電圧を入力させる構成とすることにより、この制御
電圧によってトランジスタＱ₇₁のエミッタ電位を変化さ
せる。つまり、発光指令信号生成部２２の電流と加算電
流設定部３４の電流とを連動させて増減させることが可
能となる。

【００４６】次いで、発光指令信号生成部２２について
説明する。この発光指令信号生成部２２は５ビットＤ／
Ａ構成の第１の発光指令信号生成部２２ａと５ビットＤ
／Ａ構成の第２の発光指令信号生成部２２ｂとを主体と
し、さらに、電流加算駆動部、発光指令信号生成部２２
用の電流補償部、オフセット電流生成部を含んで構成さ
れている。

【００４７】まず、第１の発光指令信号生成部２２ａに
関しては５ビットのＤ／Ａ構成例としているが、より高
精度に光出力を設定したい場合であればビット数を増や
してもよく、また、パルス幅変調を主体とする場合であ
ればビット数を減らしてもよい。さらには、その電流生
成法に関しても、図示例のようにカレントミラー回路に
よる電流の反転と抵抗ラダー型Ｄ／Ａを組合せてもよ
い。

【００４８】電流加算駆動部は、電流Ｉ_DA1とその反転
電流とを各々トランジスタＱ₈₁，Ｑ₈₂のエミッタ電位で
検出し、エミッタフォロワＱ₈₃，Ｑ₈₄を介した後、誤差
増幅器２３及び電流駆動部２４中の差動スイッチ４２を
構成するトランジスタＱ₄ ，Ｑ₅ のベースに入力する。
トランジスタＱ₈₁，Ｑ₈₂のエミッタ電位は、Ｉ_DA1の電
流値をそのまま反映した電位となるので、トランジスタ
Ｑ₄ ，Ｑ₅ で構成される差動スイッチ４２においてもオ
ン・オフの２値出力ではなく、Ｄ／Ａを５ビットで構成
した場合には５ビットの電流駆動出力を高速に得ること
ができる。

【００４９】また、第２の発光指令信号生成部２２ｂ
は、第１の発光指令信号生成部２２ａと殆ど同じ構成で
あり、その電流源を決定する最低電位をDA1GND端子とし
て外部に出力している。これは、通常はＤ／Ａは第１の
発光指令信号生成部２２ａのみの１個で十分であるの
で、DA1GND端子をオープン（開放）として５ビット構成
の第２の発光指令信号生成部２２ｂを動作させない。若
しくは、最初からこの第２の発光指令信号生成部２２ｂ
はなくてもよいが、受光素子２のモニタ電流のばらつき
範囲が大きい、若しくは、いろいろな受光素子２（或い
は、半導体レーザ１）にも利用したく発光指令信号生成
部２２で設定する電流範囲が大きい場合には、あまり大
きな電流変化を１つのＤ／Ａで行うと、Ｄ／Ａのリニア
リティが悪くなったり、誤差電流が発生する不都合があ
る。このため、５ビットの第２の発光指令信号生成部２
２ｂが付加されている。さらに、より一層のダイナミッ
クレンジが要求される場合には、３個以上の発光指令信
号生成部を並列接続して設けるようにしてもよい。

【００５０】次に、集積回路２０中のパルス幅変調・強
度変調信号生成部１１側のより具体的な構成及び作用に
ついて、図７等を参照して以下に説明する。いま、本実
施の形態では、パルス幅変調を３ビット（即ち、８
値）、強度変調を５ビット（即ち、３２値）を組合せ、
合計で１ドット当たり８ビット階調（２５６値）を出力
し得る構成例とする。このパルス幅変調・強度変調信号
生成部１１は、例えば、データ変換部５１と、パルス幅
変調部５２と、ＰＬＬ構成のパルス生成発振器５３とに
より構成されている。前記パルス生成発振器５３は図８
に示すように入力クロックに同期した内部クロックＸ₀
と、このＸ₀ と同一周波数（即ち、入力クロックとも同
一周波数）で一定量ずつの位相差を持つパルスＸ₁ ，Ｘ
₂ ，〜，Ｘkの位相差が異なる複数個のパルスを生成す
る。パルス幅変調を８値とした場合、ｋ＝７であり、各
々のパルスの位相差は１／８・Ｔ_CK（Ｔ_CKは入力クロッ
クの周期）である。また、Ｘ₄ ，Ｘ₅ ，Ｘ₆ ，Ｘ₇ は、
各々Ｘ₀ ，Ｘ₁ ，Ｘ₂ ，Ｘ₃ の反転信号である。ここ
に、入力クロックに同期させるパルスは何れであっても
よく、図８ではパルスＸ₆ を同期させており、入力クロ
ックから１／４周期遅れたＸ₀ を内部クロックとしてい
る。前記データ変換部５１は入力された画像データをパ
ルス幅変調データＰＷＭDATAと強度変調データＰＭDATA
とに変換する機能を持つ。前記パルス幅変調部５２は前
記データ変換部５１から得られるパルス幅変調データＰ
ＷＭDATAに従ってパルス生成発振器５３の出力Ｘ_k 中か
ら２つのパルスＰＷ_on，ＰＷ_daを生成する機能を持つ。

【００５１】例えば、図１５（ａ）等に準じて、左寄せ
の光出力波形を得るための論理を記述すると、（１)
(２）式のように表される。

【００５２】

【数１】

【００５３】また、Ｄ_n1，Ｄ_n2，Ｄ_m1，Ｄ_m2，Ｄ_n1′，
Ｄ_n2′，Ｄ_m1′，Ｄ_m2′はパルス幅変調データＰＷＭDA
TAであり、画像データＤ₇ （ＭＳＢ）〜Ｄ₀ （ＬＳＢ）
のうち、上位３ビット、即ち、Ｄ₇ ，Ｄ₆ ，Ｄ₅ をパル
ス幅変調のためのデータとすると、（３）式で表され
る。

【００５４】

【数２】

【００５５】このような論理を実現するため、データ変
換部５１及びパルス幅変調部５２は例えば図９に示すよ
うに構成されている。まず、データ変換部５１中には各
々画像データＤ₀ 〜Ｄ₇ をパルス幅変調データＤ_ni，Ｄ
_ni′，Ｄ_mj，Ｄ_mj′に（３）式に従い変換する論理部６
１〜６４が設けられている。６５は画像データＤ₀ 〜Ｄ
₇ 中の下位５ビット分のデータを強度変調データＤ_pkと
してそのまま出力する論理部である。これらの論理部６
１〜６５は変調データを保持する手段（例えば、ラッチ
等）を有する。一方、パルス幅変調部５２中には各々パ
ルス幅変調データＤ_ni，Ｄ_ni′，Ｄ_mj，Ｄ_mj′に従って
パルスＸ_k の内の一つを選択するマルチプレクサ６６〜
６９が設けられている。さらに、これらのマルチプレク
サ６６〜６９の出力Ｘ_n ，Ｘ_n′ ，Ｘ_m ，Ｘ_m′ に関し
て（１）式の論理を実行するＡＮＤゲート７０ａ〜７０
ｄ及びＯＲゲート７０ｅ，７０ｆが設けられている。Ｏ
Ｒゲート７０ｅの出力がパルスＰＷ_da、ＯＲゲート７０
ｆの出力がパルスＰＷ_onとなる。このような主として論
理を実行するデータ変換部５１及びパルス幅変調部５２
についても、バイポーラトランジスタで集積化して構成
することができる。

【００５６】ここに、集積回路２０において画像データ
Ｄ₀ 〜Ｄ₇ が入力される入力部分の構成について図１を
参照して説明する。バイポーラトランジスタ構成の集積
回路２０中、画像データが入力されるデータ変換部５１
の入力部には図１（ａ）に示すようにＥＣＬ（エミッタ
・カップルド・ロジック）回路７１が設けられている
（請求項１記載の発明に相当する）。このＥＣＬ回路７
１は２つの対をなすトランジスタＱ_a，Ｑ_bのエミッタ
同士を差動接続したもので、これらのエミッタには定電
流源７２が接続されている。ここに、前記ＥＣＬ回路７
１はトランジスタＱ_a，Ｑ_bのベース電位Ｖ_a，Ｖ_bに
関してＶ_a−Ｖ_bの値が±２００ｍＶ程度あれば論理が
成立する特性を持つ。従って、例えば電位Ｖ_bの値を固
定した場合であれば、電位Ｖ_aとしてはＶ_a＝Ｖ_b±２
００ｍＶであり、ばらつきを考慮しても±２５０ｍＶあ
ればよく、結果として、Ｖ_aの電圧スイング量としては
５００ｍＶあれば十分となる。このような特殊性を示す
ＥＣＬ回路７１に対応させて集積回路２０に入力される
画像データは、通常の電圧スイング量０‐５Ｖが、例え
ば、上記の０‐５００ｍＶに極減されて入力されるよう
に構成されている。具体的には、電圧スイング量０〜５
Ｖの画像データが入力されるハーネス７３等の伝送線路
上に抵抗Ｒ_aが設けられ、この伝送線路と電圧５Ｖの電
源端子との間に抵抗Ｒ_bが設けられ、抵抗Ｒ_a，Ｒ_bの
抵抗比が約９：１に設定されている（例えば、Ｒ_a＝
１．５ｋΩ，Ｒ_b＝１６５Ω）。このような回路は、イ
ンピーダンス整合回路７４を構成している（請求項２記
載の発明に相当する）。

【００５７】このような構成によれば、抵抗Ｒ_aに入力
される画像データが０‐５Ｖの電圧スイング量を示すと
き、伝送線路と抵抗Ｒ_b との接続点（入力点）の電位は
抵抗Ｒ_a，Ｒ_bの抵抗比により４．５Ｖを示すので、こ
の接続点での電圧スイング量は０‐５００ｍＶなる１／
１０に減じられて集積回路２０中のＥＣＬ回路７１側に
入力される。ここに、図１７を参照して説明した時定数
τに関して、τ＝ＣＲ＝Ｃ・（Ｖ／Ｉ）を考えると、入
力される電圧スイング量を小さくして電流を同量とした
場合には時定数τを見掛け上、小さくすることができる
ことになる。即ち、データ転送の高速化が可能となる。
実際には、７０〜８０ＭＨｚ程度まで高速化が可能とな
る。また、このように電圧スイング量を小さくして入力
させることにより駆動量も少なくなり、エネルギー的に
は約１／１００に極減するので、省電力化を図る上で有
利になるだけでなく、ＥＭＩ対策上も有利となる。さら
には、このような入力部がインピーダンス整合回路７４
として構成され、入力データの反射も起きにくいものと
なる。

【００５８】なお、インピーダンス整合回路７４による
入力部を構成する上で、図１（ｂ）に示すように、抵抗
Ｒ_bを接地側に接続してもよい。

【００５９】また、本来の画像データを図１０（ａ）に
示すような電位Ｖのパルス波形とした場合、このパルス
波形を図１０（ｂ）に示すような電位Ｖ／２の正論理波
形と図１０（ｃ）に示すような電位Ｖ／２の負論理（反
転論理）波形との組合せに２分割し、２本の伝送線路に
てパラレルに入力させるようにしてもよい（請求項３記
載の発明に相当する）。より具体的には、図１０（ｂ）
に示すような正論理波形に基づく信号をＥＣＬ回路７１
のトランジスタＱ_a側に入力させ、図１０（ｃ）に示す
ような負論理波形に基づく信号をＥＣＬ回路７１のトラ
ンジスタＱ_b側に入力させ、両者の差動出力を得るよう
にすればよい。即ち、前述した入力点での電圧スイング
量で考えると、正論理と負論理との組合せによるため、
２５０ｍＶのスイング量でよいことになる。

【００６０】このような入力方式によれば、エネルギー
∝（電圧）² であるため、エネルギー的には図１方式の
場合の１／４に減少する。また、ノイズが伴う場合であ
っても、ノイズは正論理、負論理の信号の双方に同様の
影響を及ぼし、その差動出力をとるため、結果的にノイ
ズ成分が相殺されることになり、ノイズに強いデータ転
送入力方式となる。

【００６１】このようにして、本実施の形態によれば、
パルス幅変調・強度変調信号生成部１１と半導体レーザ
制御・駆動部１２とが全てバイポーラトランジスタによ
り１チップの集積回路２０として集積化されているの
で、１ドット内でのパルス幅変調・強度変調混合方式に
光・電気負帰還ループ３＋加算電流値制御方式を加味し
て半導体レーザ１の駆動を制御するに当たり、小型で省
電力化を達成し得るとともに、１チップの集積回路２０
内で全て処理されるのでより高速で高精度に機能させる
ことができる。

【００６２】

【発明の効果】請求項１記載の発明によれば、入力デー
タに基づいて、この入力データに対しパルス幅変調と強
度変調とを同時に行う発光指令信号を生成するパルス幅
変調・強度変調信号生成部と、半導体レーザとこの半導
体レーザの光出力をモニタする受光素子とともに光・電
気負帰還ループを形成して前記受光素子から得られる前
記半導体レーザの光出力に比例した受光信号と前記パル
ス幅変調・強度変調信号生成部から与えられる発光指令
信号とが等しくなるように前記半導体レーザの順方向電
流を制御する誤差増幅部と、前記光・電気負帰還ループ
の制御電流との和又は差の電流により前記半導体レーザ
の駆動を制御するように生成されて前記パルス幅変調・
強度変調信号生成部から与えられる発光指令信号に応じ
た駆動電流を前記半導体レーザに順方向電流として流す
電流駆動部とを備え、これらのパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とがバイポーラト
ランジスタによる１チップの集積回路で形成され、前記
入力データが入力される前記パルス幅変調・強度変調信
号生成部の入力部にエミッタ・カップルド・ロジック回
路を含んでおり、集積回路をバイポーラトランジスタで
構成した場合、入力データが入力される部分をエミッタ
・カップルド・ロジック回路で構成することにより、例
えば、５００ｍＶ程度の電圧スイング量を持てば論理が
成立するので、入力部の電圧スイングが小さくなるよう
にして入力データを入力させることができ、波形立上り
の時定数を見掛け上、小さくして高速転送させることが
でき、この結果、入力エネルギーも極減させることがで
きるため、ＥＭＩ対策、省電力化を図る上でも有利とな
る。

【００６３】請求項２記載の発明によれば、請求項１記
載の発明と同様にパルス幅変調・強度変調信号生成部と
誤差増幅部と電流駆動部とをバイポーラトランジスタに
よる１チップの集積回路で形成した上で、パルス幅変調
・強度変調信号生成部に対する入力データの入力部がイ
ンピーダンス整合回路により形成されているので、デー
タ転送部での反射を防止でき、データ転送の高速化、Ｅ
ＭＩ対策、省電力化を図る上で一層有利となる。

【００６４】請求項３記載の発明によれば、請求項１記
載の発明と同様にパルス幅変調・強度変調信号生成部と
誤差増幅部と電流駆動部とをバイポーラトランジスタに
よる１チップの集積回路で形成した上で、パルス幅変調
・強度変調信号生成部に入力される前記入力データが各
入力データ毎に正論理と負論理との組合せに２分割され
て２本線を通してパラレルに入力されるように構成した
ので、入力部の電圧スイング量をより小さくすることが
でき、データ転送の高速化、ＥＭＩ対策、省電力化を図
る上でも有利となり、さらには、ノイズがあっても正論
理と負論理との双方がノイズの影響を受けることで相殺
できるためノイズに強いデータ転送を確保できる。

【００６５】請求項４記載の発明においては、請求項１
及び２記載の発明の双方の効果が得られ、請求項５記載
の発明においては、請求項２及び３記載の発明の双方の
効果が得られ、請求項６記載の発明においては、請求項
１ないし３記載の発明の全ての効果が得られる。

【００６６】請求項７記載の発明によれば、請求項１記
載の発明と同様にパルス幅変調・強度変調信号生成部と
誤差増幅部と電流駆動部とをバイポーラトランジスタに
よる１チップの集積回路で形成した上で、前記パルス幅
変調・強度変調信号生成部が前記半導体レーザに対して
パルス幅変調と強度変調とを同時に行う発光指令信号生
成部を備え、この発光指令信号生成部の電流値を設定す
る外付け素子を有しているので、発光指令信号生成部の
電流は直流的には受光素子のモニタ電流であるので、集
積回路内部の温度変化の影響を受けない電流とする必要
があるが、外付け素子を調整することにより半導体レー
ザ及び受光素子の特性に合わせて所望の光出力が得られ
るようにモニタ電流を安定化させることができ、また、
広範囲なモニタ電流に対応することも可能となる。

【００６７】請求項８記載の発明によれば、請求項１記
載の発明と同様にパルス幅変調・強度変調信号生成部と
誤差増幅部と電流駆動部とをバイポーラトランジスタに
よる１チップの集積回路で形成した上で、光・電気負帰
還ループの制御速度を設定する外付け素子を有している
ので、制御系の設計の自由度が増す上に、制御速度も所
望の値に自在に設定できる。

【図面の簡単な説明】

【図１】本発明の実施の一形態を示し、（ａ）は入力部
付近の概略構成図、（ｂ）はその一部の変形例を示す概
略構成図である。

【図２】全体的な構成を示す概略ブロック図である。

【図３】誤差増幅部及び電圧シフト部の構成例を示す回
路図である。

【図４】発光指令信号設定部の構成例を示す回路図であ
る。

【図５】第１の発光指令信号生成部の構成例を示す回路
図である。

【図６】第２の発光指令信号生成部の構成例を示す回路
図である。

【図７】パルス幅変調・強度変調信号生成部の構成例を
示すブロック図である。

【図８】パルス幅生成方法を示すタイムチャートであ
る。

【図９】データ変換部及びパルス幅変調部の具体的ブロ
ック構成を示すブロック図である。

【図１０】入力方式の変形例を示すタイムチャートであ
る。

【図１１】従来の電流駆動部によるＩ_DA2加算方式を示
す回路図である。

【図１２】Ｉ_DA2に伴うＰ_Sの有無による光出力制御例
を示す特性図である。

【図１３】パルス幅強度混合方式用の構成例を示すブロ
ック図である。

【図１４】パルス幅強度混合方式の光出力とドットイメ
ージとの関係を示す模式図である。

【図１５】その波形生成法を示すタイムチャートであ
る。

【図１６】従来の入力方式を示す概略構成図である。

【図１７】データ波形の立上り特性を示す説明図であ
る。

【符号の説明】

１半導体レーザ２受光素子３光・電気負帰還ループ２０集積回路２３誤差増幅部２４電流駆動部７１エミッタ・カップルド・ロジック回路７４インピーダンス整合回路Ｒ₅ ，Ｒ₆ ，Ｒ₄₁ 外付け素子

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年６月１７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】図３に誤差増幅器２３及び高速電圧シフト
部２５のバイポーラトランジスタを用いた回路構成例を
示す。まず、発光指令信号生成部２２（第１発光指令信
号生成部２２ａ）にあるＰＤ端子において、この発光指
令信号生成部２２中の後述するＤ／Ａ変換部により入力
されたデータを電流Ｉ_DA1に変換し、受光素子２より半
導体レーザ１の光出力に比例して流れるモニタ電流Ｉ_PD
と比較し、その結果を発光指令信号生成部２２中のトラ
ンジスタＱ₁ のベースにおいて検出する。この結果をト
ランジスタＱ₂ ，Ｑ₃ 等で構成される差動アンプ４１に
入力し、その出力を抵抗Ｒ₁ を介してＬＤ端子より半導
体レーザ１の順方向電流とする光・電気負帰還ループ３
を構成している。ここに、差動アンプ４１よりＬＤ端子
に至る間に、トランジスタＱ₄ ，Ｑ₅ ，抵抗Ｒ₂ 等で構
成されて差動回路となる差動スイッチ４２によりその出
力を所望の電位分、瞬時に電圧シフトするように高速電
圧シフト部２５が構成されている。この電圧シフトは、
トランジスタＱ₆ 〜Ｑ₈ 等で構成されるエミッタフォロ
ワ４３を介して瞬時に半導体レーザ１の順方向電流とな
る。ここに、本実施の形態においては、前述したよう
に、最終的に半導体レーザ１を駆動する駆動トランジス
タ７と抵抗Ｒ_eとを集積回路２０に対して外付けとして
おり、この駆動トランジスタ７と抵抗Ｒ_eには、半導体
レーザ１を駆動するために数十〜数百ｍＡ程度の電流を
流す必要があるが、本実施の形態のような構成の場合、
半導体レーザ制御部及び駆動部１２内部における電流
は、駆動部（駆動トランジスタ７）につながる出力部に
おいてもせいぜい数ｍＡで十分であるので、消費電力が
低減し、集積化（ＬＳＩの開発）が容易となる。図３に
示す回路において、電流駆動部２４の電圧シフト量を決
定しているのが、抵抗Ｒ₂ ，Ｒ₃ 、トランジスタＱ₉ 等
であるが、上述したように半導体レーザ１の微分量子効
率には素子ばらつきがあり、また、経時変化による効率
劣化があるため、半導体レーザ１の微分量子効率を微分
量子効率検出部３２で検出し、この電圧シフト量を設定
する構成とすることにより、前述した図１４に示したよ
うな光出力Ｐ_Sが重畳された理想的な光出力を得ること
ができる。また、図３に示す回路において、トランジス
タＱ₂ ，Ｑ₃ 等で構成される差動アンプ４１は、抵抗Ｒ
₄ において電源電圧Ｖccよりの降下電圧としてその出力
を構成しているが、光・電気負帰還ループ３は半導体レ
ーザ１の光出力をリアルタイムで制御しているので、電
源電圧変動も同時に制御している。また、受光素子２を
経てＰＤ端子（第１発光指令信号生成部２２ａ中のトラ
ンジスタＱ₁ のベース電位）にて検出した結果を、差動
アンプ４１に入力する過程で、トランジスタＱ₁₀，
Ｑ₁₁ ，抵抗Ｒ₄ を介して帰還をかけており、この差動ア
ンプ４１の電圧ゲインを抵抗Ｒ₅ ，Ｒ₆ の抵抗値により
決定し、ゲインを小さくすることでこの差動アンプ４１
の交叉周波数をより高くし制御速度を向上させている。
ここに、抵抗Ｒ₅ ，Ｒ₆ が請求項８記載の発明にいう外
付け素子に相当する。これらの抵抗Ｒ₅ ，Ｒ₆ の抵抗値
を変化させることにより制御系（光・電気負帰還ループ
３）の制御速度を可変し得る。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００５２

【補正方法】変更

【補正内容】

【００５２】

【数１】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正内容】

【００５７】このような構成によれば、抵抗Ｒ_aに入力
される画像データが０‐５Ｖの電圧スイング量を示すと
き、伝送線路と抵抗Ｒ_b との接続点（入力点）の電位は
抵抗Ｒ_a，Ｒ_bの抵抗比により４．５〜５Ｖを示すの
で、この接続点での電圧スイング量は０‐５００ｍＶな
る１／１０に減じられて集積回路２０中のＥＣＬ回路７
１側に入力される。ここに、図１７を参照して説明した
時定数τに関して、τ＝ＣＲ＝Ｃ・（Ｖ／Ｉ）を考える
と、入力される電圧スイング量を小さくして電流を同量
とした場合には時定数τを見掛け上、小さくすることが
できることになる。即ち、データ転送の高速化が可能と
なる。実際には、７０〜８０ＭＨｚ程度まで高速化が可
能となる。また、このように電圧スイング量を小さくし
て入力させることにより駆動量も少なくなり、エネルギ
ー的には約１／１００に極減するので、省電力化を図る
上で有利になるだけでなく、ＥＭＩ対策上も有利とな
る。さらには、このような入力部がインピーダンス整合
回路７４として構成され、入力データの反射も起きにく
いものとなる。

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図１６

【補正方法】変更

【補正内容】

【図１６】

Claims

【特許請求の範囲】

【請求項１】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記入力データが入力され
る前記パルス幅変調・強度変調信号生成部の入力部にエ
ミッタ・カップルド・ロジック回路を含むことを特徴と
する半導体レーザ制御装置。
【請求項２】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記パルス幅変調・強度変
調信号生成部に対する入力データの入力部がインピーダ
ンス整合回路により形成されていることを特徴とする半
導体レーザ制御装置。
【請求項３】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記パルス幅変調・強度変
調信号生成部に入力される前記入力データが各入力デー
タ毎に正論理と負論理との組合せに２分割されて２本線
を通してパラレルに入力されることを特徴とする半導体
レーザ制御装置。
【請求項４】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記入力データが入力され
る前記パルス幅変調・強度変調信号生成部の入力部にエ
ミッタ・カップルド・ロジック回路を含むとともに、こ
のエミッタ・カップルド・ロジック回路に対する入力デ
ータの入力部がインピーダンス整合回路により形成され
ていることを特徴とする半導体レーザ制御装置。
【請求項５】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記パルス幅変調・強度変
調信号生成部に対する入力データの入力部がインピーダ
ンス整合回路により形成されているとともに、前記パル
ス幅変調・強度変調信号生成部に入力される前記入力デ
ータが各入力データ毎に正論理と負論理との組合せに２
分割されて２本線を通してパラレルに入力されることを
特徴とする半導体レーザ制御装置。
【請求項６】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記入力データが入力され
る前記パルス幅変調・強度変調信号生成部の入力部にエ
ミッタ・カップルド・ロジック回路を含むとともに、こ
のエミッタ・カップルド・ロジック回路に対する入力デ
ータの入力部がインピーダンス整合回路により形成さ
れ、前記エミッタ・カップルド・ロジック回路に入力さ
れる前記入力データが各入力データ毎に正論理と負論理
との組合せに２分割されて２本線を通してパラレルに入
力されることを特徴とする半導体レーザ制御装置。
【請求項７】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記パルス幅変調・強度変
調信号生成部が前記半導体レーザに対してパルス幅変調
と強度変調とを同時に行う発光指令信号生成部を備え、
この発光指令信号生成部の電流値を設定する外付け素子
を有することを特徴とする半導体レーザ制御装置。
【請求項８】入力データに基づいて、この入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザとこの半導体レーザの光出力をモニタする
受光素子とともに光・電気負帰還ループを形成して前記
受光素子から得られる前記半導体レーザの光出力に比例
した受光信号と前記パルス幅変調・強度変調信号生成部
から与えられる発光指令信号とが等しくなるように前記
半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成され、前記光・電気負帰還ループ
の制御速度を設定する外付け素子を有することを特徴と
する半導体レーザ制御装置。