JP2010141360A - プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 - Google Patents
プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 Download PDFInfo
- Publication number
- JP2010141360A JP2010141360A JP2010061339A JP2010061339A JP2010141360A JP 2010141360 A JP2010141360 A JP 2010141360A JP 2010061339 A JP2010061339 A JP 2010061339A JP 2010061339 A JP2010061339 A JP 2010061339A JP 2010141360 A JP2010141360 A JP 2010141360A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- printed wiring
- solder
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000005304 joining Methods 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 110
- 239000000945 filler Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims 3
- 238000002360 preparation method Methods 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 239000010949 copper Substances 0.000 description 20
- 238000009736 wetting Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】プリント回路板の製造方法は、スルーホールと、半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板を準備する準備工程と、準備工程により準備されたプリント配線板における複数の電極パッドおよびスルーホールのそれぞれの表面に接合材を塗布する塗布工程と、塗布工程により接合材が塗布されたプリント配線板の複数の電極パッド上に半導体パッケージの複数のバンプを対向させて実装する実装工程と、実装工程により半導体パッケージが実装されたプリント配線板を加熱して接合材によりバンプと電極パッドとを接合する接合工程と、半導体パッケージと、プリント配線板との間に充填材を流し込む流込工程とを有する。
【選択図】図3
Description
以上の実施の形態では、スルーホール14、15の実装面11a側にはんだペースト18を形成しているが、図8(a),(b)に示すように、はんだペースト18をスルーホール14、15の裏面11b側に形成してもよい。この場合、はんだ印刷を行う際に、スルーホール14、15には、開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布する。すると、はんだリフローを行い、プリント配線板11を加熱したときに、はんだペースト18が溶けてスルーホール14、15の内部に入り込み、図8(b)に示すように、裏面11b側からスルーホール14、15内がはんだ17で埋め尽くされてスルーホール14、15が閉鎖され、それぞれの開口部が塞がれる。塗布するはんだの量によっては、図8(c)に示すように、実装面11a側にはんだの濡れ広がり18aが少し残ることもあるが、この場合も、スルーホール14、15内がはんだ17で埋め尽くされてスルーホール14、15が閉鎖される。
Claims (15)
- 半導体パッケージに設けられた複数のはんだバンプに電気的に接続される複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板を準備する準備工程と、
前記準備工程により準備された前記プリント配線板の前記第1のスルーホールの開口部と前記第2のスルーホールの開口部を覆うようにはんだペーストを塗布する塗布工程と、 前記塗布工程により前記第1のスルーホールの開口部と前記第2のスルーホールの開口部に前記はんだペーストが塗布された前記プリント配線板の前記複数の電極パッド上に前記半導体パッケージの前記複数のはんだバンプを対向させて実装する実装工程と、
前記実装工程により前記半導体パッケージが実装された前記プリント配線板を加熱して前記はんだバンプと前記電極パッドとを接合するとともに、前記はんだペーストを溶解させて前記はんだペーストを塗布した側の前記プリント配線板の外側に前記はんだペーストの一部が突出して前記半導体パッケージと前記プリント配線板との間に流し込まれる充填材の流れ出しを止める突出部が配置されるように前記第2のスルーホールの内部を前記はんだペーストで埋め尽くす接合工程と、
前記半導体パッケージと前記プリント配線板との間に前記充填材を流し込む流込工程とを有することを特徴とするプリント回路板の製造方法。 - 前記塗布工程における前記第1のスルーホールの開口部と前記第2のスルーホールの開口部への前記はんだペーストの塗布は、前記第1のスルーホールの開口部と前記第2のスルーホールの開口部を塞ぐようにして行うことを特徴とする請求項1記載のプリント回路板の製造方法。
- 前記プリント配線板を加熱するときに、前記塗布工程において塗布された前記第1のスルーホールの開口部と前記第2のスルーホールの開口部への前記はんだペーストが、前記第1のスルーホールおよび前記第2のスルーホール内に流れ込み前記はんだペーストが塗布された側とは反対側の前記第1のスルーホールの開口部および前記第2のスルーホールの開口部を塞ぐことを特徴とする請求項1記載のプリント回路板の製造方法。
- 前記塗布工程において、前記第1のスルーホールの開口部および該実装領域の近傍に位置する前記第2のスルーホールの開口部を覆うように前記はんだペーストを塗布することを特徴とする請求項1記載のプリント回路板の製造方法。
- 前記流込工程により前記充填材を流し込む前の前記プリント配線板について、前記はんだバンプと前記電極パッドとの接合を硬化させる硬化工程を更に有することを特徴とする請求項1記載のプリント回路板の製造方法。
- 前記硬化工程は、前記プリント配線板に紫外線を照射することにより行われることを特徴とする請求項5記載のプリント回路板の製造方法。
- 前記硬化工程は、前記プリント配線板を加熱することにより行われることを特徴とする請求項5記載のプリント回路板の製造方法。
- 複数のバンプが設けられた半導体パッケージと、
前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れた位置に位置するスルーホールと、が設けられたプリント配線板と、
前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
前記プリント配線板の前記半導体パッケージが配置される側の表面より突出して前記充填材の流出を抑制可能な突出部を有し、前記スルーホールを塞ぐはんだと、
を備えたプリント回路板。 - 前記充填材が、前記半導体パッケージ側から前記プリント配線板側に向かうにつれて当該プリント配線板の表面に沿って広がる傾斜面を有し、
前記突出部が、前記傾斜面の前記プリント配線板に当接する周縁部に対応して設けられたことを特徴とする請求項8に記載のプリント回路板。 - 複数のバンプが設けられた半導体パッケージと、
前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れた位置に位置するスルーホールと、が設けられたプリント配線板と、
前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
前記プリント配線板の前記半導体パッケージが配置される側の表面より突出した突出部を有し、前記スルーホールを塞ぐはんだと、
を備え、
前記突出部が前記充填材の前記プリント配線板に当接する周縁部に対応して設けられたことを特徴とするプリント回路板。 - 前記はんだが、前記スルーホールに、当該スルーホールの前記突出部が設けられた側の開口部から前記突出部が設けられた側の反対側の開口部に亘って充填されたことを特徴とする請求項8〜10のうちいずれか一つに記載のプリント回路板。
- 前記突出部が、前記開口部の周縁より外側へはみ出したことを特徴とする請求項8〜11のうちいずれか一つに記載のプリント回路板。
- 複数のバンプが設けられた半導体パッケージと、
前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板と、
前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
前記バンプと前記電極パッドとを接合し、前記第1のスルーホールと前記第2のスルーホールとに埋め込まれて前記第1のスルーホールの開口部と前記第2のスルーホールの開口部とを其々覆って閉鎖したはんだと、
前記第2のスルーホールの内部に埋め込まれた前記はんだと一体に設けられ、前記プリント配線板の外側に突出して充填材の流出を抑制可能な突出部と、
を有することを特徴とするプリント回路板。 - 複数のバンプが設けられた半導体パッケージと、
前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れた位置に位置するスルーホールと、が設けられたプリント配線板と、
前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
前記プリント配線板の前記半導体パッケージが配置される側の表面より突出して前記充填材の流出を抑制可能な突出部を有し、前記スルーホールを塞ぐはんだと、
を備えた電子機器。 - 複数のバンプが設けられた半導体パッケージと、
前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板と、
前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
前記バンプと前記電極パッドとを接合し、前記第1のスルーホールと前記第2のスルーホールとに埋め込まれて前記第1のスルーホールの開口部と前記第2のスルーホールの開口部とをそれぞれ覆って閉鎖したはんだと、
前記第2のスルーホールの内部に埋め込まれた前記はんだと一体に設けられ、前記プリント配線板の外側に突出して前記充填材の流出を抑制可能な突出部と、
を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061339A JP5066208B2 (ja) | 2010-03-17 | 2010-03-17 | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010061339A JP5066208B2 (ja) | 2010-03-17 | 2010-03-17 | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008050288A Division JP2009212104A (ja) | 2008-02-29 | 2008-02-29 | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141360A true JP2010141360A (ja) | 2010-06-24 |
JP5066208B2 JP5066208B2 (ja) | 2012-11-07 |
Family
ID=42351138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010061339A Expired - Fee Related JP5066208B2 (ja) | 2010-03-17 | 2010-03-17 | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5066208B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883824A (zh) * | 2015-05-15 | 2015-09-02 | 胜宏科技(惠州)股份有限公司 | 一种线路板阻焊上pad的处理方法 |
CN114501840A (zh) * | 2020-10-26 | 2022-05-13 | 鹏鼎控股(深圳)股份有限公司 | 电路板组件的制作方法及电路板组件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077258A (ja) * | 1993-04-12 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 電子的モジュールを印刷回路板に取り付ける方法 |
JP2002289745A (ja) * | 2002-01-11 | 2002-10-04 | Fujitsu Ltd | 半導体装置及び配線基板 |
JP2007129058A (ja) * | 2005-11-04 | 2007-05-24 | Pc Print Kk | 電子部品搭載基板およびその製造方法 |
-
2010
- 2010-03-17 JP JP2010061339A patent/JP5066208B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077258A (ja) * | 1993-04-12 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 電子的モジュールを印刷回路板に取り付ける方法 |
JP2002289745A (ja) * | 2002-01-11 | 2002-10-04 | Fujitsu Ltd | 半導体装置及び配線基板 |
JP2007129058A (ja) * | 2005-11-04 | 2007-05-24 | Pc Print Kk | 電子部品搭載基板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883824A (zh) * | 2015-05-15 | 2015-09-02 | 胜宏科技(惠州)股份有限公司 | 一种线路板阻焊上pad的处理方法 |
CN114501840A (zh) * | 2020-10-26 | 2022-05-13 | 鹏鼎控股(深圳)股份有限公司 | 电路板组件的制作方法及电路板组件 |
Also Published As
Publication number | Publication date |
---|---|
JP5066208B2 (ja) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2010103244A (ja) | 半導体装置及びその製造方法 | |
JP2010118634A (ja) | 流れ防止用ダムを備えたプリント基板及びその製造方法 | |
JP2006339524A (ja) | 電子装置及びその製造方法 | |
JP2008147458A (ja) | プリント配線板およびその製造方法 | |
JP5604876B2 (ja) | 電子装置及びその製造方法 | |
JP4560113B2 (ja) | プリント回路板及びプリント回路板を備えた電子機器 | |
JP5066208B2 (ja) | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 | |
JP2004128056A (ja) | 半導体装置及びその製造方法 | |
KR20130122218A (ko) | 언더필 플립칩 패키지 제조방법 | |
JP4609435B2 (ja) | 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法 | |
JP2011254050A (ja) | プリント基板の製造方法 | |
JP2011108814A (ja) | 面実装電子部品の接合方法及び電子装置 | |
JP2009212104A (ja) | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 | |
JP4345835B2 (ja) | 半導体装置及びその製造方法 | |
CN102209435A (zh) | 印刷电路板单元、电子装置和制造印刷电路板的方法 | |
JP2006237367A (ja) | プリント配線板 | |
JP4031385B2 (ja) | 電子部品の実装方法 | |
JP2005175020A (ja) | 配線基板、電子回路素子およびその製造方法、並びに表示装置 | |
JP2008103450A (ja) | モジュールの製造方法 | |
JP7512027B2 (ja) | 電子モジュールの製造方法、電子モジュール、及び電子機器 | |
JP2008243879A (ja) | 電子装置およびその製造方法 | |
JP2011199208A (ja) | 回路基板およびこれを用いた半導体装置 | |
JP2010219346A (ja) | プリント回路板及びプリント回路板を備えた電子機器 | |
JP5230580B2 (ja) | 半導体装置およびその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5066208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |