JP2010140952A - Eeprom - Google Patents
Eeprom Download PDFInfo
- Publication number
- JP2010140952A JP2010140952A JP2008313302A JP2008313302A JP2010140952A JP 2010140952 A JP2010140952 A JP 2010140952A JP 2008313302 A JP2008313302 A JP 2008313302A JP 2008313302 A JP2008313302 A JP 2008313302A JP 2010140952 A JP2010140952 A JP 2010140952A
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- region
- insulating film
- floating gate
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】半導体層には、第1不純物領域5、第2不純物領域6、第3不純物領域7、第4不純物領域8および第5不純物領域9が形成されている。第1セレクトゲート11は、第1不純物領域5と第2不純物領域6との間の領域に、第1絶縁膜10を挟んで対向している。第1フローティングゲート12は、第2不純物領域6と第3不純物領域7との間の領域に、第1絶縁膜10を挟んで対向している。第2フローティングゲート19は、第3不純物領域7と第4不純物領域8との間の領域に、第1絶縁膜10を挟んで対向している。第2セレクトゲート20は、第4不純物領域8と第5不純物領域9との間の領域に、第1絶縁膜10を挟んで対向している。
【選択図】図1
Description
図9は、従来のWセル方式のEEPROMの模式的な平面図である。図10は、図9に示すEEPROMの切断線X−Xにおける模式的な断面図である。図11,12は、図9に示すEEPROMの回路図である。
第1絶縁膜102上には、第1不純物領域105と第2不純物領域106との間の領域と対向する位置に、第1セレクトゲート110がアクティブ領域104の長手方向に直交する方向に延びるライン状に形成されている。また、第1絶縁膜102上には、第2不純物領域106と第3不純物領域107との間の領域と対向する位置に、第1フローティングゲート111が形成されている。第1フローティングゲート111上には、SiO2からなる第2絶縁膜112が形成されている。第2絶縁膜112上には、第1コントロールゲート113がアクティブ領域104の長手方向に直交する方向に延びるライン状に形成されている。第1絶縁膜102には、第2不純物領域106と第1フローティングゲート111とに挟まれた部分の一部の厚さが小さくされることにより、第1トンネルウィンドウ114が形成されている。
そこで、本発明の目的は、データの書き込み効率の向上およびデータの書き込み時間の低減を達成することができる、EEPROMを提供することである。
図1は、本発明の一実施形態に係るEEPROMの模式的な平面図である。図2は、図1に示すEEPROMの切断線II−IIにおける模式的な断面図である。図3は、図1に示すEEPROMの回路図である。
EEPROM1は、図2に示すように、P型の半導体層2を備えている。半導体層2は、Si(シリコン)基板であってもよいし、エピタキシャル成長またはCVD(Chemical Vapor Deposition)により形成されるSi層などであってもよい。
第1絶縁膜10上には、図1,2に示すように、第1不純物領域5と第2不純物領域6との間の領域と対向する位置に、ドープトポリシリコン(たとえば、N型不純物が高濃度にドーピングされたポリシリコン)からなる第1セレクトゲート11がアクティブ領域3の長手方向と直交する方向(以下、単に「直交方向」という。)に延びるライン状に形成されている。
第1フローティングゲート12の一部は、第1絶縁膜10を挟んで第2不純物領域6に対向している。第1絶縁膜10には、第2不純物領域6と第1フローティングゲート12とに挟まれた部分の一部の厚さが小さくされることにより、第1トンネルウィンドウ13が形成されている。
第2絶縁膜14上には、ドープトポリシリコンからなる第1コントロールゲート15が直交方向に延びるライン状に形成されている。第1コントロールゲート15は、第2絶縁膜14の上面および側面を被覆している。
第2フローティングゲート16の一部は、第1絶縁膜10を挟んで第4不純物領域8に対向している。第1絶縁膜10には、第4不純物領域8と第2フローティングゲート16とに挟まれた部分の一部の厚さが小さくされることにより、第2トンネルウィンドウ17が形成されている。たとえば、第1絶縁膜10の厚さが200〜400Åであるのに対し、第1トンネルウィンドウ13および第2トンネルウィンドウ17は、70〜100Åの厚さに形成されている。
第3絶縁膜18上には、ドープトポリシリコンからなる第2コントロールゲート19が直交方向に延びるライン状に形成されている。第2コントロールゲート19は、第3絶縁膜18の上面および側面を被覆している。
そして、図2に示すように、半導体層2上には、層間絶縁膜21が積層されている。層間絶縁膜21は、たとえば、SiO2からなる。層間絶縁膜21により、第1絶縁膜10、第1セレクトゲート11、第1コントロールゲート15および第2コントロールゲート19が一括して被覆されている。
第1メモリトランジスタMTr1および第2メモリトランジスタMTr2に対するデータの書き込み時には、第1コントロールゲート15および第2コントロールゲート19が接地電位(GND)とされる。そして、第1不純物領域5(コンタクトプラグ22に接続された配線)、第1セレクトゲート11、第2セレクトゲート20および第5不純物領域9(コンタクトプラグ23に接続された配線)にプログラム電圧Vppが印加される。これにより、第1セレクトトランジスタSTr1および第2セレクトトランジスタSTr2がオンになり、第2不純物領域6と第1フローティングゲート12との間、および第4不純物領域8と第2フローティングゲート16との間にそれぞれ高電界が形成される。この高電界により、第1フローティングゲート12および第2フローティングゲート16からそれぞれ第2不純物領域6および第4不純物領域8に電子が引き抜かれ、第1メモリトランジスタMTr1および第2メモリトランジスタMTr2への同一のデータの書き込みが達成される。
さらに、第3不純物領域7は、アクティブ領域3の長手方向の中央部に形成され、第1不純物領域5および第5不純物領域9は、アクティブ領域3の長手方向の中央に対して互いに対称をなす位置に形成され、第2不純物領域6および第4不純物領域8は、アクティブ領域3の長手方向の中央に対して互いに対称をなす位置に形成されている。このレイアウトの場合、第3不純物領域7と第2不純物領域6および第4不純物領域8との各間のスペース(第1メモリトランジスタMTr1および第2メモリトランジスタMTr2の各チャネル領域)が等しいので、それらのスペースの一方が他方よりも大きくされたレイアウトに比べて、アクティブ領域3のサイズを縮小することができる。また、第1不純物領域5と第2不純物領域6との間のスペース(第1セレクトトランジスタSTr1のチャネル領域)および第4不純物領域8と第5不純物領域9との間のスペース(第2セレクトトランジスタSTr2のチャネル領域)が等しいので、それらのスペースの一方が他方よりも大きくされたレイアウトに比べて、アクティブ領域3のサイズを縮小することができる。
図5は、図3に示す第1メモリトランジスタおよび第2メモリトランジスタに対するデータの消去時の動作を説明するための回路図である。
第1フローティングゲート12および第2フローティングゲート16に電子が蓄積されている状態と蓄積されていない状態とでは、第1メモリトランジスタMTr1および第2メモリトランジスタMTr2の各閾値電圧(第1メモリトランジスタMTr1および第2メモリトランジスタMTr2をそれぞれオンさせるのに必要な電圧)が異なる。すなわち、閾値電圧は、第1フローティングゲート12および第2フローティングゲート16に電子が蓄積されている状態(消去状態)では、相対的に高い電圧Vth(1)をとり、第1フローティングゲート12および第2フローティングゲート16に電子が蓄積されていない状態(書き込み状態)では、相対的に低い電圧Vth(0)をとる。
第1メモリトランジスタMTr1からのデータの読み出し時には、第5不純物領域9(コンタクトプラグ23に接続された配線)が接地電位(GND)とされる。また、第1不純物領域5(コンタクトプラグ22に接続された配線)および第1セレクトゲート11に所定電圧Vccが印加される。さらに、第2コントロールゲート19および第2セレクトゲート20にプログラム電圧Vppが印加される。このプログラム電圧Vppの印加により、第2フローティングゲート19における電子の蓄積状態にかかわらず、第2メモリトランジスタMTr2がオンになる。そして、第1コントロールゲート15および第2コントロールゲート19にセンス電圧Vsenseが印加される。センス電圧Vsenseの印加により、第1メモリトランジスタMTr1がオフのままであれば、第1不純物領域5に接続された出力配線(OUT)に所定電圧Vccが出力され、論理信号「1」を得ることができる。一方、センス電圧Vsenseの印加により、第1メモリトランジスタMTr1がオンになると、出力配線(OUT)に接地電位(GND)が出力され、論理信号「0」を得ることができる。
第1メモリトランジスタMTr1に対するデータの書き込み時には、第5不純物領域9(コンタクトプラグ23に接続された配線)、第2コントロールゲート19および第2セレクトゲート20がオープン状態にされる。また、第1コントロールゲート15が接地電位(GND)とされる。そして、第1不純物領域5(コンタクトプラグ22に接続された配線)および第1セレクトゲート11にプログラム電圧Vppが印加される。これにより、第1セレクトトランジスタSTr1がオンになり、第2不純物領域6と第1フローティングゲート12との間に高電界が形成される。この高電界により、第1フローティングゲート12から第2不純物領域6に電子が引き抜かれ、第1メモリトランジスタMTr1へのデータの書き込みが達成される。
たとえば、EEPROM1において、各半導体部分の導電型(P型、N型)を反転した構造が採用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 半導体層
5 第1不純物領域
6 第2不純物領域
7 第3不純物領域
8 第4不純物領域
9 第5不純物領域
10 第1絶縁膜
11 第1セレクトゲート
12 第1フローティングゲート
14 第2絶縁膜
15 第1コントロールゲート
16 第2フローティングゲート
18 第3絶縁膜
19 第2コントロールゲート
19 第2フローティングゲート
20 第2セレクトゲート
22 コンタクトプラグ
23 コンタクトプラグ
Claims (4)
- 第1導電型の半導体層と、
前記半導体層上に形成された第1絶縁膜と、
前記半導体層の表層部に形成された第2導電型の第1不純物領域と、
前記半導体層の表層部に前記第1不純物領域と間隔を空けて形成された第2導電型の第2不純物領域と、
前記第1絶縁膜上に形成され、前記第1不純物領域と前記第2不純物領域との間の領域に対向する第1セレクトゲートと、
前記半導体層の表層部に前記第2不純物領域と間隔を空けて形成された第2導電型の第3不純物領域と、
前記第1絶縁膜上に形成され、前記第2不純物領域と前記第3不純物領域との間の領域に対向する第1フローティングゲートと、
前記第1フローティングゲート上に形成された第2絶縁膜と、
前記第2絶縁膜上に形成された第1コントロールゲートと、
前記半導体層の表層部に前記第3不純物領域と間隔を空けて形成された第2導電型の第4不純物領域と、
前記第1絶縁膜上に形成され、前記第3不純物領域と前記第4不純物領域との間の領域に対向する第2フローティングゲートと、
前記第2フローティングゲート上に形成された第3絶縁膜と、
前記第3絶縁膜上に形成された第2コントロールゲートと、
前記半導体層の表層部に前記第4不純物領域と間隔を空けて形成された第2導電型の第5不純物領域と、
前記第1絶縁膜上に形成され、前記第4不純物領域と前記第5不純物領域との間の領域に対向する第2セレクトゲートとを含む、EEPROM。 - 前記半導体層の表面に選択的に形成され、平面視長方形状のアクティブ領域を取り囲む素子分離部をさらに含み、
前記第1不純物領域、前記第2不純物領域、前記第3不純物領域、前記第4不純物領域および前記第5不純物領域は、前記アクティブ領域において、前記アクティブ領域の長手方向の一端側から他端側にその順に整列して形成されている、請求項1に記載のEEPROM。 - 前記第3不純物領域は、前記アクティブ領域の長手方向の中央部に形成され、
前記第1不純物領域および前記第5不純物領域は、前記アクティブ領域の長手方向の中央に対して互いに対称をなす位置に形成され、
前記第2不純物領域および前記第4不純物領域は、前記アクティブ領域の長手方向の中央に対して互いに対称をなす位置に形成されている、請求項2に記載のEEPROM。 - 前記第1不純物領域の表面に接続される第1コンタクトプラグと、
前記第2不純物領域の表面に接続される第2コンタクトプラグとをさらに含む、請求項1〜3のいずれか一項に記載のEEPROM。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313302A JP5502314B2 (ja) | 2008-12-09 | 2008-12-09 | Eeprom |
US12/591,777 US8026545B2 (en) | 2008-12-01 | 2009-12-01 | Eeprom |
US13/216,367 US9059034B2 (en) | 2008-12-01 | 2011-08-24 | Eeprom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313302A JP5502314B2 (ja) | 2008-12-09 | 2008-12-09 | Eeprom |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140952A true JP2010140952A (ja) | 2010-06-24 |
JP5502314B2 JP5502314B2 (ja) | 2014-05-28 |
Family
ID=42350861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008313302A Expired - Fee Related JP5502314B2 (ja) | 2008-12-01 | 2008-12-09 | Eeprom |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5502314B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340964A (ja) * | 1997-06-06 | 1998-12-22 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2004228575A (ja) * | 2003-01-24 | 2004-08-12 | Samsung Electronics Co Ltd | Eepromセル及びその製造方法 |
JP2007165882A (ja) * | 2005-12-09 | 2007-06-28 | Samsung Electronics Co Ltd | Eeprom及びその製造方法 |
JP2008186932A (ja) * | 2007-01-29 | 2008-08-14 | Rohm Co Ltd | Flotox型eeprom |
-
2008
- 2008-12-09 JP JP2008313302A patent/JP5502314B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340964A (ja) * | 1997-06-06 | 1998-12-22 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2004228575A (ja) * | 2003-01-24 | 2004-08-12 | Samsung Electronics Co Ltd | Eepromセル及びその製造方法 |
JP2007165882A (ja) * | 2005-12-09 | 2007-06-28 | Samsung Electronics Co Ltd | Eeprom及びその製造方法 |
JP2008186932A (ja) * | 2007-01-29 | 2008-08-14 | Rohm Co Ltd | Flotox型eeprom |
Also Published As
Publication number | Publication date |
---|---|
JP5502314B2 (ja) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11133323B2 (en) | High-voltage transistor having shielding gate | |
KR100744139B1 (ko) | 단일 게이트 구조를 가지는 eeprom 및 그 동작 방법 | |
JP2007299975A (ja) | 半導体装置およびその製造方法 | |
US20090053866A1 (en) | Nonvolatile semiconductor memory device, method for driving the same, and method for fabricating the same | |
EP1884956A1 (en) | Non-volatile memory device having pass transistors and method of operating the same | |
US9059034B2 (en) | Eeprom | |
US8409949B2 (en) | Non-volatile semiconductor memory device and method of manufacturing the same | |
JP2008182232A (ja) | 不揮発性メモリ素子及びその動作方法 | |
JP4622902B2 (ja) | 不揮発性半導体記憶装置 | |
JP4849517B2 (ja) | 不揮発性メモリセル及びeeprom | |
JP2007149997A (ja) | 不揮発性メモリセル及びeeprom | |
US7830715B2 (en) | Semiconductor device | |
KR100908755B1 (ko) | 전하 축적층을 갖는 mis 트랜지스터를 구비한 반도체기억 장치 | |
JP3940758B2 (ja) | 不揮発性半導体記憶装置 | |
JPH11195718A (ja) | 不揮発性半導体記憶装置と、その製造方法及びその駆動方法 | |
JP2006332143A (ja) | 半導体装置及びその製造方法 | |
JP5502314B2 (ja) | Eeprom | |
JP5467761B2 (ja) | Eeprom | |
US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
US6642571B2 (en) | Nonvolatile semiconductor memory | |
KR20130039795A (ko) | 낸드 플래시 메모리 소자 | |
JP5073318B2 (ja) | Flotox型eeprom | |
US20230200062A1 (en) | Semiconductor device | |
CN105990365B (zh) | 存储元件及其制造方法 | |
WO2010038426A1 (ja) | 浮遊ゲート型不揮発性メモリ配置構成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5502314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |