JP2010140486A - トランザクションを開始することが可能な不揮発性メモリ - Google Patents

トランザクションを開始することが可能な不揮発性メモリ Download PDF

Info

Publication number
JP2010140486A
JP2010140486A JP2009280323A JP2009280323A JP2010140486A JP 2010140486 A JP2010140486 A JP 2010140486A JP 2009280323 A JP2009280323 A JP 2009280323A JP 2009280323 A JP2009280323 A JP 2009280323A JP 2010140486 A JP2010140486 A JP 2010140486A
Authority
JP
Japan
Prior art keywords
memory
volatile memory
transaction
control device
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009280323A
Other languages
English (en)
Other versions
JP5562017B2 (ja
Inventor
Nathan Chrisman
ネイサン・クリスマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NUMONYX BV
Original Assignee
NUMONYX BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NUMONYX BV filed Critical NUMONYX BV
Publication of JP2010140486A publication Critical patent/JP2010140486A/ja
Application granted granted Critical
Publication of JP5562017B2 publication Critical patent/JP5562017B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Abstract

【課題】 マスタ/スレーブ設定ではなく、ピアツーピア設定で動作することができる不揮発性メモリが提供される。
【解決手段】 実施形態によっては、本メモリは、メモリの外のデバイスとのトランザクションを開始することができる。従って、本メモリは、従来はメモリコントローラと他の外部デバイスとで実行されるタスクを、主体的に実行することができる。
【選択図】 図1

Description

本発明は一般に、不揮発性メモリに関する。
不揮発性メモリ(non-volatile memory)は、電源が切られたときでもデータを格納するマイクロ電子メモリ(microelectronic memory)である。不揮発性メモリの例として数例を挙げるとすれば、スタティックRAM(static random access memory)、フラッシュメモリ(flash memory)、および相変化メモリ(phase change memory)が含まれる。
一般に、不揮発性メモリは、基本的に不揮発性メモリの全ての動作を制御するメモリコントローラ(memory controller)に結合されている。不揮発性メモリは、そして基本的に、メモリコントローラによってアクセスされるデータ貯蔵庫である。メモリコントローラと不揮発性メモリとの間のトランザクションは、メモリコントローラによって開始される。
本発明のいくつかの実施形態によれば、メモリコントローラと不揮発性メモリとの間の従来のマスタ/スレーブの関係を用いる代わりに、ピアツーピア(peer-to-peer)関係を利用することができる。ピアツーピア関係では、不揮発性メモリがトランザクションを開始することができる。
ここに使用されるように、“トランザクション(transaction)”とは、不揮発性メモリの外部への、データまたは情報の提供以上の何かを含む、任意の活動、または不揮発性メモリより外側のエンティティへの任意の要求である。ここに使用されるように、“開始(initiate)する”という用語は、任意の他の外部デバイスからの入力なしにトランザクションを始めることを意味する。ここで使用されるように、不揮発性メモリは、電源がオフのときに情報を保持するとともに、アドレス指定可能なメモリセルの行と列のアレイ(配列)を含むマイクロ電子記憶装置である。
本発明による一実施形態の概略図である。 本発明による一実施形態のシステム図である。 本発明による一実施形態のシステム図である。
図1を参照して説明すると、不揮発性メモリ22は単一の集積回路とすることができる。不揮発性メモリ22は、数例を挙げるとすれば例えば、フラッシュメモリ、スタティックRAM、または相変化メモリとすることができる。不揮発性メモリ22は、行列アドレス指定回路によってアドレス指定可能なメモリセルの行と列で構成されたアレイ32を含むことができる。制御機器(control)28は、2つの例を挙げるとすれば、プロセッサベースデバイスまたはスマート論理デバイスとすることができる。
制御機器28は、一実施形態によれば、メモリ22がインタフェース26によって使用されているときには、外部バス24に結合されている。制御機器28は、実施形態によっては、アレイ32から分離した記憶装置(storage)30を有することができる。例えば、記憶機器30はスタティックRAMによって実施可能なコード記憶装置(code storage)とすることができる。しかしながら、他の実施形態では、制御機器28は、アレイ32内のメモリセルを利用することができる。ひいては、実施形態によっては、インタフェース、制御機器、記憶装置、およびメモリセルアレイは、全て、同じ集積回路基板上に集積される。
不揮発性メモリ22は1つの単一パッケージで提供されることができ、そして実施形態によっては、パッケージ化された不揮発性メモリ集積回路を取り付けるために伝統的に使用されるソケット(sockets)または容器(receivers)に完全に互換性があるようにすることができる。パッケージ化された集積回路メモリ22のサイズとそのピン配置は、そのようなデバイスを受け入れる既存のソケットおよび他のデバイスと完全に互換性があるようにすることができる。実施形態によっては、メモリ22は、メモリ22がトランザクションを開始することができるという点を除けば、従来の不揮発性メモリの代わりに、それらが従来使用されていたのと同じ位置及び配置で、同じ方法で使用することができる。
メモリ22は、実施の一形態によれば、制御機器28の制御下でトランザクションを開始することができる。制御機器28は、バス24を備えたインタフェース26を通じて、通信を含め、要求又は他のトランザクションを発行することができる。実施形態によっては、外に出て行く(outgoing)通信は外部パッケージ上の別個のピン接続を通して実装することができる。他の実施形態では、他の目的に使用されるピンもそのような外に出て行くトランザクションに使用することができる。実施形態によっては、外に出て行くトランザクションに使用されるピンは双方向とすることができ、メモリコントローラ20からの応答を受信することができる。
トランザクションを開始することができる不揮発性メモリ22は多数の用途を有することができる。1つの用途は携帯電話機に関連する。この場合、小さな設置面積と、より多くの機能を実行する能力が、このメモリを多くの分野で有利なものにする。ひいては、一部の場合において、不揮発性メモリ22はモバイル機器との関連で特殊な適用性が見い出せるが、その適用性はそれほど限定的ではない。
一般に、メモリ22は、ポーリング又は他の外部の刺激を待つことなく、それ自身の主導権により情報の要求を開始することができる。同様に、メモリ22は、実施形態によっては、ポーリング又は他の外部の刺激を待つことなく、それ自身の主導権によりメモリコントローラに、あるいはメモリコントローラを介して、情報を提供することもできる。
一例として、メモリコントローラ20がバス24を介してメモリ22にアクセスするとき、メモリ22はそれ自身で、例えばパスワード又は認証などのセキュリティ情報を要求することができる。メモリ22は、メモリコントローラから返されたパスワードまたは認証を受信することができ、そのパスワードまたは認証を、メモリ22に格納された情報、例えば記憶装置30内の情報と比較し、メモリ22へのアクセスを許可すべきか否かを決定することができる。こうして、そのようなメモリは、機密性の高いデータの記憶や、ハッカーがそれを危うくしたいと思うようなコードや、その他の情報の記憶を含む、セキュアな情報の記憶において、特殊な適用性を有することができる。
同様に、メモリ22はメモリコントローラ20からステータス情報を要求することができる。例えば、メモリコントローラの電源が落ち、あるいは、メモリコントローラがある期間の間だけ使用しないという情報を、メモリコントローラが有していることをメモリ22が知っている場合には、不揮発性メモリ22はこの情報を利用して、例えばウェアレベリング(wear leveling(摩耗の平滑化))といった、内部のバックグランドまたはメンテナンス活動を実行することを決定することができる。加えて、メモリ22は、メモリ22の電力消費状態を設定するために、メモリコントローラのステータスについての情報を取得することができる。
また、メモリ22は、プロセッサベースシステムの残りの部分とトランザクションを開始するために、メモリコントローラ20からのバスアクセスを要求することもできる。これにより、メモリは、システム内の活動に積極的に関与することが許される。場合によっては、通常はプロセッサベースシステムのメインまたは中央処理装置によって実行されるタスクは、制御機器28に押し付け(off-load)られることができる。これにより、メインまたは中央プロセッサを、他の活動が自由に行うことができるようにすることができる。それにより、実施形態によっては、メモリコントローラ20から転送活動を行うこともまた可能とすることができる。
更に別の例として、メモリ22はそれ自身を自己設定するためにトランザクションを開始することができる。例えば、メモリ22は、システムに、そのような自己設定を容易にするための情報を不揮発性メモリ22に提供させるためのトランザクションを開始することができる。メモリ22は、メモリ22を設定するために、システムからプリファレンス情報(preference information)を取得することもできる。メモリ22は、パーティションサイズを設定するか、特定のアドレスへの要求を無視するか、異なる速度もしくは異なる読み込みモード−例えばバーストモード、ページモード、あるいは他のモード−で動作することによって、自分自身で自己設定するか、代わりのものを与えるか、あるいは、メモリが、より迅速に動作するかもしくは動作速度がそれほど重要でない場合には節電するように、スピードアップするかもしくはスピードダウンするように、同期速度情報を要求することができる。
従って、図2を参照すると、例えばモバイル機器などのプロセッサベースシステム10は、パッケージ化された単一集積回路22で構成された不揮発性メモリデバイス14を含むことができる。システム10は、任意のモバイル機器または非モバイル機器とすることができる。不揮発性メモリデバイス14の1つの用途は、携帯電話機に関連することができる。不揮発性メモリデバイス14はシステムコントローラ12と相互作用することができる。システムコントローラは、実施形態によっては、メモリコントローラとすることができ、あるいは、中央処理装置からメモリコントローラまでのシステムアーキテクチャにおける任意レベルのコントローラとすることができる。本システムは、図示したように、他のデバイス18および16を含むことができる。
実施形態によっては、メモリデバイス14は、スレーブ型不揮発性メモリデバイスにおいて従来行われるように、不揮発性メモリデバイス14の方を向いた矢印で示したような入力を受信することができる。しかしながら、不揮発性メモリデバイス14は、外に出て行く矢印で示されるように、トランザクションを開始することもできる。これらのトランザクションは、不揮発性メモリデバイス14の外部からの刺激なしに不揮発性メモリによって与えられたデータを含むことができる。数例を挙げるとすれば例えば、メモリ障害、メモリ容量、メモリ速度、セキュリティ関連の懸念事項、電力消費状態、およびウェアレベリング(wear leveling)などを含む、不揮発性メモリの問題を表すために、図2に示すように、アラートも含むことができる。
加えて、図2に示したように、システムコントローラ12へ直接アクセスすることに加えて、不揮発性メモリデバイス14は、図3に示すように、システムコントローラ12への共有接続を有することができる。本実施形態では、通信は双方向データを含むのと同様に、不揮発性メモリデバイス14からの外へ向かう要求と、用語“許可”で示された応答を含むことができる。従って、システム20は、一部の環境においては、不揮発性メモリデバイスに一部の環境においてトランザクションを直接開始させることができる。
本明細書全体を通して、“一実施形態”または“ある実施形態”という言及は、その実施形態に関連して述べた特定の特徴、構造、または特性が、本発明に包含される少なくとも1つの実装に含まれることを意味している。従って、“一実施形態”または“ある実施形態”という文言が現れたとしても、そのような文言は必ずしも同じ実施形態を指しているのではない。さらに、特定の特徴、構造、または特性は、示された特定の実施形態以外の他の適切な形態で具現化されることができる。そして全てのそのような形態は、本願特許請求の範囲に包含されることができる。
本発明は限られた数の実施形態に関して説明されてきたが、当業者であれば、そこから多数の変更形態および変形形態を思いつくことであろう。本願特許請求の範囲の請求項は、全ての斯かる変更形態と変形形態を、本発明の真の精神と範囲の中に入るものとしてカバーすることが意図されている。
10 システム
12 システムコントローラ
14 不揮発性メモリデバイス
16、18 システム内の他のデバイス
20 メモリコントローラ
22 不揮発性メモリ
24 バス
28 制御機器
30 記憶装置
32 メモリセルアレイ

Claims (20)

  1. メモリアレイと、
    前記アレイに結合された制御機器であって、不揮発性メモリの外部のデバイスとのトランザクションを開始するための制御機器と
    を備えた不揮発性メモリ。
  2. 前記制御機器と前記メモリアレイは単一の集積回路上に集積されている請求項1に記載のメモリ。
  3. 前記制御機器により実行される命令を格納するための記憶装置を含む請求項2に記載のメモリ。
  4. 前記制御機器は、トランザクションに関連する外部刺激を最初に受信することなく、該トランザクションを開始する請求項1に記載のメモリ。
  5. 前記制御機器は、前記メモリにアクセスしようと試みるデバイスからセキュリティ承認を求める請求項1に記載のメモリ。
  6. 前記制御機器は、前記メモリによるバスアクセスの要求を含むトランザクションを開始する請求項1に記載のメモリ。
  7. 前記制御機器は、前記メモリコントローラからの情報の要求を含むトランザクションを開始する請求項1に記載のメモリ。
  8. 前記制御機器は、前記メモリが自己設定することを可能にする情報を要求する請求項1に記載の不揮発性メモリ。
  9. 前記メモリは、従来の不揮発性メモリ取り付け配置で受け入れるように適合する請求項1に記載の不揮発性メモリ。
  10. 前記制御機器は、前記不揮発性メモリの外部のデバイスからの情報を要求するトランザクションを開始する請求項1に記載の不揮発性メモリ。
  11. 不揮発性メモリが前記不揮発性メモリの外部のデバイスとのトランザクションを開始することを可能にするステップを含む、方法。
  12. 前記メモリの制御機器とメモリアレイとを単一の集積回路上に集積するステップを含む請求項11に記載の方法。
  13. 前記制御機器が実行する命令を格納する記憶装置を、前記集積回路上に集積するステップを含む、請求項12に記載の方法。
  14. 前記不揮発性メモリの外部のデバイスからの情報の要求を含むトランザクションを開始するステップを含む、請求項11に記載の方法。
  15. 前記不揮発性メモリが、前記不揮発性メモリにアクセスしようと試みるデバイスから、セキュリティ承認を求めることを可能にするステップを含む、請求項11に記載の方法。
  16. バスアクセスの要求を含むトランザクションを、前記メモリが開始することを可能にするステップを含む、請求項11に記載の方法。
  17. メモリコントローラからの情報の要求を含むトランザクションを、前記メモリが開始することを可能にするステップを含む、請求項11に記載の方法。
  18. 前記メモリが自己設定することができるようにする情報を、前記メモリが要求することを可能にするステップを含む、請求項11に記載の方法。
  19. 前記メモリが従来の不揮発性メモリ用ソケットに適合することを可能にすることを含む、請求項11に記載の方法。
  20. 前記メモリの外部からトランザクションに関係する刺激を受信するよりも前に、前記不揮発性メモリが前記トランザクションを開始することを可能にするステップを含む、請求項11に記載の方法。
JP2009280323A 2008-12-10 2009-12-10 不揮発性メモリ及びその方法 Active JP5562017B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/331,772 US9092387B2 (en) 2008-12-10 2008-12-10 Non-volatile memory device capable of initiating transactions
US12/331,772 2008-12-10

Publications (2)

Publication Number Publication Date
JP2010140486A true JP2010140486A (ja) 2010-06-24
JP5562017B2 JP5562017B2 (ja) 2014-07-30

Family

ID=42194363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280323A Active JP5562017B2 (ja) 2008-12-10 2009-12-10 不揮発性メモリ及びその方法

Country Status (6)

Country Link
US (1) US9092387B2 (ja)
JP (1) JP5562017B2 (ja)
KR (1) KR101168804B1 (ja)
CN (1) CN101751355B (ja)
DE (1) DE102009057547B4 (ja)
SG (1) SG162658A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213610B2 (en) * 2013-06-06 2015-12-15 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Configurable storage device and adaptive storage device array
US11294722B2 (en) 2019-07-29 2022-04-05 Marvell Asia Pte, Ltd. Object-oriented memory client

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60237575A (ja) * 1984-05-09 1985-11-26 Omron Tateisi Electronics Co Icカ−ドシステム
JPH0869512A (ja) * 1994-08-26 1996-03-12 Toppan Printing Co Ltd 情報システム
JPH08227444A (ja) * 1995-02-20 1996-09-03 Toshiba Corp Icカードリーダライタ
JPH10187898A (ja) * 1988-01-26 1998-07-21 Hitachi Maxell Ltd Icカード
JP2002366919A (ja) * 2001-06-12 2002-12-20 Toshiba Corp 無線メモリカード及び無線メモリカード管理方法
JP2006195719A (ja) * 2005-01-13 2006-07-27 Nec Corp 不揮発メモリ装置、不揮発メモリシステム、データの消去方法、プログラム及び記憶媒体
WO2007085893A1 (en) * 2006-01-24 2007-08-02 Nokia Corporation Method for utilizing a memory interface to control partitioning of a memory module
JP2008276790A (ja) * 1994-01-10 2008-11-13 Fr Telecom スマートカードと端末装置とを結合した処理システムおよび当該システムに対応するスマートカード

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709137A (en) 1984-04-16 1987-11-24 Omron Tateisi Electronics Co. IC card and financial transaction processing system using IC card
JPH0314054A (ja) 1989-06-13 1991-01-22 Nec Corp 電子ディスク装置
US5832286A (en) * 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JPH07334407A (ja) 1994-06-06 1995-12-22 Fuji Electric Co Ltd メモリのリフレッシュ方法
US6157966A (en) 1997-06-30 2000-12-05 Schlumberger Malco, Inc. System and method for an ISO7816 complaint smart card to become master over a terminal
US6040997A (en) * 1998-03-25 2000-03-21 Lexar Media, Inc. Flash memory leveling architecture having no external latch
US6119200A (en) * 1998-08-18 2000-09-12 Mylex Corporation System and method to protect SDRAM data during warm resets
US6523124B1 (en) * 1999-04-23 2003-02-18 Palm, Inc. System and method for detection of an accessory device connection status
US6545891B1 (en) * 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
JP2002324858A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 不揮発性半導体記憶装置、そのデータ消去方法、情報処理装置および不揮発性記憶装置システム
US6859856B2 (en) * 2001-10-23 2005-02-22 Flex P Industries Sdn. Bhd Method and system for a compact flash memory controller
KR20030084037A (ko) 2002-04-24 2003-11-01 주식회사 아이오셀 유에스비 메모리 장치의 보안 방법 및 이를 이용한컴퓨터의 사용제한 방법
JP4576336B2 (ja) 2003-08-18 2010-11-04 サイエンスパーク株式会社 電子データ管理装置、その制御プログラム及び電子データ管理方法
US7426055B2 (en) * 2003-08-26 2008-09-16 Leason Holdings Company, L.L.C. Optical disc supply and interface for digital copier machine
US7062615B2 (en) * 2003-08-29 2006-06-13 Emulex Design & Manufacturing Corporation Multi-channel memory access arbitration method and system
US7620667B2 (en) * 2003-11-17 2009-11-17 Microsoft Corporation Transfer of user profiles using portable storage devices
US8060670B2 (en) * 2004-03-17 2011-11-15 Super Talent Electronics, Inc. Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device
JP2006157272A (ja) * 2004-11-26 2006-06-15 Nec Corp 携帯端末及びそのコンテンツ設定方法、コンテンツ設定システム、並びに携帯端末のためのコンピュータ・プログラム
KR101032205B1 (ko) 2005-02-11 2011-05-02 샌디스크 아이엘 엘티디 통신 프로토콜 에뮬레이션을 구비한 장치
JP2008530683A (ja) 2005-02-11 2008-08-07 サンディスク アイエル リミテッド Nandフラッシュメモリ・システム・アーキテクチャ
EP1736887A3 (fr) * 2005-05-31 2009-04-22 Stmicroelectronics Sa Repertoire de pages memoire
JP2007004522A (ja) * 2005-06-24 2007-01-11 Renesas Technology Corp 記憶装置
US20070106842A1 (en) * 2005-11-04 2007-05-10 Conley Kevin M Enhanced first level storage caching methods using nonvolatile memory
WO2007119373A1 (ja) * 2006-04-04 2007-10-25 Panasonic Corporation システム制御装置
US20090040842A1 (en) * 2007-08-06 2009-02-12 Sandisk Corporation, A Delaware Corporation Enhanced write abort mechanism for non-volatile memory
US8452927B2 (en) * 2008-01-02 2013-05-28 Sandisk Technologies Inc. Distributed storage service systems and architecture
US8386723B2 (en) * 2009-02-11 2013-02-26 Sandisk Il Ltd. System and method of host request mapping

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60237575A (ja) * 1984-05-09 1985-11-26 Omron Tateisi Electronics Co Icカ−ドシステム
JPH10187898A (ja) * 1988-01-26 1998-07-21 Hitachi Maxell Ltd Icカード
JP2008276790A (ja) * 1994-01-10 2008-11-13 Fr Telecom スマートカードと端末装置とを結合した処理システムおよび当該システムに対応するスマートカード
JPH0869512A (ja) * 1994-08-26 1996-03-12 Toppan Printing Co Ltd 情報システム
JPH08227444A (ja) * 1995-02-20 1996-09-03 Toshiba Corp Icカードリーダライタ
JP2002366919A (ja) * 2001-06-12 2002-12-20 Toshiba Corp 無線メモリカード及び無線メモリカード管理方法
JP2006195719A (ja) * 2005-01-13 2006-07-27 Nec Corp 不揮発メモリ装置、不揮発メモリシステム、データの消去方法、プログラム及び記憶媒体
WO2007085893A1 (en) * 2006-01-24 2007-08-02 Nokia Corporation Method for utilizing a memory interface to control partitioning of a memory module

Also Published As

Publication number Publication date
DE102009057547A1 (de) 2010-06-24
CN101751355A (zh) 2010-06-23
KR20100067057A (ko) 2010-06-18
SG162658A1 (en) 2010-07-29
JP5562017B2 (ja) 2014-07-30
DE102009057547B4 (de) 2019-08-22
CN101751355B (zh) 2016-03-30
US9092387B2 (en) 2015-07-28
KR101168804B1 (ko) 2012-07-25
US20100146233A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
CN110119372B (zh) 在多列系统中对管芯上终结的选择性控制
KR100879654B1 (ko) 효율적인 시스템 관리 동기화 및 메모리 할당
US7930530B2 (en) Multi-processor system that reads one of a plurality of boot codes via memory interface buffer in response to requesting processor
JP6322838B2 (ja) システム・オン・チップにおけるメモリアクセスの電力管理
US10943635B2 (en) Memory device shared by two or more processors and system including the same
KR102282971B1 (ko) 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
US20140095853A1 (en) Alternative boot path support for utilizing non-volatile memory devices
US20170249991A1 (en) Supporting multiple memory types in a memory slot
US10599206B2 (en) Techniques to change a mode of operation for a memory device
TW201724811A (zh) 片上系統及包括片上系統的系統及移動裝置
US20160378607A1 (en) Instant restart in non volatile system memory computing systems with embedded programmable data checking
US9652170B2 (en) Memory device responding to device commands for operational controls
US20220293162A1 (en) Randomization of directed refresh management (drfm) pseudo target row refresh (ptrr) commands
US11960900B2 (en) Technologies for fast booting with error-correcting code memory
US9237670B2 (en) Socket interposer and computer system using the socket
JP5562017B2 (ja) 不揮発性メモリ及びその方法
KR102384344B1 (ko) 모바일 장치 및 모바일 장치의 동작 방법
WO2017019153A1 (en) System-in-package logic and method to control an external packaged memory device
US20210232504A1 (en) Avoiding processor stall when accessing coherent memory device in low power
US10862861B2 (en) Use of a network address by a network accessory
US11444918B2 (en) Subsystem firewalls
US9678911B2 (en) System for distributed computing and storage
US10176108B2 (en) Accessing memory coupled to a target node from an initiator node
US9298612B2 (en) Semiconductor memory device and computer system including the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121120

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140610

R150 Certificate of patent or registration of utility model

Ref document number: 5562017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250