WO2007119373A1 - システム制御装置 - Google Patents

システム制御装置 Download PDF

Info

Publication number
WO2007119373A1
WO2007119373A1 PCT/JP2007/055220 JP2007055220W WO2007119373A1 WO 2007119373 A1 WO2007119373 A1 WO 2007119373A1 JP 2007055220 W JP2007055220 W JP 2007055220W WO 2007119373 A1 WO2007119373 A1 WO 2007119373A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
peripheral device
external microcomputer
system lsi
lsi
Prior art date
Application number
PCT/JP2007/055220
Other languages
English (en)
French (fr)
Inventor
Takatoshi Ueyama
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to US12/096,473 priority Critical patent/US20090125664A1/en
Priority to JP2008510785A priority patent/JPWO2007119373A1/ja
Publication of WO2007119373A1 publication Critical patent/WO2007119373A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Definitions

  • the present invention relates to an improvement of a system control device in which a system LSI having an additional function is added so that an external microcomputer having a predetermined function has an additional function.
  • an analog TV device is equipped with a digital TV function
  • a car navigation device is equipped with a digital TV function
  • a personal computer is equipped with a digital TV function
  • a system LSI with a system control microcomputer and a digital TV function integrated into one chip is added.
  • Patent Document 1 JP 2004-164113 A
  • the present invention uses a system control microcomputer built in the system LSI for execution of the function of the system LSI while using the system LSI including the system control microcomputer. It is configured that an external system control microcomputer directly performs system bus control indirectly through the system LSI, or an external system control microcomputer directly performs system bus control.
  • the system control device of the present invention includes a system LSI unit that incorporates a system control microcomputer that integrates a single or a plurality of functions on one chip and controls the system bus with respect to the execution of the functions.
  • An external microcomputer unit, and the external microcomputer unit incorporates another system control microcomputer for controlling the system node with respect to execution of at least a part of the functions of the system LSI unit.
  • the present invention provides the system controller, wherein the system LSI unit includes an arbitration unit that arbitrates access to the system bus with the external microcomputer unit, and the system LSI unit and the external microcomputer unit include The system bus is shared, and one of the system control microcomputers controls the system bus by access arbitration by the arbitration unit.
  • the present invention provides the system controller, wherein the system LSI unit uses the arbitration unit and a system bus interface to receive an access request from the external microcomputer unit, and at the time of receiving the request, A part of the function of the system LSI unit is controlled in response to an access request.
  • the present invention provides the system control device including a peripheral device unit connected to the system bus, wherein the system LSI unit uses the arbitration unit and a system bus interface to Upon receiving an access request to the peripheral device section At the time of acceptance, the peripheral device unit is accessed according to the access request.
  • the present invention provides the system control device, wherein the system LSI unit and the peripheral device unit each output an acknowledge signal when access is completed, and the system LSI unit and the peripheral device unit An acknowledge signal control unit is provided for controlling so that the output acknowledge signal is not input to the external microcomputer unit.
  • the present invention is characterized in that, in the system control apparatus, the acknowledge signal control unit is provided in the system LSI unit.
  • the present invention provides the system control device in which read data read from the peripheral device unit is input to the system LSI unit when a read access request is made from the external microcomputer unit to the peripheral device unit.
  • the read data signal control unit controls the system LSI unit so as not to output the read data to the data bus, and the read data signal control unit is provided in the system LSI unit. It is provided inside.
  • the present invention provides the system controller, wherein when the read access request is made from the external microcomputer unit to the peripheral device unit, the system LSI unit takes in the read data read from the peripheral device unit, The fetched read data is sent to the system bus, and an acknowledge signal is issued to the external microcomputer unit.
  • the external microcomputer unit receives the acknowledge signal from the system LSI unit and completes the read access.
  • the present invention provides the system control device, wherein the peripheral device unit outputs an acknowledge signal upon completion of access, and issues a read access request from the external microcomputer unit to the peripheral device unit.
  • the external microcomputer unit and the system LSI unit receive the acknowledge signal output from the peripheral device unit and complete the read access.
  • the present invention provides the system controller, wherein the system LSI unit indirectly issues a write access request from the external microcomputer unit to the peripheral device unit.
  • the system LSI unit issues an acknowledge signal to the external microcomputer unit when the external microcomputer unit receives a write access request to the peripheral device unit, and terminates the write access request of the external microcomputer unit. After acquiring the system bus, a write access request is issued to the peripheral device unit.
  • the present invention provides the system control device, wherein the peripheral device unit outputs an acknowledge signal when access is completed, and issues a write access request from the external microcomputer unit to the peripheral device unit.
  • the peripheral device unit receives the output acknowledge signal and the write access is completed.
  • the present invention includes a peripheral device unit connected to the system bus in the system control device, wherein the system control microcomputer of the external microcomputer unit acquires the system bus with respect to the arbitration unit of the system LSI unit After acquiring the system bus, the access request is made directly to the system LSI unit or the peripheral device unit without operating the system control microcomputer of the system LSI unit.
  • the system control apparatus includes an address strobe signal control unit between the system LSI unit and the external microcomputer unit, and the address strobe signal control unit includes:
  • the address strobe signal issued by the external microcomputer is effective only when an access request from the external microcomputer unit to the system LSI unit is issued.
  • the present invention is characterized in that, in the system control apparatus, the address strobe signal control unit is built in the system LSI unit.
  • the system LSI unit is a system LSI incorporating a digital television function
  • the external microcomputer unit includes an analog television function, a car navigation function.
  • it is a microcomputer having a personal computer function.
  • the system control microcomputer of the external microcomputer unit requests the arbitration unit built in the system LSI unit to acquire the system bus, and the arbitration unit grants permission.
  • the system bus can be acquired and the external microcomputer unit can directly or system control microcomputer Requests for read or write access via the system bus can be made to the system LSI part and peripheral device part via the network.
  • system LSI when a system LSI having a new function is added to a system having an existing function, the system LSI to be added is added to many system designers.
  • System control can be performed using the system control microcomputer in the existing system, which is not limited to only the system control microcomputer in the system, so the degree of freedom in selecting the system control microcomputer can be increased and the existing design assets can be used effectively.
  • system LSIs with attractive new functions can be easily introduced, and system construction can be made at low cost.
  • FIG. 1 is a diagram showing an overall configuration of a system control apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a diagram showing a read access chart to an external microcomputer unit system LSI unit in the system control device.
  • FIG. 3 is a diagram showing a write access chart to the external microcomputer component system LSI unit in the system control device.
  • FIG. 4 is a diagram showing a lead access chart to the peripheral device section of the external microcomputer unit in the system control apparatus.
  • FIG. 5 is a diagram showing a light access chart to the peripheral device section of the external microcomputer unit in the system control apparatus.
  • FIG. 6 is a diagram showing an overall configuration of a system control apparatus according to a second embodiment of the present invention.
  • FIG. 7 is a view showing a read access chart from an external microcomputer unit to a peripheral device unit in a system control apparatus according to a fifth embodiment of the present invention.
  • FIG. 8 is a view showing a write access chart from the external microcomputer unit to the peripheral device unit in the system control apparatus according to the sixth embodiment of the present invention.
  • FIG. 9 is a diagram showing an overall configuration of a system control apparatus according to an eighth embodiment of the present invention. Explanation of symbols
  • FIG. 1 shows the overall configuration of the system control apparatus according to the first embodiment of the present invention.
  • an external microcomputer unit 102 is an existing microcomputer, for example, a microcomputer having an analog TV function or a car navigation function, or a microcomputer built in a personal computer.
  • the system LSI unit 101 has a system control microcomputer (not shown) built in along with functions such as a digital television function and is integrated on a single chip.
  • the peripheral device unit 103 includes a system bus interface such as a USB controller.
  • the signal flowing through the system bus 104 is a 32-bit address signal (EA [31: 0]), a 16bit data signal (ED [15: 0]), a read signal (XERE: negative logic), 1 byte 1 write unit (XEWE [1: 0]: negative logic), 6 chip select signals (XECS [5: 0]: negative logic), size signal ESZ indicating access size .
  • EA 32-bit address signal
  • ED 16bit data signal
  • XERE negative logic
  • XEWE 1 byte 1 write unit
  • 6 chip select signals XECS [5: 0]: negative logic
  • size signal ESZ indicating access size .
  • the address signal EA, data signal ED, and size signal ESZ are all transmitted from the external microcomputer unit 102 and the system LSI unit 101.
  • the read signal XERE, the write signal XE WE, and the chip select signal XECS are for accessing the peripheral device unit 103. Therefore, in the present embodiment, the microcomputer power built in the external microcomputer 102 is not directly related to the execution of at least a part of the function of the system LSI unit 101 (for example, the digital TV function). It is output only from the system LSI unit 101 so that the peripheral device unit 103 can be accessed, and is not output from the external microcomputer unit 102.
  • the system LSI unit 101 incorporates an arbitration unit 101a and implements the following specifications. Specifically, when the external microcomputer unit 102 asserts a bus request signal (XEBRQ: negative logic), which is a bus request signal, the arbitration unit 101a receives the bus request signal XEB RQ, and performs the nose access being executed. After the completion, a nodal signal (XEBGT: negative logic), which is a bus release notification signal, is asserted to the external microcomputer unit 102 to perform a bus arbitration function that releases the right to use the system bus 104 to the external microcomputer unit 102.
  • XEBRQ negative logic
  • XEBGT nodal signal
  • the system LSI unit 101 When the system LSI unit 101 asserts the bus grant signal XEBGT to release the right to use the system bus 104 to the external microcomputer unit 102, the address signal EA, the data signal ED, the size signal ESZ, and the address valid
  • the system LSI unit 101 can accept an access request from the external microcomputer 102.
  • the access request from the external microcomputer 102 is a system comprising the read / write signal ERXW, the address strobe signal XEAS, the acknowledge signal XEDK, and the system bus 104 after the external microcomputer 102 acquires the system bus 104 using the arbitration unit 101a. This is done as follows using the bus interface.
  • FIG. 2 shows an access chart when the external microcomputer unit 102 has read access to the system LSI unit 101 after acquiring the right to use the system bus 104.
  • the system LSI unit 101 outputs the read data ED and the acknowledge signal XEDK as the external microcomputer. This is output to section 102 to show how the read access is completed.
  • FIG. 3 shows the system after the external microcomputer unit 102 has acquired the right to use the system bus 104.
  • An access chart for write access to the LSI unit 101 is shown.
  • the system LSI unit 101 performs the write operation of the data ED.
  • the acknowledge signal XEDK is output to the external microcomputer unit 102, and the write access is terminated.
  • FIG. 4 shows that after the external microcomputer unit 102 acquires the right to use the system bus 104, it issues a read access request to the peripheral device unit 103 to the system LSI unit 101, and issues this access request.
  • the read cycle chart in which the received system LSI unit 101 performs read access to the peripheral device unit 103 is shown.
  • the external microcomputer unit 102 outputs the address signal EA, size signal ESZ, read / write signal ER XW (High level), and address strobe signal XEAS.
  • the LSI unit 101 When the LSI unit 101 outputs the chip select signal XECS and the read signal X ERE specifying the peripheral device unit 103, and the peripheral device unit 103 outputs the read data ED to the system bus 104, the system that has received this read data ED The LSI unit 101 outputs the read data ED to the system bus 104 and outputs the acknowledge signal XEDK to the external microcomputer unit 102, and the external microcomputer unit 102 ends the read access.
  • FIG. 5 After the external microcomputer unit 102 has acquired the right to use the system bus 104, it issues a write access request to the peripheral device unit 103 to the system LSI unit 101, and receives this access request.
  • the system LSI unit 101 outputs acknowledge signal XEDK.
  • the external microcomputer 102 that received this signal XEDK immediately ends the write access.
  • the system LSI unit 101 outputs a signal such as the write data ED received from the external microcomputer unit 102 and the chip select signal XECS to the system bus 104 and writes the write data ED to the peripheral device unit 103.
  • FIG. 6 shows the overall configuration of the system control apparatus according to the present embodiment.
  • the system LSI unit 601 having the arbitration unit 601a, the external microcomputer unit 602, and the system bus 604 are the same as those in the first embodiment, but the difference from the first embodiment is that the peripheral device A point 603 is a handshake device having a function of outputting an acknowledge signal, and an acknowledge signal control unit 605 is added.
  • acknowledge signal control section 605 The operation of acknowledge signal control section 605 will be described separately for a read access request and a write access request.
  • the peripheral device unit 603 When a read access request is made from the external microcomputer unit 602 to the peripheral device unit 603, the peripheral device unit 603 outputs read data and issues an acknowledge signal, and the acknowledge signal control unit 605 sends the acknowledge signal to the external microcomputer. Passed to part 602. As a result, the external microcomputer unit 602 ends the read cycle. After that, the system LSI unit 601 that has received the read data ED from the peripheral device unit 603 issues the read data ED again to the system bus 604 and outputs the acknowledge signal XEDK as in the chart of FIG. The signal control unit 605 masks the output of the acknowledge signal to the external microcomputer unit 602. The external device 602 receives read data from the system LSI unit 601. However, data collision can be avoided by setting a sufficient wait period.
  • the acknowledge signal control unit 605 passes the acknowledge signal XE DK issued from the system LSI 601 to the external microcomputer unit 602.
  • the external microcomputer unit 602 ends the write cycle.
  • the system LSI unit 601 has the ability to issue a write access request to the peripheral device unit 603.
  • the acquisition right of the system bus 604 has already been transferred from the external microcomputer unit 602 to the system LSI unit 601. Even if the 603 issues the acknowledge signal XEDK, the system does not malfunction, but it is desirable to prevent the acknowledge signal control unit 605 from issuing the analog signal XEDK from the peripheral device unit 603 to the external microcomputer unit 602. .
  • the present embodiment has the following advantages. That is, in the first embodiment, the peripheral device unit 103 does not have a function of outputting the acknowledge signal XEDK, and the set period Since this is a fixed-length access device that is considered to have been accessed after the elapse of time, fixed-length access must be set in the peripheral device selection register existing in the system LSI unit 101.
  • a handshake device that outputs an acknowledge signal as 603 can be adopted, and the degree of freedom in device selection of the peripheral device unit 603 can be improved, and the degree of freedom in system design is improved.
  • the force in which the acknowledge signal control unit 605 is arranged outside the system LSI unit 601 is adopted in the present embodiment.
  • the system LSI unit 601 issues the read data to the system bus 604.
  • a read data control unit (not shown) is provided so that the received read data is not issued to the system bus 604, and this read data control unit is incorporated in the system LSI unit 601. .
  • the external device 602 does not need to worry about data collision, so that an effect of facilitating system design can be obtained.
  • the peripheral device unit 103 is a handshake device, the operation at the time of a read access request from the external microcomputer unit to the peripheral device unit 103 is improved.
  • the system LSI unit 101 has a built-in register for setting whether the peripheral device unit 103 is a handshake device or a fixed-length device.
  • Self-referencing, peripheral device 103 is handshake device Make sure that
  • the system LSI unit 101 receives from the peripheral device unit 103 as can be seen in comparison with the lead cycle chart of FIG.
  • the operation of outputting the read data ED to the system bus 104 again can be made unnecessary, and the overhead during the read cycle via the system LSI unit 101 can be improved for that time.
  • FIG. 8 shows a write access chart according to the sixth embodiment of the present invention.
  • the overall configuration of the system control device is the same as in Figure 1.
  • the system LSI unit 101 corresponds to the chip corresponding to the peripheral device unit 103.
  • Select signal XECS and read Z write signal XEWE (Low level) are additionally issued to write the write data ED from the external microcomputer unit 102 to the peripheral device unit 103, and then the peripheral device unit that completed the writing
  • acknowledge signal XEDK is issued from 103
  • external microcomputer unit 102 receives acknowledge signal XEDK and terminates the write access request. Therefore, according to the present embodiment, it is possible to achieve two cycles in terms of the appearance of the system and achieve one write access cycle, and the external microcomputer unit 103 does not need to consider an extra wait setting. Request overhead is effectively improved.
  • the write access request in the sixth embodiment is optimized.
  • the system LSI unit 101 has a built-in register for setting whether it is a handshake device or a fixed-length device, so that the setting is self-referenced and the peripheral device unit 103 is set as a handshake device.
  • a write access request from the external microcomputer unit 102 to the peripheral device unit 103 is issued, a chip select signal XECS and a read Z write signal XEWE (Low level) corresponding to the peripheral device unit 103 are additionally issued to
  • the device unit 103 writes the write data ED and issues the acknowledge signal XEDK
  • the system LSI unit 101 and the external device unit 102 that have received the acknowledge signal XEDK end each write cycle.
  • the system LSI unit 101 has a higher degree of freedom in selecting a device as a handshake device or a fixed-length device in the write cycle, and the write cycle protocol is the same as that of the read cycle. Because it can be realized with this protocol, implementation design becomes very easy. However, since the external microcomputer unit 103 can establish complete handshake access, the overhead during the write cycle can be effectively improved.
  • FIG. 9 shows the overall configuration of the system control apparatus according to the eighth embodiment of the present invention.
  • system control microcomputer of the system LSI unit 901 is not used, and the microcomputer built in the external microcomputer unit 902 is directly used as the system control microcomputer. 901 and the peripheral device unit 903 are controlled.
  • the system LSI unit 901 having the arbitration unit 901a, the external microcomputer unit 902, and the peripheral device unit 903 are arranged, and the address strobe control unit 905 exists.
  • the system LSI unit 901 does not output the chip select signal XE CS and the read Z write signal XERE to the system bus 904 because the microcomputer built in the external microcomputer unit 902 becomes the system control microcomputer. Output from the microcomputer unit 902.
  • the address strobe control unit 905 validates the address strobe signal XEAS only when an access request is made from the external microcomputer unit 902 to the system LSI unit 901, and when an access request is made from the external microcomputer unit 902 to the peripheral device unit 903, Disable address strobe signal XEAS.
  • the system LSI unit 901 performs an operation only to open the system bus 904 unless the address strobe signal XEAS is input from the external microcomputer unit 902. Therefore, the external device unit 902 can directly access the peripheral device unit 903.
  • the overhead due to the indirect read or write access to the system LSI unit 901 that is, the write access is performed in two cycles as shown in FIG.
  • the overhead of 1 access cycle is minimized, and the system performance is improved.
  • the peripheral device 903 can be employed not only as a fixed-length device but also as a node shake device, the degree of freedom in system design is improved.
  • the address strobe signal control unit 905 is arranged outside the system LSI unit 901, but it may be arranged inside the system LSI unit 901. In this case, a configuration that is easy in system design can be provided.
  • the present invention provides a system control microcomputer in an existing system to many system designers when a system LSI having a new function is added to a system having an existing function. Any of the system control microcomputers in the LSI Therefore, it is useful as a system control device that can construct a system at low cost while effectively utilizing existing design assets.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Microcomputers (AREA)

Abstract

　新たな機能を持つシステムＬＳＩ部９０１にはシステム制御マイコンが内蔵されるが、これを使用せず、既存の機能の外部マイコン部９０２内のマイコンをシステム制御マイコンとして使用する。外部マイコン部９０２は、システムバス９０４を獲得しようとする際には、バスリクエスト信号ＸＥＢＲＱを出力し、このリクエスト信号を受けたシステムＬＳＩ部９０１内の調停部９０１ａからバスグラント信号ＸＥＢＧＴを受けて、システムバス９０４を獲得する。その後、外部マイコン部９０２は、システムバス９０４を利用して、システムＬＳＩ部９０１や周辺デバイス部９０３に対してリード又はライトアクセス要求をする。従って、既存機能のシステムに、新たな機能のシステムＬＳＩを付加する場合にも、過去の設計資産を利用してシステムを再構築できる。

Description

明 細 書
システム制御装置
技術分野
[0001] 本発明は、所定の機能を有する外部マイコンに、追加の機能を持たせるように、そ の追加機能を持ったシステム LSIを付加したシステム制御装置の改良に関する。 背景技術
[0002] 従来、例えば、アナログテレビ装置にデジタルテレビ機能を搭載する場合や、カー ナビゲーシヨン装置にデジタルテレビ機能を搭載する場合、又はパソコンにデジタル テレビ機能を搭載する場合など、既存のシステムに、新しい機能を追加しょうとする場 合には、システム制御マイコンとデジタルテレビ機能とが 1チップィ匕されたシステム LS Iを付加することが行われる。
[0003] このように、システム LSIを付加した場合には、その有する機能 (例えばデジタルテ レビ機能）の実行上、そのシステム LSIに内蔵されるシステム制御マイコンを使用して システムバスの使用の制御を行うことが一般的である。また、システム LSI内部にマル チ CPUを存在させる構成は、例えば特許文献 1に記載の技術のように公知の技術で ある。
特許文献 1 :特開 2004— 164113号公報
発明の開示
発明が解決しょうとする課題
[0004] しカゝしながら、システム LSIを付加をして新たな機能を追加する場合に、その新たな 機能を実行するためのシステムバスの制御を、前記システム LSIに内蔵するシステム 制御マイコンでのみ行わせることは、システム構築上、マイコン選択の自由度がない という問題がある。
[0005] 特に、システム設計者にとっては、魅力的な機能を搭載するシステム LSIであったと しても、そのシステム LSIに内蔵される全く新 、システム制御マイコンを必ず使用す る必要があるということは、過去の設計資産を捨てて、システム再構築をしなければな らない欠点となる。 [0006] 本発明の目的は、システム制御マイコンを搭載したシステム LSIを既存のマイコンに 付加した場合であっても、その新たに付加した機能の実行に関して、その既存のマイ コンのシステム制御マイコンを使用して、前記システム LSIの新たな機能の実行に関 するシステムバスの使用制御を、既存のマイコンのシステム制御マイコンでも可能と することにある。
課題を解決するための手段
[0007] 前記の目的を達成するため、本発明では、システム制御マイコンを内蔵したシステ ム LSIを用いながら、そのシステム LSIの機能の実行に関して、そのシステム LSIに 内蔵されているシステム制御マイコンを使うことなぐ外部のシステム制御マイコンが 前記システム LSIを間接してシステムバス制御を行ったり、外部のシステム制御マイコ ンが直接システムバス制御を行 、得るように構成する。
[0008] すなわち、本発明のシステム制御装置は、単一又は複数の機能が 1チップに集積 化されると共に前記機能の実行に関してシステムバスの制御を行うシステム制御マイ コンを内蔵するシステム LSI部と、外部マイコン部とを備え、前記外部マイコン部は、 前記システム LSI部の機能の少なくとも一部の実行に関して前記システムノ スの制御 を行う他のシステム制御マイコンを内蔵することを特徴とする。
[0009] 本発明は、前記システム制御装置において、システム LSI部は、前記外部マイコン 部との間で前記システムバスに対するアクセス調停を行う調停部を備え、前記システ ム LSI部及び前記外部マイコン部は、前記システムバスを共有し、前記調停部による アクセス調停によって、何れか一方のシステム制御マイコンが前記システムバスを制 御することを特徴とする。
[0010] 本発明は、前記システム制御装置において、前記システム LSI部は、前記調停部と システムバスインタフェースとを使用して、前記外部マイコン部力ゝらのアクセス要求を 受け付け、この受付時に、そのアクセス要求に応じて前記システム LSI部の有する機 能の一部を制御することを特徴とする。
[0011] 本発明は、前記システム制御装置において、前記システムバスに接続される周辺 デバイス部を有し、前記システム LSI部は、前記調停部とシステムバスインタフェース とを使用して、前記外部マイコン部力 前記周辺デバイス部へのアクセス要求を受け 付け、この受付時に、そのアクセス要求に応じて前記周辺デバイス部にアクセスする ことを特徴とする。
[0012] 本発明は、前記システム制御装置において、前記システム LSI部及び前記周辺デ バイス部は、各々、アクセス完了時にァクノリッジ信号を出力するものであり、前記シ ステム LSI部及び前記周辺デバイス部から出力されたァクノリッジ信号を前記外部マ イコン部に入力しな 、ように制御するァクノリッジ信号制御部を備えたことを特徴とす る。
[0013] 本発明は、前記システム制御装置において、前記ァクノリッジ信号制御部は、前記 システム LSI部の内部に備えられることを特徴とする。
[0014] 本発明は、前記システム制御装置において、前記外部マイコン部から前記周辺デ バイス部へのデータのリードアクセス要求時に、前記周辺デバイス部から読み出され たリードデータが前記システム LSI部に入力されても、このリードデータが前記システ ム LSI部力 前記データバスに出力されるのを禁止するように制御するリードデータ 信号制御部を備え、前記リードデータ信号制御部は、前記システム LSI部の内部に 備えられることを特徴とする。
[0015] 本発明は、前記システム制御装置において、前記外部マイコン部から前記周辺デ バイス部へのリードアクセス要求に際し、前記システム LSI部は、前記周辺デバイス 部から読み出されたリードデータを取込み、この取り込んだリードデータを前記システ ムバスに送出すると共に、前記外部マイコン部にァクノリッジ信号を発行し、前記外部 マイコン部は、前記システム LSI部力ものァクノリッジ信号を受けて、リードアクセスを 完了することを特徴とする。
[0016] 本発明は、前記システム制御装置において、前記周辺デバイス部は、アクセス完了 時にァクノリッジ信号を出力するものであり、前記外部マイコン部から前記周辺デバィ ス部へのリードアクセス要求を前記システム LSI部が間接的に行う場合に、前記外部 マイコン部及び前記システム LSI部は、前記周辺デバイス部から出力されたァクノリツ ジ信号を受けて、リードアクセス完了となることを特徴とする。
[0017] 本発明は、前記システム制御装置において、前記外部マイコン部から前記周辺デ バイス部へのライトアクセス要求を前記システム LSI部が間接的に行う場合に、前記 システム LSI部は、前記外部マイコン部力 前記周辺デバイス部へのライトアクセス要 求を受けた時にァクノリッジ信号を前記外部マイコン部に発行して、前記外部マイコ ン部カものライトアクセス要求を終了させると共に、前記システムバスを獲得した後、 前記周辺デバイス部に対してライトアクセス要求を発行することを特徴とする。
[0018] 本発明は、前記システム制御装置において、前記周辺デバイス部は、アクセス完了 時にァクノリッジ信号を出力するものであり、前記外部マイコン部から前記周辺デバィ ス部へのライトアクセス要求を前記システム LSI部が間接的に行う場合に、前記周辺 デバイス部力も出力されたァクノリッジ信号を受けて、ライトアクセス完了となることを 特徴とする。
[0019] 本発明は、前記システム制御装置において、前記システムバスに接続される周辺 デバイス部を有し、前記外部マイコン部のシステム制御マイコンは、前記システム LSI 部の調停部に対してシステムバス獲得の要求をして、前記システムバスを獲得した後 、前記システム LSI部のシステム制御マイコンを動作させることなぐ前記システム LSI 部又は周辺デバイス部に対して直接にアクセス要求することを特徴とする。
[0020] 本発明は、前記システム制御装置にお!/、て、前記システム LSI部と前記外部マイコ ン部との間にアドレスストローブ信号制御部が備えられ、前記アドレスストローブ信号 制御部は、前記外部マイコン部から前記システム LSI部へのアクセス要求が発行され た時にのみ、前記外部マイコン力 発行されるアドレスストローブ信号を有効とするこ とを特徴とする。
[0021] 本発明は、前記システム制御装置において、前記アドレスストローブ信号制御部は 、前記システム LSI部に内蔵されることを特徴とする。
[0022] 本発明は、前記システム制御装置にお!/、て、前記システム LSI部は、デジタルテレ ビ機能を内蔵したシステム LSIであり、前記外部マイコン部は、アナログテレビ機能、 カーナビゲーシヨン機能又はパソコン機能を持つマイコンであることを特徴とする。
[0023] 以上により、本発明のシステム制御装置では、外部マイコン部のシステム制御マイ コンは、システム LSI部に内蔵された調停部に対してシステムバスの獲得を要求し、 その調停部から許可を得て、システムバスを獲得できるので、システム LSI部の機能 の実行に関して、外部マイコン部が直接に又はシステム LSI部のシステム制御マイコ ンを介してシステム LSI部や周辺デバイス部に対してシステムバスを介したリード又は ライトアクセス要求を行うことができる。
発明の効果
[0024] 以上説明したように、本発明では、既存の機能を持つシステムに、新たな機能を持 つシステム LSIを付加する場合に、多くのシステム設計者に対して、その付加するシ ステム LSI内のシステム制御マイコンだけでなぐ既存システム内のシステム制御マイ コンをも使用してシステム制御を行うことができるので、システム制御マイコンの選択 の自由度を高くでき、従来の設計資産を有効に活用しながら、容易に魅力的な新機 能を持つシステム LSIの導入が行えて、安価にシステム構築が可能となる。
図面の簡単な説明
[0025] [図 1]図 1は本発明の第 1の実施形態に係るシステム制御装置の全体構成を示す図 である。
[図 2]図 2は同システム制御装置において外部マイコン部力 システム LSI部へのリー ドアクセスチャートを示す図である。
[図 3]図 3は同システム制御装置において外部マイコン部力 システム LSI部へのライ トアクセスチャートを示す図である。
[図 4]図 4は同システム制御装置において外部マイコン部力 周辺デバイス部へのリ ードアクセスチャートを示す図である。
[図 5]図 5は同システム制御装置において外部マイコン部力 周辺デバイス部へのラ イトアクセスチャートを示す図である。
[図 6]図 6は本発明の第 2の実施形態に係るシステム制御装置の全体構成を示す図 である。
[図 7]図 7は本発明の第 5の実施形態に係るシステム制御装置において外部マイコン 部から周辺デバイス部へのリードアクセスチャートを示す図である。
[図 8]図 8は本発明の第 6の実施形態に係るシステム制御装置において外部マイコン 部から周辺デバイス部へのライトアクセスチャートを示す図である。
[図 9]図 9は本発明の第 8の実施形態に係るシステム制御装置の全体構成を示す図 である。 符号の説明
[0026] 101、 601、 901 システム LSI部
101a, 901a 調停部
102、 602、 902 外部マイコン部
103、 603、 903 周辺デバイス部
104、 604、 904 システムノ ス
605 ァクノリッジ信号制御部
905 アドレスストローブ信号制御部
発明を実施するための最良の形態
[0027] 以下、本発明の実施形態を図面を参照しながら説明する。
[0028] (第 1の実施形態）
図 1は、本発明の第 1の実施形態に係るシステム制御装置の全体構成を示している
[0029] 同図において、システムバス 104上には、外部マイコン部 102と、システム LSI部 10 1と、周辺デバイス部 103とが存在している。前記外部マイコン部 102は既設のマイコ ンであって、例えばアナログテレビ機能やカーナビゲーシヨン機能を奏するマイコン、 又はパソコンに内蔵されるマイコンである。また、前記システム LSI部 101は、デジタ ルテレビ機能などの機能と共にシステム制御マイコン（図示せず)を内蔵して 1チップ に集積ィ匕されたものである。更に、前記周辺デバイス部 103は、例えば USBコント口 ーラなどのシステムバスインタフェースを備える。
[0030] 前記システムバス 104に流れる信号は、 32bitのアドレス信号（EA[31 : 0])、 16bi tのデータ信号 (ED [15 : 0])、リード信号 (XERE :負論理）、 1バイト単位に 1本の計 2本のライト信号 (XEWE[1 : 0]：負論理）、 6本のチップセレクト信号 (XECS [5 : 0]： 負論理）、アクセスサイズを示すサイズ信号 ESZである。但し、信号本数は、システム に応じて可変であり、ここでは 16bitのデータシステムとしての例を示している。前記 アドレス信号 EA、データ信号 ED及びサイズ信号 ESZは、共に外部マイコン部 102 及びシステム LSI部 101から送信される。前記リード信号 XERE、前記ライト信号 XE WE及びチップセレクト信号 XECSは、前記周辺デバイス部 103へのアクセス用であ つて、本実施形態では、システム LSI部 101の機能 (例えばデジタルテレビ機能）の 少なくとも一部の実行に関して、外部マイコン 102に内蔵するマイコン力 直接では なぐシステム LSI部 101内のシステム制御マイコンを使って周辺デバイス部 103に アクセスできるように、システム LSI部 101のみから出力され、外部マイコン部 102か らは出力されない。
[0031] 前記システム LSI部 101は、調停部 101aを内蔵すると共に、以下の仕様を実装し ている。具体的に、前記調停部 101aは、外部マイコン部 102がバス要求信号である バスリクエスト信号 (XEBRQ :負論理)をアサートすると、このバスリクエスト信号 XEB RQを受けて、実行中のノ スアクセスの終了後に、バス開放通知信号であるノ スダラ ント信号 (XEBGT:負論理）を外部マイコン部 102にアサートして、システムバス 104 の使用権を外部マイコン部 102に開放するバス調停機能を奏する。
[0032] 前記システム LSI部 101は、前記バスグラント信号 XEBGTをアサートしてシステム バス 104の使用権を外部マイコン部 102に開放したときには、前記アドレス信号 EA、 データ信号 ED、サイズ信号 ESZ、アドレス有効期間を示すアドレスストローブ信号（ XEAS :負論理)、リードサイクルかライトサイクルかを示すリード Zライト信号 (ERXW ： Hi =リードサイクル、 Low=ライトサイクル）を、各々、ハイインピーダンス状態とする 。これにより、システム LSI部 101は外部マイコン 102からのアクセス要求を受け付け ることが可能となる。この外部マイコン 102からのアクセス要求は、外部マイコン 102 が調停部 101aを使ってシステムバス 104を獲得した後、リード/ライト信号 ERXW、 アドレスストローブ信号 XEAS、ァクノリッジ信号 XEDK及びシステムバス 104からな るシステムバスインタフェースを使用して、以下のように行われる。
[0033] 図 2は、外部マイコン部 102が、システムバス 104の使用権を獲得した後、システム LSI部 101へリードアクセスする場合のアクセスチャートを示す。同図に示すリードア クセス要求では、外部マイコン部 102がアドレス信号 EA、サイズ信号 ESZ及びアドレ スストローブ信号 XEASを出力した後、システム LSI部 101がリードデータ EDを出力 すると共にァクノリッジ信号 XEDKを外部マイコン部 102に出力して、そのリードァク セスを終了する様子を示して 、る。
[0034] 図 3は、外部マイコン部 102が、システムバス 104の使用権を獲得した後、システム LSI部 101ヘライトアクセスする場合のアクセスチャートを示す。同図に示すライトァク セス要求では、外部マイコン部 102がアドレス信号 EA、サイズ信号 ESZ、ライトデー タ ED及びアドレスストローブ信号 XEASを出力した後、システム LSI部 101がそのデ ータ EDのライト動作を完了してァクノリッジ信号 XEDKを外部マイコン部 102に出力 して、そのライトアクセスを終了する様子を示している。
[0035] また、図 4は、外部マイコン部 102が、システムバス 104の使用権を獲得した後、周 辺デバイス部 103へのリードアクセス要求をシステム LSI部 101に発行し、このァクセ ス要求を受けたシステム LSI部 101が周辺デバイス部 103に対してリードアクセスを 行うリードサイクルチャートを示す。同図では、システムバス 104の使用権を獲得した 後、外部マイコン部 102がアドレス信号 EA、サイズ信号 ESZ、リード/ライト信号 ER XW (Highレベル）及びアドレスストローブ信号 XEASを出力し、その後、システム LS I部 101が周辺デバイス部 103を指定するチップセレクト信号 XECS及びリード信号 X EREを出力して、周辺デバイス部 103がリードデータ EDをシステムバス 104に出力 すると、このリードデータ EDを受けたシステム LSI部 101がそのリードデータ EDを再 度システムバス 104に出力すると共にァクノリッジ信号 XEDKを外部マイコン部 102 に出力して、外部マイコン部 102がそのリードアクセスを終了する様子を示している。
[0036] 図 5は、外部マイコン部 102が、システムバス 104の使用権を獲得した後、周辺デ バイス部 103へのライトアクセス要求をシステム LSI部 101に発行し、このアクセス要 求を受けたシステム LSI部 101が周辺デバイス部 103に対してライトアクセスを行うラ イトサイクルチャートを示す。同図では、外部マイコン部 102がアドレス信号 EA、サイ ズ信号 ESZ、ライトデータ ED、リード Zライト信号 ERXW (Lowレベル）及びアドレス ストローブ信号 XEASを出力した後、システム LSI部 101がァクノリッジ信号 XEDKを 出力して、この信号 XEDKを受けた外部マイコン 102がライトアクセスを直ちに終了 する。その後、システム LSI部 101は、前記外部マイコン部 102から受け取ったライト データ EDなどの信号及びチップセレクト信号 XECSをシステムバス 104に出力して、 周辺デバイス部 103にそのライトデータ EDを書き込む。
[0037] (第 2の実施形態）
次に、本発明の第 2の実施形態を説明する。 [0038] 図 6は本実施形態に係るシステム制御装置の全体構成を示している。本実施形態 では、調停部 601aを有するシステム LSI部 601、外部マイコン部 602、及びシステム バス 604は前記第 1の実施形態と同様であるが、前記第 1の実施形態と異なる点は、 周辺デバイス部 603がァクノリッジ信号を出力する機能を持つハンドシェークデバイ スである点と、ァクノリッジ信号制御部 605が追加されて 、る点である。
[0039] 前記ァクノリッジ信号制御部 605の動作をリードアクセス要求時とライトアクセス要求 時に分けて説明する。
[0040] 外部マイコン部 602から周辺デバイス部 603へのリードアクセス要求時には、周辺 デバイス部 603はリードデータを出力すると共にァクノリッジ信号を発行し、ァクノリツ ジ信号制御部 605は、そのァクノリッジ信号を外部マイコン部 602へ渡す。これにより 、外部マイコン部 602はリードサイクルを終了する。その後、周辺デバイス部 603から リードデータ EDを受け取ったシステム LSI部 601は、図 4のチャートと同様に、そのリ ードデータ EDを再度システムバス 604に発行すると共にァクノリッジ信号 XEDKを出 力するが、ァクノリッジ信号制御部 605は、このァクノリッジ信号の外部マイコン部 602 への出力をマスクする。尚、外部デバイス 602は、システム LSI部 601からリードデー タを受けるが、十分なウェイト期間を設定しておくことにより、データ衝突は回避される
[0041] 一方、外部マイコン部 602から周辺デバイス部 603へのライトアクセス要求時には、 ァクノリッジ信号制御部 605は、システム LSI601から発行されるァクノリッジ信号 XE DKを外部マイコン部 602へ渡す。これにより、外部マイコン部 602はライトサイクルを 終了する。その後、システム LSI部 601は、周辺デバイス部 603ヘライトアクセス要求 を発行する力 この際、システムバス 604の獲得権は既に外部マイコン部 602からシ ステム LSI部 601へ移っているので、周辺デバイス部 603がァクノリッジ信号 XEDK を発行しても、システムとして誤動作することはないが、周辺デバイス部 603からのァ タノリッジ信号 XEDKの外部マイコン部 602への発行をァクノリッジ信号制御部 605 で阻止するのが望ましい。
[0042] 以上により、本実施形態では次の利点を有する。即ち、前記第 1の実施形態では、 周辺デバイス部 103は、ァクノリッジ信号 XEDKを出力する機能を有さず、設定期間 の経過でアクセス完了とみなす固定長アクセスのデバイスであるため、システム LSI 部 101内に存在する周辺デバイス選択レジスタには、固定長アクセスを設定しなけれ ばならないが、本実施形態では、周辺デバイス部 603としてァクノリッジ信号を出力 するハンドシェークデバイスを採用でき、周辺デバイス部 603のデバイス選択にっ ヽ ての自由度を向上でき、システム設計の自由度が向上する。
[0043] (第 3の実施形態）
続いて、本発明の第 3の実施形態を説明する。
[0044] 前記第 2の実施形態では、ァクノリッジ信号制御部 605をシステム LSI部 601の外 部に配置した力 本実施形態では、システム LSI部 601に内蔵する構成を採用して いる。
[0045] 従って、本実施形態では、更に、システム設計上、容易な構成を提供することがで きる。
[0046] (第 4の実施形態）
前記第 2の実施形態では、リードサイクル時に、周辺デバイス部 603からのリードデ ータをシステム LSI部 601が受け取った後、このリードデータをシステム LSI部 601が システムバス 604に発行した力 本第 4の実施形態では、その受け取ったリードデー タをシステムバス 604に発行させな 、リードデータ制御部（図示せず)を設け、このリ ードデータ制御部をシステム LSI部 601に内蔵する構成を採用している。
[0047] 従って、本実施形態では、外部デバイス 602がデータの衝突を気にする必要がなく なるので、その分、システム設計が容易となる効果が得られる。
[0048] (第 5の実施形態）
次に、本発明の第 5の実施形態を説明する。
[0049] 本実施形態では、周辺デバイス部 103がハンドシェークデバイスである場合におい て、外部マイコン部から周辺デバイス部 103へのリードアクセス要求時の動作を改良 したものである。
[0050] 即ち、図 1において、システム LSI部 101には、周辺デバイス部 103がハンドシェ一 クデバイスか固定長デバイスかの設定を行うレジスタを内蔵しているので、その設定 をシステム LSI部 101が自己参照し、周辺デバイス部 103がハンドシェークデバイス であることを確認する。
[0051] そして、図 7に示すように、外部マイコン部 102から周辺デバイス部 103へのリード アクセス要求時に、そのアクセス要求を受けたシステム LSI部 101は、既述の通り周 辺デバイス部 103に対応するチップセレクト信号 XECSと、リード Zライト信号 ERXW (Highレベル)を追加発行する。その後、外部デバイス部 103がリードデータ EDを出 力すると共に、ァクノリッジ信号 XEDKを発行すると、このァクノリッジ信号 XEDKを 受けたシステム LSI部 101及び外部デバイス部 102が、各々のリードサイクルを終了 する。
[0052] 従って、本実施形態では、前記第 4の実施形態の効果に加えて、図 4のリードサイク ルチャートと比較して判るように、システム LSI部 101が、周辺デバイス部 103から受 けたリードデータ EDを再度システムバス 104に出力する動作を不要にでき、その時 間分、システム LSI部 101を介したリードサイクル時のオーバヘッドを改善できる。
[0053] (第 6の実施形態）
続いて、本発明の第 6の実施形態を説明する。
[0054] 図 8は、本発明の第 6の実施形態に係るライトアクセスチャートを示す。システム制 御装置の全体構成は図 1と同様である。
[0055] 前記図 5に示したライトアクセスチャートでは、外部マイコン部 102から周辺デバイス 部 103へのライトアクセス要求時には、システム LSI部 101がァクノリッジ信号 XEDK を発行して、外部マイコン部 102のアクセス要求を終了させ、その後、システム LSI部 101から改めて周辺デバイス部 103への固定長アクセスを発生させていたために、シ ステムの見掛け上、 2サイクルのライトアクセスが発生する状況であった。
[0056] 本実施形態では、図 8に示したライトアクセスチャートのように、外部マイコン部 102 力も周辺デバイス部 103へのライトアクセス要求時には、システム LSI部 101が、周辺 デバイス部 103に対応するチップセレクト信号 XECSと、リード Zライト信号 XEWE (L owレベル）とを追加発行して、外部マイコン部 102からのライトデータ EDを周辺デバ イス部 103に書込み、その後、その書込みを完了した周辺デバイス部 103からァクノ リッジ信号 XEDKが発行されると、このァクノリッジ信号 XEDKを外部マイコン部 102 が受けて、ライトアクセス要求を終了する。 [0057] 従って、本実施形態では、システムの見掛け上、 2サイクル発生して 、たライトァク セス 1サイクルで達成できると共に、外部マイコン部 103は余計なウェイト設定を考慮 する必要がないので、ライトサイクル要求時のオーバヘッドが有効に改善される。
[0058] (第 7の実施形態）
本実施形態は、前記第 5の実施形態と同様に、第 6の実施形態におけるライトァク セス要求の最適化を図るものである。
[0059] 即ち、システム LSI部 101は、ハンドシェークデバイスか固定長デバイスかの設定を 行うレジスタを内蔵しているので、その設定を自己参照し、周辺デバイス部 103がハ ンドシェークデバイスであると設定されている場合には、外部マイコン部 102から周辺 デバイス部 103へのライトアクセス要求時に、周辺デバイス部 103に対応するチップ セレクト信号 XECSとリード Zライト信号 XEWE (Lowレベル)を追加発行し、外部デ バイス部 103がライトデータ EDを書き込んでァクノリッジ信号 XEDKを発行すると、こ のァクノリッジ信号 XEDKを受けたシステム LSI部 101及び外部デバイス部 102が、 各々のライトサイクルを終了する。
[0060] 従って、システム LSI部 101は、ライトサイクルにおいて、周辺デバイス部 103がハ ンドシェークデバイスか固定長デバイスかのデバイス選択についての自由度が向上 すると共に、ライトサイクルのプロトコルをリードサイクルと同様のプロトコルで実現でき るので、実装設計が非常に容易となる。し力も、外部マイコン部 103は、完全なハンド シェークアクセスを確立できるので、ライトサイクル時のオーバヘッドを有効に改善で きる。
[0061] 本実施形態では、前記第 5の実施形態をも実現するので、システム LSI部 101の設 計上の他、システム設計上及びシステム性能上においても、最適化することができる
[0062] (第 8の実施形態）
図 9は、本発明の第 8の実施形態に係るシステム制御装置の全体構成を示している
[0063] 本実施形態では、システム LSI部 901のシステム制御マイコンを使わず、外部マイ コン部 902に内蔵するマイコンがシステム制御マイコンとして、直接にシステム LSI部 901と周辺デバイス部 903とを制御するものである。
[0064] 即ち、図 9において、システムバス 904上には、既述の通り、調停部 901aを有する システム LSI部 901、外部マイコン部 902、周辺デバイス部 903が配置されると共に、 アドレスストローブ制御部 905が存在する。また、外部マイコン部 902内蔵のマイコン がシステム制御マイコンとなる関係上、システム LSI部 901は、チップセレクト信号 XE CS、リード Zライト信号 XEREをシステムバス 904に出力せず、これ等の信号は外部 マイコン部 902から出力される。
[0065] 前記アドレスストローブ制御部 905は、外部マイコン部 902からシステム LSI部 901 へのアクセス要求時にだけ、アドレスストローブ信号 XEASを有効とし、外部マイコン 部 902から周辺デバイス部 903へのアクセス要求時には、アドレスストローブ信号 XE ASを無効とする。システム LSI部 901は、外部マイコン部 902からアドレスストローブ 信号 XEASが入力されない限り、システムバス 904を開放するのみの動作を行う。従 つて、外部デバイス部 902から周辺デバイス部 903へは直接アクセスを行うことがで きる。
[0066] 従って、本実施形態では、既述したようにシステム LSI部 901を間接したリード又は ライトアクセスに起因するオーバヘッド分、即ち、図 5に示したようにライトアクセスが 2 サイクルで行われる分のオーバヘッドを無くすことができるので、 1アクセスサイクルの 長さは最短となり、システム性能が向上する。また、周辺デバイス 903は、固定長デバ イスに限らずノヽンドシェークデバイスでも採用可能であるので、システム設計の自由 度が向上する。
[0067] (第 9の実施形態）
前記第 8の実施形態では、図 9に示したように、アドレスストローブ信号制御部 905 をシステム LSI部 901の外部に配置したが、システム LSI部 901の内部に配置しても 良い。この場合には、システム設計上容易な構成を提供できる。
産業上の利用可能性
[0068] 以上説明したように、本発明は、既存の機能を持つシステムに、新たな機能を持つ システム LSIを付加する場合に、多くのシステム設計者に対して、既存システム内の システム制御マイコン力、付カ卩するシステム LSI内のシステム制御マイコンかの何れ を選択させるかの自由度を高くできるので、従来の設計資産を有効に活用しながら 安価にシステム構築が可能なシステム制御装置として有用である。

Claims

請求の範囲
[1] 単一又は複数の機能が 1チップに集積化されると共に前記機能の実行に関してシ ステムバスの制御を行うシステム制御マイコンを内蔵するシステム LSI部と、
外咅マイコン咅とを備え、
前記外部マイコン部は、前記システム LSI部の機能の少なくとも一部の実行に関し て前記システムバスの制御を行う他のシステム制御マイコンを内蔵する
ことを特徴とするシステム制御装置。
[2] 前記請求項 1記載のシステム制御装置にお!、て、
システム LSI部は、
前記外部マイコン部との間で前記システムバスに対するアクセス調停を行う調停部 を備え、
前記システム LSI部及び前記外部マイコン部は、前記システムバスを共有し、前記 調停部によるアクセス調停によって、何れか一方のシステム制御マイコンが前記シス テムバスを制御する
ことを特徴とするシステム制御装置。
[3] 前記請求項 2記載のシステム制御装置にお 、て、
前記システム LSI部は、
前記調停部とシステムバスインタフェースとを使用して、前記外部マイコン部からの アクセス要求を受け付け、この受付時に、そのアクセス要求に応じて前記システム LS I部の有する機能の一部を制御する
ことを特徴とするシステム制御装置。
[4] 前記請求項 2記載のシステム制御装置にお 、て、
前記システムバスに接続される周辺デバイス部を有し、
前記システム LSI部は、
前記調停部とシステムバスインタフェースとを使用して、前記外部マイコン部から前 記周辺デバイス部へのアクセス要求を受け付け、この受付時に、そのアクセス要求に 応じて前記周辺デバイス部にアクセスする
ことを特徴とするシステム制御装置。
[5] 前記請求項 4記載のシステム制御装置にお 、て、
前記システム LSI部及び前記周辺デバイス部は、各々、アクセス完了時にァクノリツ ジ信号を出力するものであり、
前記システム LSI部及び前記周辺デバイス部から出力されたァクノリッジ信号を前 記外部マイコン部に入力しな 、ように制御するァクノリッジ信号制御部を備えた ことを特徴とするシステム制御装置。
[6] 前記請求項 5記載のシステム制御装置にお 、て、
前記ァクノリッジ信号制御部は、前記システム LSI部の内部に備えられる ことを特徴とするシステム制御装置。
[7] 前記請求項 6記載のシステム制御装置にお 、て、
前記外部マイコン部力 前記周辺デバイス部へのデータのリードアクセス要求時に 、前記周辺デバイス部から読み出されたリードデータが前記システム LSI部に入力さ れても、このリードデータが前記システム LSI部力 前記データバスに出力されるのを 禁止するように制御するリードデータ信号制御部を備え、
前記リードデータ信号制御部は、前記システム LSI部の内部に備えられる ことを特徴とするシステム制御装置。
[8] 前記請求項 4記載のシステム制御装置にお 、て、
前記外部マイコン部力 前記周辺デバイス部へのリードアクセス要求に際し、 前記システム LSI部は、
前記周辺デバイス部から読み出されたリードデータを取込み、この取り込んだリード データを前記システムバスに送出すると共に、前記外部マイコン部にァクノリッジ信号 を発行し、
前記外部マイコン部は、前記システム LSI部からのァクノリッジ信号を受けて、リード アクセスを完了する
ことを特徴とするシステム制御装置。
[9] 前記請求項 4記載のシステム制御装置にお 、て、
前記周辺デバイス部は、アクセス完了時にァクノリッジ信号を出力するものであり、 前記外部マイコン部力 前記周辺デバイス部へのリードアクセス要求を前記システ ム LSI部が間接的に行う場合に、
前記外部マイコン部及び前記システム LSI部は、
前記周辺デバイス部から出力されたァクノリッジ信号を受けて、リードアクセス完了と なる
ことを特徴とするシステム制御装置。
[10] 前記請求項 4記載のシステム制御装置にお 、て、
前記外部マイコン部カゝら前記周辺デバイス部へのライトアクセス要求を前記システ ム LSI部が間接的に行う場合に、
前記システム LSI部は、
前記外部マイコン部力 前記周辺デバイス部へのライトアクセス要求を受けた時に ァクノリッジ信号を前記外部マイコン部に発行して、前記外部マイコン部からのライト アクセス要求を終了させると共に、
前記システムバスを獲得した後、前記周辺デバイス部に対してライトアクセス要求を 発行する
ことを特徴とするシステム制御装置。
[11] 前記請求項 4記載のシステム制御装置において、
前記周辺デバイス部は、アクセス完了時にァクノリッジ信号を出力するものであり、 前記外部マイコン部カゝら前記周辺デバイス部へのライトアクセス要求を前記システ ム LSI部が間接的に行う場合に、
前記周辺デバイス部から出力されたァクノリッジ信号を受けて、ライトアクセス完了と なる
ことを特徴とするシステム制御装置。
[12] 前記請求項 2記載のシステム制御装置にお 、て、
前記システムバスに接続される周辺デバイス部を有し、
前記外部マイコン部のシステム制御マイコンは、
前記システム LSI部の調停部に対してシステムバス獲得の要求をして、前記システ ムノスを獲得した後、前記システム LSI部のシステム制御マイコンを動作させることな ぐ前記システム LSI部又は周辺デバイス部に対して直接にアクセス要求する ことを特徴とするシステム制御装置。
[13] 前記請求項 12記載のシステム制御装置において、
前記システム LSI部と前記外部マイコン部との間にアドレスストローブ信号制御部が 備えられ、
前記アドレスストローブ信号制御部は、
前記外部マイコン部力 前記システム LSI部へのアクセス要求が発行された時にの み、前記外部マイコン力 発行されるアドレスストローブ信号を有効とする
ことを特徴とするシステム制御装置。
[14] 前記請求項 13記載のシステム制御装置にお 、て、
前記アドレスストローブ信号制御部は、前記システム LSI部に内蔵される ことを特徴とするシステム制御装置。
[15] 前記請求項 1〜14の何れか 1項に記載のシステム制御装置において、
前記システム LSI部は、デジタルテレビ機能を内蔵したシステム LSIであり、 前記外部マイコン部は、アナログテレビ機能、カーナビゲーシヨン機能又はパソコン 機能を持つマイコンである
ことを特徴とするシステム制御装置。
PCT/JP2007/055220 2006-04-04 2007-03-15 システム制御装置 WO2007119373A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/096,473 US20090125664A1 (en) 2006-04-04 2007-03-15 System controller
JP2008510785A JPWO2007119373A1 (ja) 2006-04-04 2007-03-15 システム制御装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006103167 2006-04-04
JP2006-103167 2006-04-04

Publications (1)

Publication Number Publication Date
WO2007119373A1 true WO2007119373A1 (ja) 2007-10-25

Family

ID=38609169

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/055220 WO2007119373A1 (ja) 2006-04-04 2007-03-15 システム制御装置

Country Status (3)

Country Link
US (1) US20090125664A1 (ja)
JP (1) JPWO2007119373A1 (ja)
WO (1) WO2007119373A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9092387B2 (en) * 2008-12-10 2015-07-28 Micron Technology, Inc. Non-volatile memory device capable of initiating transactions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10134008A (ja) * 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
JP2004199187A (ja) * 2002-12-16 2004-07-15 Matsushita Electric Ind Co Ltd Ｃｐｕ内蔵ｌｓｉ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3075184B2 (ja) * 1996-08-02 2000-08-07 日本電気株式会社 演算処理機能付主記憶システム及びその制御方法
JP4554016B2 (ja) * 2000-01-20 2010-09-29 富士通株式会社 バス使用効率を高めた集積回路装置のバス制御方式
JP2006172256A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 情報処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10134008A (ja) * 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
JP2004199187A (ja) * 2002-12-16 2004-07-15 Matsushita Electric Ind Co Ltd Ｃｐｕ内蔵ｌｓｉ

Also Published As

Publication number Publication date
JPWO2007119373A1 (ja) 2009-08-27
US20090125664A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
US6775727B2 (en) System and method for controlling bus arbitration during cache memory burst cycles
US7421529B2 (en) Method and apparatus to clear semaphore reservation for exclusive access to shared memory
JP5137171B2 (ja) データ処理装置
US20050210221A1 (en) Microcomputer and microcomputer system
US20040022107A1 (en) Unidirectional bus architecture for SoC applications
JP2002140289A (ja) 調整可能ワード・サイズ転送とアドレス配列／増加を備えたマイクロコントローラｄｍａオペレーション
WO2008010397A1 (fr) Contrôleur de mémoire
JP4198376B2 (ja) バスシステム及びバスシステムを含む情報処理システム
US6532511B1 (en) Asochronous centralized multi-channel DMA controller
US6275890B1 (en) Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
US9003092B2 (en) System on chip bus system and a method of operating the bus system
US6742058B2 (en) Memory controller having a multiplexer selecting either second set of input signals or converted signals from first set of input signals by a bus mode input
US7689758B2 (en) Dual bus matrix architecture for micro-controllers
KR20230164152A (ko) 심리스하게 집적된 마이크로컨트롤러 칩
WO2008118443A1 (en) System with customizable master and slave circuits
Patil et al. A Review of system-On-Chip bus protocols
US20040068590A1 (en) Data processor
JP2002091900A (ja) 多重トランザクションバスシステム・バスブリッジ用のタイムアウトカウンタ
WO2007119373A1 (ja) システム制御装置
US20140192801A1 (en) Multi-tier switch interface unit arbiter
JP2002140284A (ja) マイクロコントローラ
JPH09153009A (ja) 階層構成バスのアービトレーション方法
JP5146796B2 (ja) ホストコントローラ
JP4249741B2 (ja) バスシステム及びバスシステムを含む情報処理システム
Γκουργκούνια Development of verification methods

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07738670

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008510785

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12096473

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07738670

Country of ref document: EP

Kind code of ref document: A1