JPH07334407A - メモリのリフレッシュ方法 - Google Patents
メモリのリフレッシュ方法Info
- Publication number
- JPH07334407A JPH07334407A JP6122925A JP12292594A JPH07334407A JP H07334407 A JPH07334407 A JP H07334407A JP 6122925 A JP6122925 A JP 6122925A JP 12292594 A JP12292594 A JP 12292594A JP H07334407 A JPH07334407 A JP H07334407A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- unit
- patrol diagnosis
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】ダイナッミクＲＡＭのリフレッシュ処理とパト
ロール診断を同時に処理するメモリのリフレッシュ方法
を提供する。 【構成】中央処理装置１と、メモリの一部にダイナミッ
クＲＡＭ21を用いたメモリ部２と、このメモリ部２のデ
ータを非破壊に読み書きしビット誤りの有無でメモリの
信頼性をパトロール診断するメモリ制御部３と、からな
るメモリのリフレッシュ方法において、パトロール診断
を一定時間間隔で要求し、パトロール診断時は、メモリ
部２からデータを呼び出し、データの誤り検出と誤り訂
正を行い、前記データあるいは誤り訂正後のデータをメ
モリ部２の当該メモリ位置に書き込むパトロール診断処
理を連続してダイナミックＲＡＭ21の全領域にわたって
ダイナミックＲＡＭ21のリフレッシュ期間内の一定時間
間隔で行い、ビット誤りがあるときは、中央処理装置部
１にパトロール診断異常通知を行う。
ロール診断を同時に処理するメモリのリフレッシュ方法
を提供する。 【構成】中央処理装置１と、メモリの一部にダイナミッ
クＲＡＭ21を用いたメモリ部２と、このメモリ部２のデ
ータを非破壊に読み書きしビット誤りの有無でメモリの
信頼性をパトロール診断するメモリ制御部３と、からな
るメモリのリフレッシュ方法において、パトロール診断
を一定時間間隔で要求し、パトロール診断時は、メモリ
部２からデータを呼び出し、データの誤り検出と誤り訂
正を行い、前記データあるいは誤り訂正後のデータをメ
モリ部２の当該メモリ位置に書き込むパトロール診断処
理を連続してダイナミックＲＡＭ21の全領域にわたって
ダイナミックＲＡＭ21のリフレッシュ期間内の一定時間
間隔で行い、ビット誤りがあるときは、中央処理装置部
１にパトロール診断異常通知を行う。
Description
【０００１】
【産業上の利用分野】本発明は、主記憶装置などのメモ
リ部がダイナミックＲＡＭで構成されている計算機のメ
モリのリフレッシュ方法に関する。
リ部がダイナミックＲＡＭで構成されている計算機のメ
モリのリフレッシュ方法に関する。
【０００２】
【従来の技術】比較的メモリ容量が大きい汎用性を有す
る計算機の主記憶装置などのメモリ部は、一般的にダイ
ナミックＲＡＭで構成されている。ダイナミックＲＡＭ
は、その特性上、メモリ内のコンデンサに蓄積した電荷
で０、１情報を記憶する構造のものであり、メモリ内容
を保持するためにはリフレッシュパルスを供給し、経時
的に放電される電荷を常時再生すべく、メモリセルを一
定時間間隔で再チャージを行うリフレッシュ動作を行っ
ている。図２は従来技術のリフレッシュ動作を説明する
計算機の機能ブロック図である。
る計算機の主記憶装置などのメモリ部は、一般的にダイ
ナミックＲＡＭで構成されている。ダイナミックＲＡＭ
は、その特性上、メモリ内のコンデンサに蓄積した電荷
で０、１情報を記憶する構造のものであり、メモリ内容
を保持するためにはリフレッシュパルスを供給し、経時
的に放電される電荷を常時再生すべく、メモリセルを一
定時間間隔で再チャージを行うリフレッシュ動作を行っ
ている。図２は従来技術のリフレッシュ動作を説明する
計算機の機能ブロック図である。
【０００３】図２において、計算機は、中央処理装置
（以下、ＣＰＵと略称する）１と、メモリの一部にダイ
ナミックＲＡＭ（以下、Ｄ−ＲＡＭと略称する）21とス
タティックＲＡＭ（Ｓ−ＲＡＭ）22を用いたメモリ部２
と、このメモリ部２のデータを一定時間間隔でメモリリ
フレッシュを行うメモリ制御部６と、ＣＰＵ１とメモリ
部２とメモリ制御部６との間を接続するデータバス４
と、ＣＰＵ１のメモリアクセス情報をメモリ制御部６に
伝えるＣＰＵアクセス制御線5Aと、メモリ制御部６から
メモリ部２のＤ−ＲＡＭ21を制御するメモリ制御線5C
と、およびＣＰＵ１とメモリ部２との間を接続するパト
ロール診断制御線７と、から構成される。
（以下、ＣＰＵと略称する）１と、メモリの一部にダイ
ナミックＲＡＭ（以下、Ｄ−ＲＡＭと略称する）21とス
タティックＲＡＭ（Ｓ−ＲＡＭ）22を用いたメモリ部２
と、このメモリ部２のデータを一定時間間隔でメモリリ
フレッシュを行うメモリ制御部６と、ＣＰＵ１とメモリ
部２とメモリ制御部６との間を接続するデータバス４
と、ＣＰＵ１のメモリアクセス情報をメモリ制御部６に
伝えるＣＰＵアクセス制御線5Aと、メモリ制御部６から
メモリ部２のＤ−ＲＡＭ21を制御するメモリ制御線5C
と、およびＣＰＵ１とメモリ部２との間を接続するパト
ロール診断制御線７と、から構成される。
【０００４】メモリ制御部６は、メモリ部２のＤ−ＲＡ
Ｍ21を一定時間間隔でリフレッシュするリフレッシュ制
御部61と、このリフレッシュ制御部61からのメモリアク
セス要求とＣＰＵ１からＣＰＵアクセス制御線5Aを介し
て伝達されるメモリアクセス情報とから、メモリアクセ
ス調停機能を司るアクセス制御部62と、このメモリアク
セス調停機能を受け、上述のリフレッシュ制御部61から
のリフレッシュ要求指令に基づきメモリ部２のデータを
制御するメモリ制御線5Cと、ＣＰＵ１からのパトロール
診断制御線７を介して、パトロール診断要求に基づき、
メモリ部２のデータを一時的に格納し、データの誤り検
出・訂正を行うデータチェック部33と、から構成されて
いる。
Ｍ21を一定時間間隔でリフレッシュするリフレッシュ制
御部61と、このリフレッシュ制御部61からのメモリアク
セス要求とＣＰＵ１からＣＰＵアクセス制御線5Aを介し
て伝達されるメモリアクセス情報とから、メモリアクセ
ス調停機能を司るアクセス制御部62と、このメモリアク
セス調停機能を受け、上述のリフレッシュ制御部61から
のリフレッシュ要求指令に基づきメモリ部２のデータを
制御するメモリ制御線5Cと、ＣＰＵ１からのパトロール
診断制御線７を介して、パトロール診断要求に基づき、
メモリ部２のデータを一時的に格納し、データの誤り検
出・訂正を行うデータチェック部33と、から構成されて
いる。
【０００５】上記構成において、ＣＰＵ１からメモリ部
２のデータアクセス時は、メモリ部２からアドレスバス
で指定されたデータをデータバス４を介してデータチェ
ック部33に呼び出し、データの誤り検出・訂正を行い、
誤り検出・訂正後のデータをＣＰＵ１に転送し、情報処
理が行われる。メモリ部２のＤ−ＲＡＭ21のリフレッシ
ュ動作は、メモリ制御部６のリフレッシュ制御部61がリ
フレッシュ期間内の一定時間間隔、例えば、15msec毎に
発動するリフレッシュ要求指令に基づき、アクセス制御
部62でＣＰＵ１からのメモリアクセス情報との間でメモ
リアクセス調停（一般的には、リフレッシュ要求が優先
する）を受け、メモリ制御線5Cの制御信号により、Ｄ−
ＲＡＭ21のリフレッシュ動作が行われる。このＤ−ＲＡ
Ｍ21のリフレッシュ動作中は、Ｄ−ＲＡＭ21のデータは
データバス４上に呼び出されることなく、Ｄ−ＲＡＭ21
のＩＣ内部で０、１データを保持する電荷のリフレッシ
ュがＤ−ＲＡＭ21の全メモリ領域にわたって行われる。
従って、リフレッシュ動作中は、データバス４はＤ−Ｒ
ＡＭ21に使用されることがないので、ＣＰＵ１は、例え
ば、Ｓ−ＲＡＭ22との間で情報処理を行うことができ
る。
２のデータアクセス時は、メモリ部２からアドレスバス
で指定されたデータをデータバス４を介してデータチェ
ック部33に呼び出し、データの誤り検出・訂正を行い、
誤り検出・訂正後のデータをＣＰＵ１に転送し、情報処
理が行われる。メモリ部２のＤ−ＲＡＭ21のリフレッシ
ュ動作は、メモリ制御部６のリフレッシュ制御部61がリ
フレッシュ期間内の一定時間間隔、例えば、15msec毎に
発動するリフレッシュ要求指令に基づき、アクセス制御
部62でＣＰＵ１からのメモリアクセス情報との間でメモ
リアクセス調停（一般的には、リフレッシュ要求が優先
する）を受け、メモリ制御線5Cの制御信号により、Ｄ−
ＲＡＭ21のリフレッシュ動作が行われる。このＤ−ＲＡ
Ｍ21のリフレッシュ動作中は、Ｄ−ＲＡＭ21のデータは
データバス４上に呼び出されることなく、Ｄ−ＲＡＭ21
のＩＣ内部で０、１データを保持する電荷のリフレッシ
ュがＤ−ＲＡＭ21の全メモリ領域にわたって行われる。
従って、リフレッシュ動作中は、データバス４はＤ−Ｒ
ＡＭ21に使用されることがないので、ＣＰＵ１は、例え
ば、Ｓ−ＲＡＭ22との間で情報処理を行うことができ
る。
【０００６】Ｄ−ＲＡＭ21の読み、書き、リフレッシュ
動作の制御は、 RASバーと、 CASバーと、WEバーとの３
種類の制御線の動作とそのタイミングによって制御され
る。RAS バーは、行アドレスのラッチ，メモリセルデー
タの増幅，リフレッシュ動作およびチップ全体のアクテ
ィブ／プリチャージ動作に関与し、 CASバーは、列アド
レスのラッチ，データの読み出し／書き込み動作に関与
し、WEバーはデータの読み出し／書き込み動作に関与す
る。これらの制御線から必要とする制御回路がリフレッ
シュ制御部61で構成される。
動作の制御は、 RASバーと、 CASバーと、WEバーとの３
種類の制御線の動作とそのタイミングによって制御され
る。RAS バーは、行アドレスのラッチ，メモリセルデー
タの増幅，リフレッシュ動作およびチップ全体のアクテ
ィブ／プリチャージ動作に関与し、 CASバーは、列アド
レスのラッチ，データの読み出し／書き込み動作に関与
し、WEバーはデータの読み出し／書き込み動作に関与す
る。これらの制御線から必要とする制御回路がリフレッ
シュ制御部61で構成される。
【０００７】また、リフレッシュ動作中のデータは、デ
ータチェック部33に呼び出ことができないので、データ
の誤り検出・訂正を行うことができない。メモリ２のデ
ータ内容の信頼性を確認を行うパトロール診断は、ＣＰ
Ｕ１の情報処理の空き時間を利用して、ＣＰＵ１のプロ
グラムからのパトロール診断要求をパトロール診断制御
線７を介してメモリ部２に発動し、メモリ部２からデー
タをデータチェック部33に呼び出し、データの誤り検出
・訂正を行い、誤りなきときはそのままのデータを、ま
た、誤りあるときは誤り訂正後のデータをメモリ部２の
呼び出し該当の位置に書き込み、このパトロール診断を
連続アクセスモードで連続してダイナミックＲＡＭの全
領域をパトロール診断処理を行い、ビット誤りがあると
きは、前記中央処理装置部にパトロール診断異常通知を
行う。
ータチェック部33に呼び出ことができないので、データ
の誤り検出・訂正を行うことができない。メモリ２のデ
ータ内容の信頼性を確認を行うパトロール診断は、ＣＰ
Ｕ１の情報処理の空き時間を利用して、ＣＰＵ１のプロ
グラムからのパトロール診断要求をパトロール診断制御
線７を介してメモリ部２に発動し、メモリ部２からデー
タをデータチェック部33に呼び出し、データの誤り検出
・訂正を行い、誤りなきときはそのままのデータを、ま
た、誤りあるときは誤り訂正後のデータをメモリ部２の
呼び出し該当の位置に書き込み、このパトロール診断を
連続アクセスモードで連続してダイナミックＲＡＭの全
領域をパトロール診断処理を行い、ビット誤りがあると
きは、前記中央処理装置部にパトロール診断異常通知を
行う。
【０００８】
【発明が解決しようとする課題】従来の技術では、メモ
リのパトロール診断は、パトロール診断用プログラムに
よって行っているため、専用プログラムを作成すること
が必要となる。また、効果的なパトロール診断を行うた
めに、パトロール診断用プログラムの実行のタイミング
が重要となる。
リのパトロール診断は、パトロール診断用プログラムに
よって行っているため、専用プログラムを作成すること
が必要となる。また、効果的なパトロール診断を行うた
めに、パトロール診断用プログラムの実行のタイミング
が重要となる。
【０００９】また、メモリリフレッシュ動作は、読み出
し動作や書き込み動作と制御方法が異なるために、リフ
レッシュ動作をするための専用の制御回路が必要とな
る。そのため、メモリアクセス制御が複雑になる。本発
明は上記の点にかんがみてなされたものであり、その目
的は前記した課題を解決して、専用のパトロール診断用
プログラムを作成することなく、また、複雑なメモリリ
レフッシュ動作をする専用の制御回路を設けることな
く、メモリリフレッシュ動作とメモリパトロール診断を
行うメモリのリフレッシュ方法を提供することにある。
し動作や書き込み動作と制御方法が異なるために、リフ
レッシュ動作をするための専用の制御回路が必要とな
る。そのため、メモリアクセス制御が複雑になる。本発
明は上記の点にかんがみてなされたものであり、その目
的は前記した課題を解決して、専用のパトロール診断用
プログラムを作成することなく、また、複雑なメモリリ
レフッシュ動作をする専用の制御回路を設けることな
く、メモリリフレッシュ動作とメモリパトロール診断を
行うメモリのリフレッシュ方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、中央処理装置と、少なくとも、メモリの一部にダイ
ナミックＲＡＭを用いたメモリ部と、このメモリ部のデ
ータを非破壊に読み書きし、ビット誤りの有無でメモリ
の信頼性をパトロール診断するメモリ制御部と、からな
る計算機におけるメモリのリフレッシュ方法において、
パトロール診断を一定時間間隔で要求し、このパトロー
ル診断時は、メモリ部からデータを呼び出し、データの
誤り検出と誤り訂正を行い、前記データあるいは誤り訂
正後のデータをメモリ部の当該メモリ位置に書き込むパ
トロール診断処理を連続アクセスモードで連続してダイ
ナミックＲＡＭの全領域にわたってダイナミックＲＡＭ
のリフレッシュ期間内の一定時間間隔で行い、ビット誤
りがあるときは、中央処理装置部にパトロール診断異常
通知を行うものとする。
に、中央処理装置と、少なくとも、メモリの一部にダイ
ナミックＲＡＭを用いたメモリ部と、このメモリ部のデ
ータを非破壊に読み書きし、ビット誤りの有無でメモリ
の信頼性をパトロール診断するメモリ制御部と、からな
る計算機におけるメモリのリフレッシュ方法において、
パトロール診断を一定時間間隔で要求し、このパトロー
ル診断時は、メモリ部からデータを呼び出し、データの
誤り検出と誤り訂正を行い、前記データあるいは誤り訂
正後のデータをメモリ部の当該メモリ位置に書き込むパ
トロール診断処理を連続アクセスモードで連続してダイ
ナミックＲＡＭの全領域にわたってダイナミックＲＡＭ
のリフレッシュ期間内の一定時間間隔で行い、ビット誤
りがあるときは、中央処理装置部にパトロール診断異常
通知を行うものとする。
【００１１】
【作用】上記構成により、本発明においては、メモリ制
御部から一定時間間隔でパトロール診断を要求し、メモ
リ部からデータをデータチェック部に呼び出し、データ
の誤り検出と誤り訂正を行い、このデータあるいは誤り
訂正後のデータをメモリ部の当該メモリ位置に書込みを
行う。このパトロール診断処理が、連続アクセスモード
で連続して“ダイナミックＲＡＭの全領域”を、“ダイ
ナミックＲＡＭのリフレッシュ期間内の一定時間間隔”
で、処理を行うことにより、ダイナミックＲＡＭの全領
域のメモリリフレッシュ処理を行うことができる。ま
た、同時にこのパトロール診断処理を行うことで、ダイ
ナミックＲＡＭの全領域にわたる信頼性の確保を図るこ
とができる。
御部から一定時間間隔でパトロール診断を要求し、メモ
リ部からデータをデータチェック部に呼び出し、データ
の誤り検出と誤り訂正を行い、このデータあるいは誤り
訂正後のデータをメモリ部の当該メモリ位置に書込みを
行う。このパトロール診断処理が、連続アクセスモード
で連続して“ダイナミックＲＡＭの全領域”を、“ダイ
ナミックＲＡＭのリフレッシュ期間内の一定時間間隔”
で、処理を行うことにより、ダイナミックＲＡＭの全領
域のメモリリフレッシュ処理を行うことができる。ま
た、同時にこのパトロール診断処理を行うことで、ダイ
ナミックＲＡＭの全領域にわたる信頼性の確保を図るこ
とができる。
【００１２】また、ビット誤りがあるときは、中央処理
装置部にパトロール診断異常通知を行うことができる。
装置部にパトロール診断異常通知を行うことができる。
【００１３】
【実施例】図１は本発明による一実施例のリフレッシュ
動作を説明する計算機の機能ブロック図であり、図２に
対応する同一機能部材には同じ符号が付してある。図１
において、計算機は、中央処理装置（ＣＰＵ）１と、少
なくとも、メモリの一部にダイナミックＲＡＭ21を用い
たメモリ部２と、このメモリ部２のデータを一定時間間
隔で非破壊に読み書きし、ビット誤りの有無でメモリの
信頼性をパトロール診断するメモリ制御部３と、ＣＰＵ
１とメモリ部２とメモリ制御部３との間を接続するデー
タバス４と、ＣＰＵ１からのメモリアクセス情報をメモ
リ制御部３に伝えるＣＰＵアクセス制御線5Aと、メモリ
制御部３からメモリ部２を制御するメモリ制御線5Bと、
から構成される。
動作を説明する計算機の機能ブロック図であり、図２に
対応する同一機能部材には同じ符号が付してある。図１
において、計算機は、中央処理装置（ＣＰＵ）１と、少
なくとも、メモリの一部にダイナミックＲＡＭ21を用い
たメモリ部２と、このメモリ部２のデータを一定時間間
隔で非破壊に読み書きし、ビット誤りの有無でメモリの
信頼性をパトロール診断するメモリ制御部３と、ＣＰＵ
１とメモリ部２とメモリ制御部３との間を接続するデー
タバス４と、ＣＰＵ１からのメモリアクセス情報をメモ
リ制御部３に伝えるＣＰＵアクセス制御線5Aと、メモリ
制御部３からメモリ部２を制御するメモリ制御線5Bと、
から構成される。
【００１４】また、メモリ制御部３は、パトロール診断
を一定時間間隔で要求するパトロール診断要求部31と、
このパトロール診断要求部31からの診断要求指令とＣＰ
Ｕ１からのＣＰＵアクセス情報とのメモリアクセス調停
機能を司るアクセス制御部32と、このメモリアクセス調
停機能を受け、パトロール診断要求部31からの要求指令
に基づきメモリ部２のデータを一時的に格納し、データ
の誤り検出と誤り訂正を行うデータチェック部33と、か
ら構成される。
を一定時間間隔で要求するパトロール診断要求部31と、
このパトロール診断要求部31からの診断要求指令とＣＰ
Ｕ１からのＣＰＵアクセス情報とのメモリアクセス調停
機能を司るアクセス制御部32と、このメモリアクセス調
停機能を受け、パトロール診断要求部31からの要求指令
に基づきメモリ部２のデータを一時的に格納し、データ
の誤り検出と誤り訂正を行うデータチェック部33と、か
ら構成される。
【００１５】上記構成において、ＣＰＵ１からメモリ部
２へのデータアクセス時は、メモリ部２から該当するデ
ータをデータチェック部33に呼び出し、データの誤り検
出と誤り訂正を行い、前記データあるいは誤り訂正後の
データをＣＰＵ１に転送し、情報処理が行われ、同時
に、メモリ部２の当該メモリ位置にＣＰＵ１に転送され
たと同じデータが書き込まれる。
２へのデータアクセス時は、メモリ部２から該当するデ
ータをデータチェック部33に呼び出し、データの誤り検
出と誤り訂正を行い、前記データあるいは誤り訂正後の
データをＣＰＵ１に転送し、情報処理が行われ、同時
に、メモリ部２の当該メモリ位置にＣＰＵ１に転送され
たと同じデータが書き込まれる。
【００１６】メモリ部２のパトロール診断動作は、Ｄ−
ＲＡＭ21のリフレッシュ期間内の一定時間間隔、例え
ば、15msecでパトロール診断要求部31が発動するパトロ
ール診断要求指令に基づき、アクセス制御部32でＣＰＵ
１からのＣＰＵアクセス情報とパトロール診断要求指令
との間でメモリアクセス調停を受け、メモリ部２からデ
ータをデータチェック部33に呼び出し、データの誤り検
出と誤り訂正を行い、前記データあるいは誤り訂正後の
データをメモリ部２の当該メモリ位置に書き込む。この
パトロール診断処理は、連続アクセスモードで連続して
Ｄ−ＲＡＭ21の全領域をパトロール診断処理する。
ＲＡＭ21のリフレッシュ期間内の一定時間間隔、例え
ば、15msecでパトロール診断要求部31が発動するパトロ
ール診断要求指令に基づき、アクセス制御部32でＣＰＵ
１からのＣＰＵアクセス情報とパトロール診断要求指令
との間でメモリアクセス調停を受け、メモリ部２からデ
ータをデータチェック部33に呼び出し、データの誤り検
出と誤り訂正を行い、前記データあるいは誤り訂正後の
データをメモリ部２の当該メモリ位置に書き込む。この
パトロール診断処理は、連続アクセスモードで連続して
Ｄ−ＲＡＭ21の全領域をパトロール診断処理する。
【００１７】このパトロール診断処理は、上述の如く、
メモリ部２のＤ−ＲＡＭ21のリフレッシュ期間内の一定
時間間隔で行われるので、誤り検出がないときは、元の
データが、また、誤り検出があるときは、誤り訂正後の
データがメモリ部２の該当の位置に書き込まれ、このパ
トロール診断処理がダイナミックＲＡＭの全領域にわた
って処理されることにより、このパトロール診断処理そ
のものが、Ｄ−ＲＡＭ21のリフレッシュ処理と等価な処
理を実行したことになる。
メモリ部２のＤ−ＲＡＭ21のリフレッシュ期間内の一定
時間間隔で行われるので、誤り検出がないときは、元の
データが、また、誤り検出があるときは、誤り訂正後の
データがメモリ部２の該当の位置に書き込まれ、このパ
トロール診断処理がダイナミックＲＡＭの全領域にわた
って処理されることにより、このパトロール診断処理そ
のものが、Ｄ−ＲＡＭ21のリフレッシュ処理と等価な処
理を実行したことになる。
【００１８】また、このパトロール診断処理は、Ｄ−Ｒ
ＡＭ21のリフレッシュ期間内の一定時間間隔で行われる
ので、従来技術のプログラムによるパトロール診断処理
に較べて遙かに高頻度に診断でき、情報処理装置として
メモリ部２のデータを使用するデータの信頼性を一段と
高めることができる。さらに、このパトロール診断処理
は、Ｄ−ＲＡＭ21のデータの読み・書きモードだけで制
御され、従来技術における専用のリフレッシュ制御回路
を構成する必要がない。
ＡＭ21のリフレッシュ期間内の一定時間間隔で行われる
ので、従来技術のプログラムによるパトロール診断処理
に較べて遙かに高頻度に診断でき、情報処理装置として
メモリ部２のデータを使用するデータの信頼性を一段と
高めることができる。さらに、このパトロール診断処理
は、Ｄ−ＲＡＭ21のデータの読み・書きモードだけで制
御され、従来技術における専用のリフレッシュ制御回路
を構成する必要がない。
【００１９】次に、データチェック部33で行われる診断
処理は、一実施例では、ＥＤＣ(Error Detection and C
orrection Circuit)機能で診断され、32ビットのデータ
幅に対して７チェックビットを付加することにより、単
一ビット及びマルチビットの誤り検出と、単一ビットの
誤り訂正と、が処理できる。この診断結果で、ビット誤
りがあるときは、ＣＰＵ１にパトロール診断異常通知を
行う。
処理は、一実施例では、ＥＤＣ(Error Detection and C
orrection Circuit)機能で診断され、32ビットのデータ
幅に対して７チェックビットを付加することにより、単
一ビット及びマルチビットの誤り検出と、単一ビットの
誤り訂正と、が処理できる。この診断結果で、ビット誤
りがあるときは、ＣＰＵ１にパトロール診断異常通知を
行う。
【００２０】
【発明の効果】以上述べたように本発明によれば、メモ
リ領域のパトロール診断処理ができると共に、同時に、
ダイナッミクＲＡＭのリフレッシュ処理ができる。この
ことから、ダイナッミクＲＡＭのリフレッシュするため
の制御回路を不用とすることができ、また、情報処理装
置として使用するメモリ上のデータの信頼性を確認する
パトロール診断がリフレッシュ処理で自動的に診断され
るので、パトロール診断用のプログラムとその処理のタ
イミングに対する配慮を不用としながらも、高信頼性の
情報処理を行うことができる。
リ領域のパトロール診断処理ができると共に、同時に、
ダイナッミクＲＡＭのリフレッシュ処理ができる。この
ことから、ダイナッミクＲＡＭのリフレッシュするため
の制御回路を不用とすることができ、また、情報処理装
置として使用するメモリ上のデータの信頼性を確認する
パトロール診断がリフレッシュ処理で自動的に診断され
るので、パトロール診断用のプログラムとその処理のタ
イミングに対する配慮を不用としながらも、高信頼性の
情報処理を行うことができる。
【図１】本発明による一実施例のリフレッシュ動作を説
明する計算機の機能ブロック図
明する計算機の機能ブロック図
【図２】従来技術のリフレッシュ動作を説明する計算機
の機能ブロック図
の機能ブロック図
１ 中央処理装置 ２ メモリ部 21 Ｄ−ＲＡＭ 22 Ｓ−ＲＡＭ ３、６ メモリ制御部 31 パトロール診断要求部 32、62 アクセス制御部 33 データチェック部 ４ データバス 5A ＣＰＵアクセス制御線 5B メモリ制御線 61 リフレッシュ制御部 ７ パトロール診断制御線
Claims (1)
- 【請求項１】中央処理装置と、少なくとも、メモリの一
部にダイナミックＲＡＭを用いたメモリ部と、このメモ
リ部のデータを非破壊に読み書きし、ビット誤りの有無
でメモリの信頼性をパトロール診断するメモリ制御部
と、からなる計算機におけるメモリのリフレッシュ方法
において、 前記パトロール診断を一定時間間隔で要求し、 このパトロール診断時は、前記メモリ部からデータを呼
び出し、データの誤り検出と誤り訂正を行い、前記デー
タあるいは誤り訂正後のデータを前記メモリ部の当該メ
モリ位置に書き込むパトロール診断処理を、連続アクセ
スモードで連続して前記ダイナミックＲＡＭの全領域に
わたって、ダイナミックＲＡＭのリフレッシュ期間内の
一定時間間隔で行い、ビット誤りがあるときは、前記中
央処理装置部にパトロール診断異常通知を行う、 ことを特徴とするメモリのリフレッシュ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122925A JPH07334407A (ja) | 1994-06-06 | 1994-06-06 | メモリのリフレッシュ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122925A JPH07334407A (ja) | 1994-06-06 | 1994-06-06 | メモリのリフレッシュ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334407A true JPH07334407A (ja) | 1995-12-22 |
Family
ID=14848009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6122925A Pending JPH07334407A (ja) | 1994-06-06 | 1994-06-06 | メモリのリフレッシュ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334407A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047443A1 (fr) * | 2006-10-20 | 2008-04-24 | Fujitsu Limited | Dispositif à mémoire et procédé de réglage de rafraîchissement |
| CN103049713A (zh) * | 2012-12-20 | 2013-04-17 | 华为技术有限公司 | 对存储设备中数据进行巡检的方法、设备及系统 |
| US9092387B2 (en) | 2008-12-10 | 2015-07-28 | Micron Technology, Inc. | Non-volatile memory device capable of initiating transactions |
| JP2016198593A (ja) * | 2016-09-05 | 2016-12-01 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
| JP2021033725A (ja) * | 2019-08-27 | 2021-03-01 | 三菱電機株式会社 | Ｄｒａｍ診断方法 |
-
1994
- 1994-06-06 JP JP6122925A patent/JPH07334407A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047443A1 (fr) * | 2006-10-20 | 2008-04-24 | Fujitsu Limited | Dispositif à mémoire et procédé de réglage de rafraîchissement |
| JP5018783B2 (ja) * | 2006-10-20 | 2012-09-05 | 富士通株式会社 | メモリ装置及びリフレッシュ調整方法 |
| US8539310B2 (en) | 2006-10-20 | 2013-09-17 | Fujitsu Limited | Memory device and refresh adjusting method |
| US9092387B2 (en) | 2008-12-10 | 2015-07-28 | Micron Technology, Inc. | Non-volatile memory device capable of initiating transactions |
| CN103049713A (zh) * | 2012-12-20 | 2013-04-17 | 华为技术有限公司 | 对存储设备中数据进行巡检的方法、设备及系统 |
| JP2016198593A (ja) * | 2016-09-05 | 2016-12-01 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
| JP2021033725A (ja) * | 2019-08-27 | 2021-03-01 | 三菱電機株式会社 | Ｄｒａｍ診断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0118459B2 (ja) | ||
| EP2267722A1 (en) | Method and system for hiding refreshes in a dynamic random access memory | |
| JPS59140694A (ja) | ダイナミツクｒａｍのリフレツシユ方法 | |
| US20070055818A1 (en) | Method and system for using dynamic random access memory as cache memory | |
| US5210867A (en) | Method and apparatus for memory retry | |
| JP2001167005A (ja) | メモリ診断方法とメモリ診断回路および半導体記憶装置 | |
| JPH07334407A (ja) | メモリのリフレッシュ方法 | |
| US5479640A (en) | Memory access system including a memory controller with memory redrive circuitry | |
| JPS5856195B2 (ja) | 診断方式 | |
| JP2005078632A (ja) | メモリをテストするシステムおよび方法 | |
| JPS63308795A (ja) | ダイナミツクｒａｍ | |
| JPS6024492B2 (ja) | メモリシステム | |
| JPH03157744A (ja) | エラー訂正再書き込み方式 | |
| JPH04343154A (ja) | メモリ装置 | |
| JPH0668671A (ja) | メモリ装置 | |
| JPH0335340A (ja) | 主記憶制御方式 | |
| JPH0250390A (ja) | ダイナミックｒａｍ制御方式 | |
| JPH01270157A (ja) | 多重化メモリ装置 | |
| JPS60113394A (ja) | エラ−訂正方式 | |
| JPH04362593A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPH07248976A (ja) | 記憶制御装置 | |
| JPS62293590A (ja) | リフレツシユ制御方式 | |
| JPS62205456A (ja) | 記憶装置 | |
| JPH04355852A (ja) | 記憶装置のテスト方法 | |
| JPH03144747A (ja) | メモリコントローラ |