JP2010138433A - 半導体装置製造装置及び半導体装置製造方法 - Google Patents

半導体装置製造装置及び半導体装置製造方法 Download PDF

Info

Publication number
JP2010138433A
JP2010138433A JP2008314219A JP2008314219A JP2010138433A JP 2010138433 A JP2010138433 A JP 2010138433A JP 2008314219 A JP2008314219 A JP 2008314219A JP 2008314219 A JP2008314219 A JP 2008314219A JP 2010138433 A JP2010138433 A JP 2010138433A
Authority
JP
Japan
Prior art keywords
cathode
semiconductor device
dielectrics
anode
device manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008314219A
Other languages
English (en)
Other versions
JP2010138433A5 (ja
Inventor
Akira Furuya
晃 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008314219A priority Critical patent/JP2010138433A/ja
Publication of JP2010138433A publication Critical patent/JP2010138433A/ja
Publication of JP2010138433A5 publication Critical patent/JP2010138433A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008Current shielding devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】めっき膜の膜厚によらず、めっき膜の膜厚分布の均一性を向上する。
【解決手段】半導体装置製造装置は、基板保持部8と、給電部3と、アノード6と、複数の誘電体13とを具備する。基板保持部8は、カソード5有する基板20を保持可能である。給電部3は、カソード5の周辺部に電力を供給する。アノード6は、カソード5と対向する位置に設けられている。複数の誘電体13は、カソード5とアノード6との間に設けられている。複数の誘電体13は、カソード5表面に平行な平面に複数の誘電体13を射影したとき、射影のパターンが平面内で略均一であり、射影の面積が可変であるように構成されている。
【選択図】図1

Description

本発明は、半導体装置製造装置及び半導体装置製造方法に関し、特に基板に金属めっきを行う半導体装置製造装置及び半導体装置製造方法に関する。
近年の半導体装置では、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は配線抵抗と配線間容量の積で表される。したがって、配線抵抗を下げて素子動作を高速化するために、配線材料には比抵抗値の小さいCu(銅)が用いられている。そして、半導体装置では、Cuを用いた多層配線が行われている。
Cu多層配線はダマシン(damascene)法で形成される。ダマシン法は、層間絶縁膜等の絶縁膜の堆積工程、開口部(配線層の場合は配線溝、ビアの場合にはビア孔)の形成工程、バリアメタルの堆積工程、Cuシードと呼ばれるCu薄膜の堆積工程、そのCu薄膜をカソード電極とした電解めっき法を用いたCu堆積による埋め込み工程、開口部の外に堆積したバリアメタル及びCuの化学機械研磨(ケミカル・メカニカル・ポリッシング、Chemical Mechanical Polishing:CMP)による除去工程、バリア絶縁膜の堆積工程からなる。
上記埋め込み工程の電解めっき法において、Cuめっき膜の膜厚は電流密度に比例するため、電流密度のウェハ内分布の均一化が重要である。ウェハ面内の電流密度分布は、例えば、めっき槽内に固定の電解遮蔽版を設けるなどの手法で調整される。しかしながら、後述するようにめっきの進行に伴い電流密度分布は変わり、それにより狙いの膜厚が変わるとめっき膜厚分布が変わってしまうこと問題である。
Cuめっき電流密度が外周部から中心部へ向かって低下する割合を示す低下率は、Cuシードの抵抗が低いほど低くなる。ウェハ外周部から給電しているためである。したがって、Cuシードの抵抗が低い場合、抵抗が高い場合に比べて中心部の電流密度は高くなる。逆に言えば、低下率は、Cuシードの抵抗が高いほど高くなる。したがって、Cuシードの抵抗が高い場合、抵抗が低い場合に比べて中心部の電流密度は低くなる。シードの抵抗はシード材料に高抵抗金属を用いたり、シード膜厚を薄くしたりすると高くなる。例えば、次世代の高抵抗シードの場合、抵抗が非常に高く、中心部の電流密度は著しく低くなるので、そのままでは中心部に殆ど成膜されない。そのため、電解めっき液の液抵抗を高くして、シードでの電圧降下の割合を低くして、中心部の電流密度を高めるような試みがされている。
Cuめっき膜の膜厚は電流密度に比例するため、シードの抵抗が高い場合のめっき膜厚分布は、低い場合に比べて、ウェハ中心部が薄く外周部が厚くなる。逆に言えば、シードの抵抗が低い場合は抵抗が高い場合に比べて、ウェハ中心部が厚く外周部が薄くなる。Cuめっき膜の成膜が進むと、Cuめっき膜がシードとして働くことになる。すなわち、Cuシードが厚くなってシード抵抗が低くなることと同じことになる。したがって、相対的に外周部が薄くなる傾向が強くなる。すなわち、Cuめっき膜の膜厚が増加して行くと、その膜厚のウェハ面内分布が変わり、成膜初期の膜厚が薄いときに比べて、中心部が相対的に厚くなる。
Cuめっき膜の膜厚が薄いときにウェハ面内の膜厚が一定になるように調整すると、Cuめっき膜の膜厚が厚いときに外周部が薄くなる。逆に、Cuめっき膜の膜厚が厚いときにウェハ面内の膜厚が一定になるように調整すると、Cuめっき膜の膜厚が薄いときに中心部が薄くなる。外周部の膜厚が厚過ぎるとウェハ中心部で研磨が過剰になり、過剰部分の配線抵抗が高くなる。逆に、外周部の膜厚が薄過ぎるとウェハ外周部で研磨が過剰になり、過剰部分の配線抵抗が高くなる。このような傾向は、Cuめっき膜に限らず、他の金属めっき膜においても同様に起こる。
Cuめっき膜の膜厚分布の均一性に関連する技術として、例えば、特開2003−027290号公報、特開2004−225129号公報、及び特開2007−254882号公報が開示されている。特開2003−027290号公報の液処理装置および液処理方法は、伸縮する遮蔽板をウェハ中心部から伸長して、電解めっきでの電界を遮蔽する。特開2004−225129号公報のめっき方法及びめっき装置は、カメラの絞りの様な構造の遮蔽板により、電解めっきでのウェハ外周部の電界を遮蔽する。特開2007−254882号公報の電解めっき装置及び電解めっき方法は、分割アノードを用いる。分割アノードは複数のアノードを、例えば、同心円状に配置してそれぞれに給電する電流値を制御する手法で、外周部を厚くしたい場合は外周部の電流値を高くする。
特開2003−027290号公報 特開2004−225129号公報 特開2007−254882号公報
特開2007−254882号公報に記載の分割アノードは、複数個の電極の電流密度分布を重ね合わせて、平坦な電流密度分布を実現させる手法である。ウェハ面内での電流密度のピーク位置は各電極で異なるため、結果的にピーク数が増える。この位置はめっき膜の膜厚によって変化するため、ある膜厚で最適化するだけでも困難である。加えて、最適化する膜厚を変更する場合、その膜厚調整には非常に工数が取られる。同様の手法にカソード補助電極もあるが、分割アノードの場合と同様の難点がある。
特開2003−027290号公報や特開2004−225129号公報に記載の遮蔽板は、遮蔽板が無い場合の電流密度分布と遮蔽板がある場合の電流密度分布とを重ね合わせて平坦な電流密度分布を実現させる手法である。分割アノードを用いる場合やカソード補助電極を用いる場合と同様の理由で、最適化するめっき膜の膜厚を変更する場合、その膜厚調整には大変に工数が取られる。
したがって、これらの従来技術では、最適化されためっき膜厚からめっき膜厚を変更してしまうと、めっき膜厚の面内分布が悪化してしまうという問題がある。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置製造装置は、基板保持部(8)と、給電部(3)と、アノード(6)と、複数の誘電体(13、14)とを具備する。基板保持部(8)は、カソード(5)有する基板(20)を保持可能である。給電部(3)は、カソード(5)の周辺部に電力を供給する。アノード(6)は、カソード(5)と対向する位置に設けられている。複数の誘電体(13、14)は、カソード(5)とアノード(6)との間に設けられている。複数の誘電体(13、14)は、カソード(5)表面に平行な平面に複数の誘電体(13、14)を射影したとき、射影のパターンが平面内で略均一であり、射影の面積が可変であるように構成されている。
本発明では、複数の誘電体(13、14)が、カソード(5)とアノード(6)との間に設けられ、カソード(5)表面に平行な平面に複数の誘電体(13、14)を射影したとき、射影のパターンが平面内で略均一であり、射影の面積が可変であるように構成されている。そのため、めっき膜(5a)の成膜の進行に伴う基板(20)上の抵抗減少に合わせて、カソード(5)−アノード(6)間の抵抗を基板(20)の面内で略均一に低減させることができる。それにより、基板(20)の面内の電流分布がめっき膜(5a)の膜厚によらずに一定に保つことができる。その結果、膜厚の面内分布を、膜厚によらずに一定に保つことが可能となる。
本発明の半導体装置製造方法は、カソード(5)を有する基板(20)を保持可能な基板保持部(8)と、カソード(5)の周辺部に電力を供給する給電部(3)と、カソード(5)と対向する位置に設けられたアノード(6)と、カソード(5)とアノード(6)との間に設けられた複数の誘電体(13、14)とを具備し、複数の誘電体(13、14)は、カソード(5)表面に平行な平面に複数の誘電体(13、14)を射影したとき、射影のパターンが平面内で略均一であり、射影の面積が可変であるように構成されている半導体装置製造装置(1)の基板保持部(8)に、基板(20)が保持され、当該基板(20)とアノード(6)との間に電解めっき液(7)が満たされた状態で、給電部(3)に電力を供給してめっき成膜を開始するステップと、めっき成膜中に射影の面積を変えながら成膜するステップとを具備する。
本発明では、複数の誘電体(13、14)が、カソード(5)とアノード(6)との間に設けられ、カソード(5)表面に平行な平面に複数の誘電体(13、14)を射影したとき、射影のパターンが平面内で略均一であり、射影の面積が可変であるように構成されている。そして、めっき成膜中に射影の面積を変えながら成膜している。そのため、めっき膜(5a)の成膜の進行に伴う基板(20)上の抵抗減少に合わせて、カソード(5)−アノード(6)間の抵抗を基板(20)の面内で略均一に低減させることができる。それにより、基板(20)の面内の電流分布がめっき膜(5a)の膜厚によらずに一定に保つことができる。
本発明により、めっき膜の膜厚によらず、めっき膜の膜厚分布の均一性を向上することができる。
以下、本発明の半導体装置製造装置及び半導体装置製造方法の実施の形態に関して、添付図面を参照して説明する。
図1は、本発明の実施の形態に係る半導体装置製造装置の構成を示す概略図である。半導体装置製造装置1は、めっき室9と、基板ホルダ8と、電流源2と、給電部3と、ウェハシール部4と、アノード6と、複数の遮蔽板13と、モニタ部11と、コントロール部12とを具備する。
基板ホルダ8は、めっき室9内に設けられ、カソード5となるシード膜を有する半導体ウェハ(基板)20を保持可能である。電流源2は、めっき室9の外に設けられ、給電部3へ電解めっき用の電力を供給する。給電部3は、めっき室9内にリング状に設けられ、基板ホルダ8に保持された半導体基板20のカソード5の周辺部を覆うように密着する。そして、電流源2からの電力をカソード5(シード膜)へ印加する。給電部3は、カソード5に圧着されることで、めっき室9内の電解めっき液7が、めっき室9の上部から外に漏れないようになっている。ウェハシール部4は、給電部3の外側表面に設けられ、給電部3を電解めっき液から保護する。それにより給電部3にめっき膜が成長しないようにしている。また、半導体ウェハ20の側面等に電解めっき液7が回り込まないようにシールドする働きも有する。アノード6は、めっき室9内に円板状または円柱状に設けられ、カソード5(半導体ウェハ20)や基板ホルダ8と対向する位置に設けられている。そして、電流源2から電力を印加される。これにより、アノード6とカソード5と両者間の電解めっき液7とにより電解めっきが行われ、めっき膜がカソード5上に成膜される。
複数の遮蔽板13は、カソード5(半導体ウェハ20)や基板ホルダ8とアノード6との間に、カソード5やアノード6の表面に対して略平行に並んで設けられている。複数の遮蔽板13は、カソード5やアノード6の表面に平行な平面に複数の遮蔽板13を射影したとき、その射影のパターンがその平面内で略均一であるような構成を有する。そして、その射影の面積が可変であるような構成を有する。遮蔽板13は、誘電体物質で形成されている(誘電体物質で表面を覆われている場合を含む)。詳細は後述される。モニタ部11は、電流源2から給電部3へ流される電流の積算電流量を監視・検出する。検出された積算電流量をコントロール部12へ随時出力する。コントロール部12は、電流源12を制御して、カソード5−アノード間6に電力を供給してめっきを行う。それと共に、積算電流量に基づいて、複数の遮蔽板13を動作させて、その射影の面積を制御する。すなわち、例えば、めっき膜の成膜開始から成膜終了まで連続的に複数の遮蔽板の遮蔽度を低減させて行くことで、射影の面積を低減させるように制御する。その結果、めっき膜の成膜が進行するに連れて、カソード5とアノード6との間の抵抗が単調に下がり、半導体ウェハ20の中心部の電流との外周部の電流との電流比を一定に保つことができる。詳細は後述される。
図2は、本発明の実施の形態に係る複数の遮蔽板の構成を示す概略図である。図2(b)は複数の遮蔽板13をアノード6の側から見た概略平面図である。図2(a)は図2(b)におけるAA’概略断面図である。遮蔽板13は、長方形(短冊形)の誘電体の板であり、長手方向をY方向と平行にして配置されている。複数の遮蔽板13は、互いに平行に所定の隙間を有してX方向に縞状に並んでいる。複数の遮蔽板13は、それらのカソード5(半導体ウェハ20)への射影が、全体として円形のカソード5を概ね覆うように、隣り合う長方形(短冊形)の長さが少しずつ異なっている。このとき、射影のパターンは、縞状である。複数の遮蔽板13は、カソード5とアノード6との間の領域に、カソード5やアノード6の表面に平行に並んでいる。アノード6側の電解めっき液7中のCuイオンは、複数の遮蔽板13の間を通過してカソード5に至る。遮蔽板13は、遮蔽板13内を通る長手方向(Y方向)に伸びる軸Pを中心にして回転可能である。図2(a)及び図2(b)は、複数の遮蔽板13が回転していない状態を示している。めっき膜の成膜の初期では、このような抵抗の相対的に高い状態になっている。
図3は、本発明の実施の形態に係る複数の遮蔽板の構成を示す概略図である。図3(b)は複数の遮蔽板13をアノード6の側から見た概略平面図である。図3(a)は図3(b)におけるBB’概略断面図である。図3(a)及び図3(b)は、図2(a)及び図2(b)と基本的に同じである。ただし、一例として、複数の遮蔽板13が約60度回転した状態を示している。めっき膜の成膜の途中又は終了では、このような抵抗の相対的に低い状態になっている。カソード5(シード膜)上には、めっき膜5aが形成されている。このように、アノード6−カソード5間において、複数の遮蔽板13の回転角(遮蔽度)を変化させることで、アノード6−カソード5間の電界を変化可能としている。
なお、上記複数の遮蔽板13の組は一段分である。しかし、本発明はこの例に限定されるものではなく、二組以上(二段以上)の複数の遮蔽板14を有していても良い。例えば、上記複数の遮蔽板13と同一で、ただしZ方向を軸として90度回転させた(遮蔽板の長手方向をX方向と平行した)他の複数の遮蔽板の組を更に用いて、遮蔽板の組を二段としても良い。更に、上記複数の遮蔽板13と同一で、ただしZ方向を軸として45度回転させた更に他の複数の遮蔽板の組を更に用いて、遮蔽板の組を三段としても良い。また、遮蔽板13の誘電体の板の幅や間隔は後述される所望の電気特性に応じて、適宜設計変更が可能である。
また、めっき室9の構造に起因する特異的なめっき膜の膜厚分布を改善するために、他の遮蔽板・遮蔽体(例示:図5)、カソード補助電極、分割アノードを併用しても良い。また、めっきで一般的に用いられている半導体ウェハ20全面での均一性を高くするための高抵抗体、アノード6からのスラッジを防ぐためのメンブレンフィルタ、アノード6での添加剤消耗を防ぐためのイオン交換樹脂、等が含まれていても良い。
次に、本発明の実施の形態に係る半導体装置製造装置の動作原理について説明する。図4は、本発明の実施の形態に係る半導体装置製造装置の動作原理を説明する概略断面図である。ただし、図中の各記号の意味は以下の通りである。
:遮蔽板13のある領域を除いた電解めっき液7の抵抗
(アノード6−遮蔽板13間:RL1+遮蔽板13−給電部3間:RL2
(t):遮蔽板13のある領域における電解めっき液7の抵抗
(t):シード膜(カソード5)の抵抗RS0とめっき膜5aの抵抗RS0(t)との合成抵抗
:シード膜(カソード5)の膜厚
(t):めっき膜5aの膜厚
d(t)(=d+d(t)):シード膜(カソード5)+めっき膜5aの膜厚(全膜厚)
(a)半導体ウェハ20の外周部での抵抗
半導体ウェハ20の外周部での抵抗(電解めっき液7の抵抗を含む)は、めっきの初期(t=0)及びめっき中において以下のように表される。
(a−1)初期:R+R(0) …(式1)
(a−2)めっき中 :R+R(t) …(式2)
(b)半導体ウェハ20の中心部での抵抗
一方、半導体ウェハ20の中心部において、シード膜の抵抗RS0に加え、めっきが進行すると、めっき膜による抵抗RS0(t)の影響を受ける。従って、カソード5(シード膜)とめっき膜との合成抵抗成分は、以下のように表される。
(t)=1/(1/RS0+1/RS0(t))
=1/(1/RS0+1/(RS0・(d/(d(t)))
=1/(1/RS0+d(t)/(RS0・d))
=d/(d/RS0+d(t)/RS0
=RS0・d/(d+d(t))
=RS0・d/(d+d(t))
=RS0・d/d(t) …(式3)
ただし、めっき膜5a及びシード膜の抵抗率は通常ほとんど同じため、同一と仮定している。そのため、
S0(t)=RS0・(d/(d(t))
である。
従って、半導体ウェハ20の中心部での抵抗成分(電解めっき液7の抵抗を含む)は、めっきの初期及びめっき中において以下のように表される。
(b−1)初期:RS0+R+R(0) …(式4)
(b−2)めっき中:R(t)+R+R(t)
=RS0・d/d(t)+R+R(t) …(式5)
(c)中心部の抵抗値と外周部の抵抗値との比
ここで、
+R(t)=(R+R(0))・d/d(t) …(式6)
なるR(t)を考える。
この(式6)を用いると、半導体ウェハ20の外周部の抵抗成分は、めっき中では(式2)より以下のように表される。
めっき中:R+R(t)
=(R+R(0))・d/d(t) …(式7)
この(式6)を用いると、半導体ウェハ20の中心部の抵抗成分は、めっき中では(式5)より以下のように表される。
めっき中:Rs(t)+R+R(t)
=(RS0+R+R(0))・d/d(t) …(式8)
従って、めっきの初期(t=0)における、中心部の抵抗値と外周部の抵抗値との比は、(式4)と(式1)とにより以下のように表される。
(c−1)初期:中心部の抵抗値/外周部の抵抗値
=(RS0+R+R(0))/(R+R(0)) …(式9)
一方、めっき中における、中心部の抵抗値/外周部の抵抗値との比は、(式8)と(式7)とにより以下のように表される。
(c−2)めっき中:中心部の抵抗値/外周部の抵抗値
=(RS0+R+R(0))/(R+R(0)) …(式10)
すなわち、(式9)と(式10)とから、めっきの初期と途中とで、中心部の抵抗値と外周部の抵抗値との比は一定である。従って、めっきが進行しても中心部の抵抗値と外周部の抵抗値との比は変化しないことがわかる。
ここで、中心部の抵抗値と外周部の抵抗値との比が変化しないようになるためのR(t)の条件は、(式6)により以下のように表される。
(t)=(R+R(0))・d/d(t)−R …(式11’)
=R(0)・d/d(t)−R・(d(t)−d)/d(t)
=(R(0)・d―d(t)・R)/d(t) …(式11)
従って、上記(式11)のように、R(t)を時間と共に変化させれば、めっき膜の膜厚に関係なく(めっきの初期とめっき中とに関係なく)、外周部と中心部とで抵抗比が変化することはなくなる。すなわち、外周部と中心部とで電流比が変化することはなくなる。したがって、めっき膜の膜厚によらず、めっき膜の膜厚分布の均一性を向上することができる。また、めっき膜の膜厚によらずめっき膜の膜厚分布が均一になるので、最適化するめっき膜の膜厚を変更する場合でも、その膜厚調整がほとんど不要とすることが出来る。
次に、本発明の実施の形態に係る半導体装置製造装置の動作について図1〜図4を参照しながら説明する。ここでは、Cu膜をめっきする場合を例にして説明する。しかし、本発明はCuめっき膜に限定されるものではなく、他の金属めっき膜に対しても同様に適用可能である。
まず、Cuめっきに先立ち、半導体ウェハ20の全面にTi(チタニウム)等の金属がシード膜としてスパッタ法により成膜される。そのシード膜の膜厚は、コントロール部12の記憶部(図示されず)に格納される。次に、シード膜付きの半導体ウェハ20が半導体装置製造装置1の基板ホルダ8に装着される。そのとき、シード膜が給電部3に接触するように(シード膜がアノード6に対向するように)設置される。シード膜はカソード5となる。そして、めっき室9における少なくともカソード5とアノード6との間の領域には電解めっき液7が充填されている。コントロール部12は、電流源12に電力供給指令を出力する。電流源12は、給電部3を介してカソード5にマイナス、アノード6にプラスの電圧を印加して電解めっきを実行する。電解めっきでは、電解めっき液7中のCu2+イオンがカソード5に移動し、カソード5であるシード膜上にCuが析出する。これにより、Cuのめっき膜5aがシード膜(カソード5)上に形成されて行く。
上記めっき中において、モニタ部11は、電流源2から給電部3へ流される電流の積算電流量を検出し、コントロール部12へ出力する。コントロール部12は、積算電流量に基づいて、めっき膜5aの膜厚d(t)を算出する。積算電流量からめっき膜5aの膜厚d(t)を計算する方法は、従来知られた方法(カソード5の面積及び積算電流量を用いる)を用いることができる。ここで、シード膜(カソード5)の膜厚d、初期の遮蔽板13による電解めっき液7の抵抗R(0)、及び遮蔽板13を除く電解めっき液の抵抗Rは既知である。全膜厚d(t)は、シード膜(カソード5)の膜厚dと、計算されためっき膜5aの膜厚d(t)との和である。従って、コントロール部12は、これらの各パラメータの値に基づいて、(式11)により遮蔽板13による電解めっき液7の抵抗R(t)を算出する。コントロール部12は、遮蔽板13による電解めっき液7の抵抗R(t)と、遮蔽板13の回転角度θとの関係を示すテーブルを記憶部(図示されず)に有している。コントロール部12は、そのテーブルを参照して、算出された抵抗R(t)となる回転角度θを算出する。そして、コントロール部12は、駆動装置(図示されず)で複数の遮蔽板13がその回転角度θになるように、複数の遮蔽板13を回転させる。すなわち、遮蔽板13による電解めっき液7の抵抗が(式11)のR(t)に従うように複数の遮蔽板13を回転(変更)する。なお、駆動装置はコントロール部12に含まれていても良い。また、積算電流量は成膜レシピで設定された値から計算しても良い。
このとき、(式11’)に示すように、R(t)は全膜厚d(t)の増加、すなわちめっき成膜の進行と共に単調に減少する。従って、コントロール部12は、めっき成膜の進行と共に、R(t)を単調に減少させるように、複数の遮蔽板13の回転角度θを制御する。すなわち、めっき成膜の進行と共に、図2(a)に示すように寝ている状態から、図3(a)に示すように軸Pを中心にして回転角度θだけ回転して立ち上がった状態へと回転させる。別の見方をすれば、コントロール部12は、めっき膜5aの成膜開始から成膜終了まで連続的に複数の遮蔽板13の遮蔽度を低減させて(電解めっき液7を遮蔽する遮蔽板間の距離を広げるようにして)行き、射影の面積を低減させるように制御する。このような複数の遮蔽板13の回転動作により、上記動作原理で示したように、半導体ウェハ20の中心部の電流との外周部の電流との電流比を一定に保つことができる。
所定の膜厚のめっき膜5aが成膜された場合、コントロール部12は、電流源12に電力の供給の中止を指令する。電流源12は電力の供給を中止して、めっきが完了する。以上のようにして、半導体装置製造装置は動作する。
本発明では、めっき膜の膜厚に応じて(式11)のR(t)に従うように複数の遮蔽板13の開度(回転角度)を変化させることにより、中心部の抵抗値と外周部の抵抗値との比がめっき成膜中、常に均一に保たれる。すなわち、電解めっき液7中を流れる電流密度の半導体ウェハ面内分布は、めっき成膜中で常に均一に保たれることになる。そのため、めっき膜の膜厚によって、その膜厚の半導体ウェハ面内分布が変化しなくなる。従って、めっき膜の膜厚の面内分布をその膜厚によらずに簡単に均一に保つことが可能となる。また、めっき膜の膜厚によらずめっき膜の膜厚分布が均一になるので、最適化するめっき膜の膜厚を変更する場合でも、その膜厚調整が実質的に不要になる。従来手法は、半導体ウェハの面内の電界分布を均一とするために、局所的に遮蔽板を挿入したり局所的に電界を印加したりしていた。このため、複数の電界分布を重ね合わせることになり、電界分布のピーク数が増え、その結果の予測は大変に困難であり制御も難しかった。本発明は局所的な変更をしないためピーク数は変化せず、結果の予測も制御も容易である。
上記実施の形態では、長方形の板状の遮蔽板を用いているが、本発明はその例に限定されるものではなく、他の形状の誘電体を用いることが出来る。その一例を図5及び図6に示す。図5及び図6は、本発明の実施の形態に係る複数の遮蔽体の構成の一例を示す概略図である。図5及び図6の例では、複数の遮蔽板13の換わりに複数の遮蔽体14を用いている。ただし、図5(b)は複数の遮蔽体14をアノード6の側から見た概略平面図である。図5(a)は図5(b)におけるCC’概略断面図である。図6(b)は複数の遮蔽体14をアノード6の側から見た概略平面図である。図6(a)は図6(b)におけるDD’概略断面図である。
複数の遮蔽体14は、カソード5(半導体ウェハ20)や基板ホルダ8とアノード6との間に、カソード5やアノード6の表面に対して略平行に並んで、二段にわたって設けられている。遮蔽体14は、伸縮性で内部が中空の誘電体チューブ(誘電体物質で表面を覆われている場合を含む)である。内部の中空の部分に注入する液体又は気体の量の多少により直径を伸縮可能である。一段分の複数の遮蔽体14は、カソード5やアノード6の表面に平行な平面に複数の遮蔽体14を射影したとき、その射影のパターンがその平面内で略均一であるような構成を有する。そして、その射影の面積が可変であるような構成を有する。二段目の複数の遮蔽体14は、一段目の複数の遮蔽体14と同一で、ただしZ方向を軸として90度回転させた構成を有する。二段分の複数の遮蔽体14により、カソード5やアノード6の表面に平行な平面に複数の遮蔽体14を射影したとき、その射影のパターンがメッシュ状(格子状)になる。その射影パターンが、その平面内で略均一で、その射影の面積が可変であることは、一段しかない場合と同様である。
遮蔽体14は、円筒形(チューブ)の誘電体である。一段分の遮蔽体14は、長手方向をY方向と平行にして配置されている。複数の遮蔽体14は、互いに平行に所定の隙間を有してX方向に縞状に並んでいる。複数の遮蔽体14は、それらのカソード5(半導体ウェハ20)への射影が、全体として円形のカソード5を概ね覆うように、隣り合う円筒形(チューブ)の長さが少しずつ異なっている。このとき、射影のパターンは、縞状である。複数の遮蔽体14は、カソード5とアノード6との間の領域に、カソード5やアノード6の表面に平行に並んでいる。アノード6側の電解めっき液7中のCuイオンは、複数の遮蔽体14の間を通過してカソード5に至る。遮蔽体14は、遮蔽体14内を通る長手方向(Y方向)に伸びる軸Qを中心にして直径が伸縮可能である。コントロール部12は、遮蔽体14の内部に供給する液体又は気体の量(例示:圧縮空気16)によりその直径を制御する。図5(a)及び図5(b)は、複数の遮蔽体14の内部に液体又は気体が供給され、その直径が伸びている状態を示している。めっき膜の成膜の初期では、このような抵抗の相対的に高い状態になっている。
図6(a)及び図6(b)は、図5(a)及び図5(b)と基本的に同じである。ただし、一例として、複数の遮蔽体14の内部の液体又は気体が取り出され、その直径が縮小している状態を示している。めっき膜の成膜の途中又は終了では、このような抵抗の相対的に低い状態になっている。カソード5(シード膜)上には、めっき膜5aが形成されている。このように、アノード6−カソード5間において、複数の遮蔽体14の直径(遮蔽度)を変化させることで、アノード6−カソード5間の電界を変化可能としている。
なお、上記複数の遮蔽体14の組は二段分である。しかし、本発明はこの例に限定されるものではなく、一組(一段)であっても、三組以上(三段以上)の複数の遮蔽体14を有していても良い。また、遮蔽体14の誘電体の円筒形の直径や間隔は既述の所望の電気特性に応じて、適宜設計変更が可能である。
また、めっき室9の構造に起因する特異的なめっき膜の膜厚分布を改善するために、他の遮蔽板(例示:図2)・遮蔽体、カソード補助電極、分割アノードを併用しても良い。また、めっきで一般的に用いられている半導体ウェハ20全面での均一性を高くするための高抵抗体、アノード6からのスラッジを防ぐためのメンブレンフィルタ、アノード6での添加剤消耗を防ぐためのイオン交換樹脂、等が含まれていても良い。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
図1は、本発明の実施の形態に係る半導体装置製造装置の構成を示す概略図である。 図2は、本発明の実施の形態に係る複数の遮蔽板の構成を示す概略図である。 図3は、本発明の実施の形態に係る複数の遮蔽板の構成を示す概略図である。 図4は、本発明の実施の形態に係る半導体装置製造装置の動作原理を説明する概略断面図である。 図5は、本発明の実施の形態に係る複数の遮蔽体の構成の一例を示す概略図である。 図6は、本発明の実施の形態に係る複数の遮蔽体の構成の一例を示す概略図である。
符号の説明
1 半導体装置製造装置
2 電流源
3 給電部
4 ウェハシール部
5 カソード
5a めっき膜
6 アノード
7 電解めっき液
8 基板ホルダ
9 めっき室
11 モニタ部
12 コントロール部
13 遮蔽板
14 遮蔽体
16 圧縮空気
20 半導体ウェハ

Claims (13)

  1. カソードを有する基板を保持可能な基板保持部と、
    前記カソードの周辺部に電力を供給する給電部と、
    前記カソードと対向する位置に設けられたアノードと、
    前記カソードと前記アノードとの間に設けられた複数の誘電体と
    を具備し、
    前記複数の誘電体は、前記カソード表面に平行な平面に前記複数の誘電体を射影したとき、前記射影のパターンが前記平面内で略均一であり、前記射影の面積が可変であるように構成されている
    半導体装置製造装置。
  2. 請求項1に記載の半導体装置製造装置において、
    前記給電部へ流される電流の積算電流量をモニタするモニタ部と、
    前記積算電流量に応じて前記複数の誘電体を動作させて、前記射影の面積を制御するコントロール部と
    を更に具備する
    半導体装置製造装置。
  3. 請求項1又は2に記載の半導体装置製造装置において、
    前記複数の誘電体は、誘電体物質の複数の遮蔽板であり、
    前記複数の遮蔽板は、長手方向を軸として回転可能である
    半導体装置製造装置。
  4. 請求項1乃至3のいずれか一項に記載の半導体装置製造装置において、
    前記複数の誘電体は、誘電体物質の伸縮性の複数のチューブであり、
    前記複数のチューブは、内部の液体又は気体の量により直径を伸縮可能である
    半導体装置製造装置。
  5. 請求項3又は4に記載の半導体装置製造装置において、
    前記射影のパターンは、縞状又は格子状である
    半導体装置製造装置。
  6. 請求項1乃至4のいずれか一項に記載の半導体装置製造装置において、
    前記複数の誘電体よりも前記アノード側又は前記カソード側に設けられた複数の第2誘電体を更に具備し、
    前記複数の第2誘電体は、前記平面に前記複数の第2誘電体を射影したとき、前記複数の第2誘電体を射影のパターンが前記平面内で略均一であり、前記複数の第2誘電体を射影の面積が可変であるように構成されている
    半導体装置製造装置。
  7. 請求項2に記載の半導体装置製造装置において、
    前記コントロール部は、前記基板と前記アノードとの間に電解めっき液が満たされてめっき成膜が行われたとき、前記カソードと前記アノードとの間の抵抗が単調に下がるように前記複数の誘電体を制御する
    半導体装置製造装置。
  8. 請求項7に記載の半導体装置製造装置において、
    前記コントロール部は、前記めっき成膜が進行しても、前記基板の中心部の電流と前記基板の外周部の電流との電流比を一定に保つように前記複数の誘電体を制御する
    半導体装置製造装置。
  9. カソードを有する基板を保持可能な基板保持部と、前記カソードの周辺部に電力を供給する給電部と、前記カソードと対向する位置に設けられたアノードと、前記カソードと前記アノードとの間に設けられた複数の誘電体とを具備し、前記複数の誘電体は、前記カソード表面に平行な平面に前記複数の誘電体を射影したとき、前記射影のパターンが前記平面内で略均一であり、前記射影の面積が可変であるように構成されている半導体装置製造装置の前記基板保持部に、前記基板が保持され、当該基板と前記アノードとの間に電解めっき液が満たされた状態で、前記給電部に電力を供給してめっき成膜を開始するステップと、
    前記めっき成膜中に前記射影の面積を変えながら成膜するステップと
    を具備する
    半導体装置製造方法。
  10. 請求項9に記載の半導体装置製造方法において、
    前記複数の誘電体は、誘電体物質の複数の遮蔽板であり、
    前記射影の面積を変えながら成膜するステップは、
    前記めっき成膜中に、前記複数の遮蔽板を、長手方向を軸として回転させながら成膜するステップを備える
    半導体装置製造方法。
  11. 請求項9に記載の半導体装置製造方法において、
    前記複数の誘電体は、誘電体物質の伸縮性の複数のチューブであり、
    前記射影の面積を変えながら成膜するステップは、
    前記めっき成膜中に、前記複数のチューブにおいて内部の液体又は気体の量を変えて直径を変えながら成膜するステップを備える
    半導体装置製造方法。
  12. 請求項9乃至11のいずれか一項に記載の半導体装置製造方法において、
    前記射影の面積を変えながら成膜するステップは、
    前記めっき成膜中に、前記カソードと前記アノードとの間の抵抗が単調に下がるように前記複数の誘電体を制御しながら成膜するステップを備える
    半導体装置製造方法。
  13. 請求項12に記載の半導体装置製造方法において、
    前記複数の誘電体を制御しながら成膜するステップは、
    前記めっき成膜が進行しても、前記基板の中心部の電流と前記基板の外周部の電流との電流比を一定に保つように前記複数の誘電体を制御する
    半導体装置製造方法。
JP2008314219A 2008-12-10 2008-12-10 半導体装置製造装置及び半導体装置製造方法 Pending JP2010138433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008314219A JP2010138433A (ja) 2008-12-10 2008-12-10 半導体装置製造装置及び半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314219A JP2010138433A (ja) 2008-12-10 2008-12-10 半導体装置製造装置及び半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2010138433A true JP2010138433A (ja) 2010-06-24
JP2010138433A5 JP2010138433A5 (ja) 2012-01-19

Family

ID=42348807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314219A Pending JP2010138433A (ja) 2008-12-10 2008-12-10 半導体装置製造装置及び半導体装置製造方法

Country Status (1)

Country Link
JP (1) JP2010138433A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014129592A (ja) * 2012-12-27 2014-07-10 Samsung Electro-Mechanics Co Ltd 電解メッキ遮蔽板及びこれを有する電解メッキ装置
CN114829681A (zh) * 2020-11-16 2022-07-29 株式会社荏原制作所 板、镀敷装置和板的制造方法
US11542624B2 (en) * 2020-10-01 2023-01-03 Ebara Corporation Plating apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633500A (en) * 1979-08-28 1981-04-03 Fujitsu Ltd Averaging apparatus of distribution of plating electric current
JPS63176500A (ja) * 1987-01-16 1988-07-20 Shinko Electric Ind Co Ltd 電気めつき用遮蔽板
JPH02145791A (ja) * 1988-11-28 1990-06-05 Eagle Ind Co Ltd めっき装置とめっき方法およびめっき用遮蔽板
JPH10140392A (ja) * 1996-11-08 1998-05-26 Hitachi Cable Ltd 電気めっき装置
JPH11246999A (ja) * 1998-03-03 1999-09-14 Ebara Corp ウエハのメッキ方法及び装置
JP2002004091A (ja) * 2000-04-21 2002-01-09 Ebara Corp 電解処理装置及びその電場状態制御方法
JP2004225129A (ja) * 2003-01-24 2004-08-12 Ebara Corp めっき方法及びめっき装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633500A (en) * 1979-08-28 1981-04-03 Fujitsu Ltd Averaging apparatus of distribution of plating electric current
JPS63176500A (ja) * 1987-01-16 1988-07-20 Shinko Electric Ind Co Ltd 電気めつき用遮蔽板
JPH02145791A (ja) * 1988-11-28 1990-06-05 Eagle Ind Co Ltd めっき装置とめっき方法およびめっき用遮蔽板
JPH10140392A (ja) * 1996-11-08 1998-05-26 Hitachi Cable Ltd 電気めっき装置
JPH11246999A (ja) * 1998-03-03 1999-09-14 Ebara Corp ウエハのメッキ方法及び装置
JP2002004091A (ja) * 2000-04-21 2002-01-09 Ebara Corp 電解処理装置及びその電場状態制御方法
JP2004225129A (ja) * 2003-01-24 2004-08-12 Ebara Corp めっき方法及びめっき装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014129592A (ja) * 2012-12-27 2014-07-10 Samsung Electro-Mechanics Co Ltd 電解メッキ遮蔽板及びこれを有する電解メッキ装置
US11542624B2 (en) * 2020-10-01 2023-01-03 Ebara Corporation Plating apparatus
CN114829681A (zh) * 2020-11-16 2022-07-29 株式会社荏原制作所 板、镀敷装置和板的制造方法

Similar Documents

Publication Publication Date Title
TWI550139B (zh) 用於裁整均勻輪廓之電鍍裝置
US10923340B2 (en) Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
JP6427316B2 (ja) ウェハ基板上に金属を堆積するための電気めっき装置およびウェハ基板上に電気めっきする方法
KR102024380B1 (ko) 웨이퍼 전기도금을 위한 동적 전류 분포 제어 장치 및 방법
TWI473914B (zh) 電鍍的方法與裝置
US9816194B2 (en) Control of electrolyte flow dynamics for uniform electroplating
US6919010B1 (en) Uniform electroplating of thin metal seeded wafers using rotationally asymmetric variable anode correction
US9082720B2 (en) Semiconductor device manufacturing method
KR102641119B1 (ko) 전기도금 시 방위각 균일도를 조정하기 위한 장치 및 방법
TW201619452A (zh) 鍍覆裝置及鍍覆方法
US9045840B2 (en) Dynamic current distribution control apparatus and method for wafer electroplating
US9752248B2 (en) Methods and apparatuses for dynamically tunable wafer-edge electroplating
TWI662160B (zh) 非等向性高電阻離子電流源
KR20010040926A (ko) 도금 장치 및 방법
JP2015119099A (ja) 半導体装置の製造方法
JP7237162B2 (ja) 導電性電極を備えたセラミックシャワーヘッド
JP2006505697A (ja) 電解研磨のためのシステムと方法
JP2021525312A (ja) 電気メッキ装置及び電気メッキ方法
JP2010138433A (ja) 半導体装置製造装置及び半導体装置製造方法
JP2008031521A (ja) ロールツーロール型のプラズマ真空処理装置
US20160115613A1 (en) Apparatus and method for plating and/or polishing wafer
KR101639564B1 (ko) 벨트형 전기 주조 장치
KR101451483B1 (ko) 전해도금 장치
JP2007177258A (ja) プラズマ処理装置
JP2010121168A (ja) めっき装置、めっき方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130718