JP2010135974A - ２相カウンタおよびカウンタシステム - Google Patents

Abstract

【課題】カウント動作を高速でも容易に行えるようにすること。
【解決手段】Ａ相パルスの前パルスエッジとＢ相パルスの前パルスエッジとのエッジ位相差と、Ａ相パルスの後パルスエッジとＢ相パルスの前パルスエッジとのエッジ位相差とを検出し、上記両エッジ位相差の比率を演算し、上記エッジ位相差比率に対応して割り当てられたカウント値を演算する２相カウンタ。
【選択図】図２

Description

本発明は、各種の生産ラインでの製品計数などに利用できる電子カウンタにかかり、特には、２つのＡ相、Ｂ相パルスの位相差に基づいてカウント動作を行う２相式の電子カウンタ（以下、２相カウンタ）およびカウンタシステムに関するものである。

電子カウンタには、例えばキースイッチ等の操作であらかじめ設定された数値であるプリセット値まで入力パルス列を計数すると制御出力するプリセットカウンタや、計数入力の数値を表示するトータルカウンタ等がある。また、エンジン回転数に比例するパルス信号をカウントする回転速度計であるタコメータも電子カウンタの１種である。

このような各種電子カウンタのうちの１つである２相カウンタには、例えば２つのエンコーダからそれぞれ入力するパルスをＡ相、Ｂ相パルスとし、それら両パルスの位相差に応じたパルス個数を加算、減算するものがある。特許文献１参照。

しかしながら、従来の２相カウンタでは、単位時間当たりでのカウントすべきパルス個数が多数となると、高速カウントが困難となっていた。
特開平１１−２８１４０４

本発明は、Ａ相、Ｂ相パルスの位相差に応じたパルス数のカウントを不要となし、高速でもカウント動作を容易に行うことができる２相カウンタを提供するものである。

本発明による２相カウンタは、カウント値に応じてＡ相パルスの前後２つのパルスエッジに対して当該両パルスエッジ間でのＢ相パルスのパルスエッジの相対的位置が変化するカウンタシステムにおいて用いる２相カウンタであって、Ａ相パルスの前後２つのパルスエッジのうちの一方のパルスエッジとＢ相パルスの上記パルスエッジとのエッジ位相差と、Ａ相パルスの他方のパルスエッジとＢ相パルスの上記パルスエッジとのエッジ位相差とを検出するエッジ位相差検出手段と、上記両エッジ位相差の比率を演算するエッジ位相差比率演算手段と、上記演算したエッジ位相差比率に対応して割り当てられたカウント値を演算するカウント値演算手段と、を含むことを特徴とするものである。

本発明では、上記両パルスのエッジ位相差比率に対応して割り当てられたカウント値を演算するものであるから、カウント値演算が容易であると共に、このエッジ位相差比率に対応してカウント値を割り当てるので、従来のように両パルスの位相差に応じたパルス個数をカウントする必要がなくなり、高速カウントが可能となる。

本発明によれば、Ａ相、Ｂ相パルスの位相差に応じたパルス数のカウントが不要であり、カウント動作を高速でも容易に行うことができる。

以下、添付した図面を参照して、本発明の実施の形態に係る２相カウンタを説明する。図１は、２相カウンタを用いたカウンタシステムを示す。図１を参照して、被カウント対象であるモータ１の回転に応じて、パルス発生手段３はＡ相、Ｂ相パルスを出力すると共に、Ａ相パルスの前後２つのパルスエッジｅ１ａ，ｅ２ａ間におけるＢ相パルスの前パルスエッジｅ１ｂの相対的位置をモータ１の回転速度に応じて変化させるようになっている。２相カウンタ５は、パルス発生手段３からＡ相パルスとＢ相パルスとを入力し、両パルスのパルスエッジ間の位相差に基づいてカウント値ｃｖを演算する。このパルスエッジ間の位相差とは、Ａ相パルスの前パルスエッジｅ１ａとＢ相パルスの前パルスエッジｅ１ｂとの位相差Δｐ１と、Ａ相パルスの後パルスエッジｅ２ａとＢ相パルスの前パルスエッジｅ１ｂとの位相差Δｐ２である。このカウント値ｃｖは、モータ１の回転数データとして制御手段であるＣＰＵ７に入力される。ＣＰＵ７は、カウント値ｃｖに従い、例えばモータ１の回転を制御する。

図２を参照して、２相カウンタ５は、Ａ相パルス用前パルスエッジ検出手段（第１手段）５１によりＡ相パルスの前パルスエッジｅ１ａを検出する。Ｂ相パルス用前パルスエッジ検出手段（第２手段）５２により、Ｂ相パルスの前パルスエッジｅ１ｂを検出する。Ａ相パルス用後パルスエッジ検出手段（第３手段）５３によりＡ相パルスの後パルスエッジｅ２ａを検出する。

第１と第２手段５１，５２の検出出力はエッジ位相差演算手段（第４手段）５４に入力され、Ａ相パルスの前パルスエッジｅ１ａとＢ相パルスの前パルスエッジｅ１ｂとのパルスエッジ位相差Δｐ１が第４手段５４で演算される。

第２と第３手段５２，５３の検出出力はエッジ位相差演算手段（第５手段）５５に入力され、Ａ相パルスの後パルスエッジｅ２ａとＢ相パルスの前パルスエッジｅ１ｂとのパルスエッジ位相差Δｐ２が第５手段５５で演算される。

第４手段５４と第５手段５５との演算出力はカウント値演算手段（第６手段）５６に入力される。第６手段５６によりＡ相パルスの前パルスエッジｅ１ａとＢ相パルスの前パルスエッジｅ１ｂとの位相差Δｐ１と、Ａ相パルスの後パルスエッジｅ２ａとＢ相パルスの前パルスエッジｅ１ｂの位相差ｂとのエッジ位相差比率（Δｐ１／Δｐ２）が演算される。テーブルメモリ５７には、エッジ位相差比率（Δｐ１／Δｐ２）とカウント値ｃｖとが対応付けして記憶されている。

エッジ位相差比率（Δｐ１／Δｐ２）が、図３（ａ）で示すΔｐ１：Δｐ２＝０：０のときは、カウント値ｃｖ＝「０」、図３（ｂ）で示すΔｐ１：Δｐ２＝９０°：９０°＝１：１のときは、カウント値ｃｖ＝「１」、図３（ｃ）で示すΔｐ１：Δｐ２＝６０°：１２０°＝１：２のときは、カウント値ｃｖ＝「２」、図３（ｄ）で示すΔｐ１：Δｐ２＝４５°：１３５°＝１：３のときは、カウント値ｃｖ＝「３」、…というように、エッジ位相差比率（Δｐ１／Δｐ２）ごとに対応してカウント値ｃｖが割り当てられている。

第６手段であるカウント値演算手段５６は、演算したエッジ位相差比率（Δｐ１／Δｐ２）をそれに対応するテーブルメモリ５７に記憶されているカウント値ｃｖを読み込み、ＣＰＵ７に出力するようになっている。

以上説明したように本実施の形態の２相カウンタでは、Ａ相パルスの前パルスエッジとＢ相パルスの前パルスエッジとのエッジ位相差と、Ａ相パルスの後パルスエッジとＢ相パルスの前パルスエッジとのエッジ位相差とを検出し、上記両エッジ位相差の比率を演算し、上記エッジ位相差比率に対応して割り当てられたカウント値を演算するようにしたので、カウント値演算が容易であると共に、このエッジ位相差比率に対応してカウント値を割り当てるので、従来のように両パルスの位相差に応じたパルス個数をカウントする必要がなくなり、高速カウントが可能となる。

図１は本発明の実施の形態に係る２相カウンタを含むカウンタシステムの構成を示す図である。 図２は実施の形態の２相カウンタの回路構成を示す図である。 図３は上記２相カウンタの動作説明に供するタイムチャートである。

符号の説明

１ モータ
３ パルス発生手段
５ ２相カウンタ
５１ Ａ相パルス用前パルスエッジ検出手段
５２ Ｂ相パルス用前パルスエッジ検出手段
５３ Ａ相パルス用後パルスエッジ検出手段
５４，５５ エッジ位相差演算手段
５６ カウント値演算手段
５７ テーブルメモリ
７ ＣＰＵ

Claims (3)

1. カウント値に応じてＡ相パルスの前後２つのパルスエッジに対して当該両パルスエッジ間でのＢ相パルスのパルスエッジの相対的位置が変化するカウンタシステムにおいて用いる２相カウンタであって、
   Ａ相パルスの前後２つのパルスエッジのうちの一方のパルスエッジとＢ相パルスの上記パルスエッジとのエッジ位相差と、Ａ相パルスの他方のパルスエッジとＢ相パルスの上記パルスエッジとのエッジ位相差とを検出するエッジ位相差検出手段と、
   上記両エッジ位相差の比率を演算するエッジ位相差比率演算手段と、
   上記演算したエッジ位相差比率に対応して割り当てられたカウント値を演算するカウント値演算手段と、
   を含むことを特徴とする２相カウンタ。
2. エッジ位相差比率に対応したカウント値をテーブル化して記憶する手段を含み、上記カウント値演算手段は、上記記憶手段内のテーブルを参照して上記エッジ位相差比率からカウント値を得る、ことを特徴とする請求項１に記載の２相カウンタ。
3. カウントされるべき制御対象の動作に応じてＡ相と、Ｂ相２つのパルスを発生させるもので、Ａ相パルスの前後２つのパルスエッジに対して当該両パルスエッジ間でのＢ相パルスのパルスエッジの相対的位置をその制御対象のカウント値に応じて変化させるパルス発生手段と、
   上記請求項１または２に記載の２相カウンタと、
   上記２相カウンタのカウント出力を用いて上記制御対象を制御する制御手段と、
   を含むカウンタシステム。

Images