JP2010129970A - 半導体装置及び半導体集積回路チップの製造方法 - Google Patents

半導体装置及び半導体集積回路チップの製造方法 Download PDF

Info

Publication number
JP2010129970A
JP2010129970A JP2008306509A JP2008306509A JP2010129970A JP 2010129970 A JP2010129970 A JP 2010129970A JP 2008306509 A JP2008306509 A JP 2008306509A JP 2008306509 A JP2008306509 A JP 2008306509A JP 2010129970 A JP2010129970 A JP 2010129970A
Authority
JP
Japan
Prior art keywords
metal films
metal
semiconductor device
metal film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008306509A
Other languages
English (en)
Other versions
JP5381052B2 (ja
Inventor
Akio Hara
章雄 原
Toyoji Sawada
豊治 澤田
Takeshi Koyashiki
剛 小屋敷
Hironori Fukaya
浩則 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008306509A priority Critical patent/JP5381052B2/ja
Priority to US12/578,901 priority patent/US20100133659A1/en
Publication of JP2010129970A publication Critical patent/JP2010129970A/ja
Application granted granted Critical
Publication of JP5381052B2 publication Critical patent/JP5381052B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/16Composite materials, e.g. fibre reinforced
    • B23K2103/166Multilayered materials
    • B23K2103/172Multilayered materials wherein at least one of the layers is non-metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】配線層の数が増加してもダイシングに要する時間の増加を抑制することができる半導体装置及び半導体集積回路チップの製造方法を提供する。
【解決手段】チップ領域22及び23と、チップ領域22及び23の間に設けられたスクライブ領域21と、が設けられている。そして、スクライブ領域21内に、半導体基板1の表面からの距離が異なる金属膜11及び12が含まれ、金属膜11及び12の半導体基板1の表面に平行な方向における位置がずれている。
【選択図】図3

Description

本発明は、半導体装置及び半導体集積回路チップの製造方法に関する。
半導体装置を製造する際には、1枚の半導体基板を複数のチップ領域に区画しておき、チップ領域の内側に集積回路等を形成している。そして、集積回路等の形成後には、チップ領域同士の間に位置するスクライブ領域に沿ったダイシングを行って、複数のチップを得ている。そして、近年では、ダイシングの際に、レーザ光の照射によりスクライブ領域内に形成されている金属膜を起点とする爆発を生じさせることがある。なお、スクライブ領域内の金属膜は、主に化学機械的研磨(CMP:chemical mechanical polishing)の際に、研磨を均一に行うために形成されている。
ここで、従来のスクライブ領域の構成について説明する。図1(a)及び(b)は、従来のスクライブ領域の一例の構成を示す図である。なお、図1(b)は、図1(a)中のI−I線に沿った断面図である。この例では、チップ領域101とチップ領域102との間にスクライブ領域103が位置している。そして、スクライブ領域103内において、基板121上に絶縁膜122が形成され、その上に、スクライブ領域103と平行に延びる複数の金属膜111が形成されている。更に、絶縁膜122上に、金属膜111を覆う絶縁膜123が形成され、その上に、スクライブ領域103と平行に延びる複数の金属膜112が形成されている。更に、絶縁膜123上に、金属膜112を覆う絶縁膜124が形成されている。なお、金属膜112と金属膜111とは平面視で重なり合っている。これは、設計を容易にするためである。
図2(a)及び(b)は、従来のスクライブ領域の他の一例の構成を示す図である。なお、図2(b)は、図2(a)中のI−I線に沿った断面図である。この例では、スクライブ領域103内において、基板121上に絶縁膜122が形成され、その上に、島状の複数の金属膜113が形成されている。更に、絶縁膜122上に、金属膜113を覆う絶縁膜123が形成され、その上に、島状の複数の金属膜114が形成されている。更に、絶縁膜123上に、金属膜114を覆う絶縁膜124が形成されている。なお、金属膜114と金属膜113とは平面視で重なり合っている。これも、設計を容易にするためである。
このような従来の技術では、先ず、金属膜112又は114にレーザ光を照射して、その周辺において爆発を生じさせる。この結果、金属膜111又は113が上方から見えるようになる。次いで、金属膜111又は113にレーザ光を照射して、その周辺において爆発を生じさせる。
なお、チップ領域101及び103を構成する配線層が3層以上ある場合は、スクライブ領域103内の金属膜の層の数もそれに伴って増加するため、上記のようなレーザ光の照射を繰り返し行っている。
しかしながら、これらの従来技術では、配線層の数が増加するに連れ、レーザ光を照射する回数が増加してしまい、ダイシングに要する時間が長くなる。この結果、生産効率が低下してしまう。
特開2005−317866号公報 特開2004−221286号公報
本発明の目的は、配線層の数が増加してもダイシングに要する時間の増加を抑制することができる半導体装置及び半導体集積回路チップの製造方法を提供することにある。
半導体装置の一態様には、複数のチップ領域と、前記複数のチップ領域の間に設けられたスクライブ領域と、が設けられている。そして、前記スクライブ領域内に、基板の表面からの距離が異なる複数の金属膜が含まれ、前記複数の金属膜の前記基板の表面に平行な方向における位置がずれている。
半導体集積回路チップの製造方法の一態様では、上記半導体装置の前記複数の金属膜に対してレーザ光を同時に照射して前記複数の金属膜を爆発させる。
上記半導体装置等によれば、1回のレーザ光の照射で複数の金属膜がエネルギを吸収するため、配線層数の増加に伴うダイシングに要する時間の増加を抑制することができる。
以下、実施形態について添付の図面を参照しながら詳述する。
(第1の実施形態)
先ず、第1の実施形態について説明する。図3(a)及び(b)は、第1の実施形態に係る半導体装置を示す図である。なお、図3(b)は、図3(a)中のI−I線に沿った断面図である。
第1の実施形態に係る半導体装置は、平面視で縦横に延びる複数のスクライブ領域によって複数のチップ領域に区画されている。図3には、スクライブ領域21並びにこれを間に挟むチップ領域22及び23が図示されている。つまり、チップ領域22及び23の間にスクライブ領域21が設けられている。スクライブ領域21には、レーザ光の照射の走査が行われる予定の2つの走査領域が設定されている。レーザ光の照射スポットの直径は、例えば20μm〜40μm程度であり、走査領域の幅も20μm〜40μm程度である。また、スクライブ領域21の幅は50μm〜200μm程度である。
スクライブ領域21内においては、半導体基板1上に絶縁膜2が形成され、その上に、スクライブ領域21と平行に延びる複数の線状の金属膜11が形成されている。更に、絶縁膜2上に、金属膜11を覆う光透過絶縁膜3が形成され、その上に、スクライブ領域21と平行に延びる複数の線状の金属膜12が形成されている。つまり、複数の金属膜11及び12が縞状に配置されている。更に、光透過絶縁膜3上に、金属膜12を覆う光透過絶縁膜4が形成されている。光透過絶縁膜3及び4は、例えばシリコン酸化膜又はシリコン酸窒化膜等から構成されており、レーザ光を透過させる。金属膜11及び12は、例えばCu(銅)、Cu合金、Al(アルミニウム)又はAl合金等から構成されており、その幅は0.5μm〜5μm程度、その厚さは0.1μm〜2μm程度である。金属膜11同士の間隔及び金属膜12同士の間隔は0.1μm〜2μm程度である。光透過絶縁膜3の金属膜11上における厚さは0.1μm〜2μm程度である。
また、スクライブ領域21内において、金属膜12と金属膜11とが互いに平面視でずれた位置に配置されている。即ち、金属膜11及び12の半導体基板1の表面に平行な方向における位置がずれており、金属膜11及びそれよりも下方に位置する金属膜12の双方に、上方からレーザ光が到達する状態となっている。このため、後述のように、レーザ光を同時に金属膜11及び12に照射することができ、短時間でスクライブ領域21の多くの領域において爆発を生じさせることができる。
次に、第1の実施形態に係る半導体装置を用いた半導体集積回路チップの製造方法について説明する。図4(a)〜(c)は、半導体集積回路チップの製造方法を工程順に示す断面図である。なお、図4(a)〜(c)では、図3において半導体基板1上に設けられた絶縁膜2等の積層体を積層部10としている。
先ず、半導体基板1の裏面をテーブルに粘着テープ等を用いて貼り付ける。次いで、図4(a)に示すように、スクライブ領域21の縁から所定距離だけ内側の部分、即ち走査領域にレーザ光を照射し、スクライブ領域21が延びる方向に照射位置を移動させる。つまり、レーザ光照射の走査を行う。レーザ光の照射スポットの直径は、上記のように、例えば20μm〜40μm程度である。そして、スクライブ領域21の幅が90μmの場合、先ず、一方の縁から20μm〜30μm程度内側の部分でレーザ光照射の走査を行い、その後、他方の縁から20μm〜30μm程度内側の部分でレーザ光照射の走査を行う。この結果、レーザ光が照射された領域において、金属膜11及び12にエネルギが吸収され、この吸収量が所定値に到達すると、金属膜11及び12が爆発する。
金属膜11及び12が爆発すると、金属膜11及び12の周囲の絶縁膜2、光透過絶縁膜3及び光透過絶縁膜4も吹き飛ばされ、図4(b)に示すように、スクライブ領域21内において、積層部10に溝24が形成される。
次いで、溝24内に回転しているブレードを進入させ、図4(c)に示すように、そこから半導体基板1の切断を行う。
このようなレーザ光の照射及びブレードを用いた切断を行うことにより、スクライブ領域によって区画されていた複数のチップ領域が個片化され、複数の半導体集積回路チップが得られる。なお、このような方法は、後述の第2〜第6の実施形態にも適用できる。
このような第1の実施形態によれば、1回のレーザ光の照射により2層分の金属膜11及び12の爆発を生じさせることができるため、ダイシングに要する時間を短縮することができる。
(第2の実施形態)
次に、第2の実施形態について説明する。図5(a)及び(b)は、第2の実施形態に係る半導体装置を示す図である。なお、図5(b)は、図5(a)中のI−I線に沿った断面図である。
第2の実施形態に係る半導体装置も、第1の実施形態と同様に、平面視で縦横に延びる複数のスクライブ領域によって複数のチップ領域に区画されている。図5には、スクライブ領域21並びにこれを間に挟むチップ領域22及び23が図示されている。第2の実施形態では、第1の実施形態における金属膜11に代えて複数の矩形状の金属膜13が形成され、金属膜12に代えて複数の矩形状の金属膜14が島状に形成されている。金属膜13及び14は島状に設けられている。金属膜13及び14は、例えばCu、Cu合金、Al又はAl合金等から構成されており、その辺の長さは0.5μm〜5μm程度、その厚さは0.1μm〜2μm程度である。金属膜13同士の間隔及び金属膜14同士の間隔は、0.1μm〜2μm程度である。光透過絶縁膜3の金属膜13上における厚さは0.1μm〜2μm程度である。他の構成は第1の実施形態と同様である。
このような第2の実施形態によれば、第1の実施形態と同様の効果が得られる。また、金属膜13及び14が島状であるため、第1の実施形態と比較して、熱の逃げが少なく、爆発しやすい。
(第3の実施形態)
次に、第3の実施形態について説明する。図6(a)及び(b)は、第3の実施形態に係る半導体装置を示す図である。なお、図6(b)は、図6(a)中のI−I線に沿った断面図である。
第3の実施形態に係る半導体装置も、第1の実施形態と同様に、平面視で縦横に延びる複数のスクライブ領域によって複数のチップ領域に区画されている。図6には、スクライブ領域21及びチップ領域22が図示されている。なお、第1の実施形態と同様に、チップ領域23も設けられている。第3の実施形態では、光透過絶縁膜4上に、スクライブ領域21と平行に延びる複数の線状の金属膜15が形成されている。金属膜15も、金属膜11及び12と同様に、縞状に配置されている。更に、光透過絶縁膜4上に、金属膜15を覆う光透過絶縁膜5が形成されている。光透過絶縁膜5も、光透過絶縁膜3及び4と同様に、例えばシリコン酸化膜又はシリコン酸窒化膜等から構成されており、レーザ光を透過させる。金属膜15は、例えばCu、Cu合金、Al又はAl合金等から構成されており、その幅は0.5μm〜5μm程度、その厚さは0.1μm〜2μm程度である。金属膜11同士の間隔は0.1μm〜2μm程度であり、金属膜12同士の間隔は0.1μm〜2μm程度であり、金属膜15同士の間隔は0.1μm〜2μm程度である。光透過絶縁膜4の金属膜12上における厚さは0.1μm〜2μm程度である。なお、図6には、スクライブ領域21のチップ領域22側の部分を示しているが、チップ領域23側にも金属膜11、12及び15が設けられている。他の構成は第1の実施形態と同様である。
このような第3の実施形態によれば、1回のレーザ光の照射により3層分の金属膜11、12及び15の爆発を生じさせることができるため、ダイシングに要する時間を第1の実施形態よりも短縮することができる。
なお、金属膜11及び12に代えて金属膜13及び14が用いられ、金属膜15の形状が金属膜13及び14と同様の矩形状であって、金属膜15が島状に配置されていてもよい。
(第4の実施形態)
次に、第4の実施形態について説明する。図7(a)及び(b)は、第4の実施形態に係る半導体装置を示す図である。なお、図7(b)は、図7(a)中のI−I線に沿った断面図である。
第4の実施形態に係る半導体装置も、第1の実施形態と同様に、平面視で縦横に延びる複数のスクライブ領域によって複数のチップ領域に区画されている。図7には、スクライブ領域21並びにこれを間に挟むチップ領域22及び23が図示されている。第4の実施形態では、金属膜11及び12の幅が第1の実施形態よりも広くなっており、平面視で互いに重なり合う部分が存在する。そして、重なり合う部分同士を接続する導電性のプラグ31が設けられている。プラグ31は、例えばW(タングステン)、Al、Cu等の金属から構成されている。他の構成は第1の実施形態と同様である。
このような第4の実施形態によれば、第1の実施形態と同様の効果が得られる。また、金属膜11に照射されたレーザ光の一部が反射されても、反射後のレーザ光がプラグ31によっても吸収されるため、第1の実施形態よりもレーザ光の吸収効率を向上させることができる。
なお、金属膜11及び12に代えて矩形状の金属膜13及び14が用いられていてもよい。
(第5の実施形態)
次に、第5の実施形態について説明する。図8は、第5の実施形態に係る半導体装置を示す断面図である。図8は、図1(b)等と同様に、スクライブ領域21が延びる方向に直交する断面を示している。また、図6と同様に、図8には、スクライブ領域21及びチップ領域22が図示されているが、第1の実施形態と同様に、チップ領域23も設けられている。
第5の実施形態では、レーザ光の照射スポットの直径(例えば30μm程度)以下の幅(例えば25μm程度)の領域内に、図8に示すように、金属膜41〜48が互いに平面視でずれるようにして配置されている。金属膜41〜48の形状は、例えば、金属膜11、12及び15と同様の線状であり、スクライブ領域21と平行に延びている。なお、図8には、スクライブ領域21のチップ領域22側の部分を示しているが、チップ領域23側にも金属膜41〜48が設けられている。また、チップ領域22側及びチップ領域23側の夫々において、1個の金属膜41に対して、金属膜42〜48が2個ずつ設けられており、金属膜42〜48は平面視でこの順で金属膜41から離間するようにして配置されている。つまり、スクライブ領域21が延びる方向に直交する断面では、金属膜41〜48が「Vの字型」に配置されている。
また、スクライブ領域21内においては、半導体基板51上に絶縁膜52が形成され、その上に、金属膜41が形成されている。更に、絶縁膜52上に、金属膜41を覆う光透過絶縁膜53が形成され、その上に、金属膜42が形成されている。また、光透過絶縁膜53上に、金属膜42を覆う光透過絶縁膜54が形成されている。更に、光透過絶縁膜54上に金属膜43が形成され、また、光透過絶縁膜54上に金属膜43を覆う光透過絶縁膜55も形成されている。更に、光透過絶縁膜55上に金属膜44が形成され、また、光透過絶縁膜55上に金属膜44を覆う光透過絶縁膜56も形成されている。更に、光透過絶縁膜56上に金属膜45が形成され、また、光透過絶縁膜56上に金属膜45を覆う光透過絶縁膜57も形成されている。更に、光透過絶縁膜57上に金属膜46が形成され、また、光透過絶縁膜57上に金属膜46を覆う光透過絶縁膜58も形成されている。更に、光透過絶縁膜58上に金属膜47が形成され、また、光透過絶縁膜58上に金属膜47を覆う光透過絶縁膜59も形成されている。更に、光透過絶縁膜59上に金属膜48が形成され、また、光透過絶縁膜59上に金属膜48を覆う光透過絶縁膜60も形成されている。
金属膜41〜43は、例えばCuから構成されており、その幅は0.7μm程度、その厚さは0.3μm程度である。光透過絶縁膜53〜55は、例えばシリコン酸窒化膜から構成されており、レーザ光を透過させる。光透過絶縁膜53〜55の金属膜41〜43上における厚さは0.3μm程度である。金属膜44及び45は、例えばCuから構成されており、その幅は0.7μm程度、その厚さは0.5μm程度である。光透過絶縁膜56及び57は、例えばシリコン酸窒化膜から構成されており、レーザ光を透過させる。光透過絶縁膜56及び57の金属膜44及び45上における厚さは0.5μm程度である。金属膜46及び47は、例えばCuから構成されており、その幅は1μm程度、その厚さは1μm程度である。光透過絶縁膜58及び59は、例えばシリコン酸化膜から構成されており、レーザ光を透過させる。光透過絶縁膜58及び59の金属膜46及び47上における厚さは0.6μm程度である。金属膜48は、例えばAlから構成されており、その幅は2μm程度、その厚さは1μm程度である。光透過絶縁膜60は、例えばシリコン酸化膜から構成されており、レーザ光を透過させる。光透過絶縁膜60の金属膜48上における厚さは0.8μm程度である。
このような第5の実施形態によれば、1回のレーザ光の照射により8層分の金属膜41〜48の爆発を生じさせることができるため、ダイシングに要する時間をより一層短縮することができる。また、金属膜の数が多いほど、チップ領域22及び23へのレーザ光の漏れが生じにくくなるため、レーザ光の漏れに伴うクラック等のチップの損傷等を抑制することもできる。
なお、金属膜41〜47の形状が金属膜13及び14と同様の矩形状であって、島状に配置されていてもよい。
(第6の実施形態)
次に、第6の実施形態について説明する。図9は、第6の実施形態に係る半導体装置を示す断面図である。図9は、図1(b)等と同様に、スクライブ領域21が延びる方向に直交する断面を示している。また、図6と同様に、図9には、スクライブ領域21及びチップ領域22が図示されているが、第1の実施形態と同様に、チップ領域23も設けられている。
第6の実施形態では、第4の実施形態と同様に、金属膜41〜48の幅が第5の実施形態よりも広くなっており、平面視で互いに重なり合う部分が存在する。そして、重なり合う部分同士を接続する導電性のプラグ61が設けられている。プラグ61は、例えばW(タングステン)、Al、Cu等の金属から構成されている。他の構成は第5の実施形態と同様である。
このような第6の実施形態によれば、第5の実施形態と同様の効果が得られる。また、金属膜41〜48に照射されたレーザ光の一部が反射されても、反射後のレーザ光がプラグ61によっても吸収されるため、第5の実施形態よりもレーザ光の吸収効率を向上させることができる。
なお、第1〜第6の実施形態では、スクライブ領域21が延びる方向に対して直交する方向に、複数の層間で金属膜がずれて配置されているが、金属膜がずれる方向は特にこのような方向に限定されない。例えば、スクライブ領域21が延びる方向と平行にずれていてもよい。つまり、1回の照射により複数層の金属膜にレーザ光が照射されればよい。
また、スクライブ領域21内においては、光透過膜が絶縁膜である必要はない。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
複数のチップ領域と、
前記複数のチップ領域の間に設けられたスクライブ領域と、
を有し、
前記スクライブ領域内に、基板の表面からの距離が異なる複数の金属膜を含み、
前記複数の金属膜の前記基板の表面に平行な方向における位置がずれていることを特徴とする半導体装置。
(付記2)
前記複数の金属膜すべてが、前記スクライブ領域に沿ったダイシングの際に照射されるレーザ光のスポットの直径以下であることを特徴とする付記1に記載の半導体装置。
(付記3)
前記複数の金属膜は、前記スクライブ領域に平行に延びていることを特徴とする付記1又は2に記載の半導体装置。
(付記4)
前記複数の金属膜は、島状に配置されていることを特徴とする付記1又は2に記載の半導体装置。
(付記5)
前記スクライブ領域内に、前記複数の金属膜を覆い、レーザ光を透過させる光透過膜を含むことを特徴とする付記1乃至4のいずれか1項に記載の半導体装置。
(付記6)
前記スクライブ領域内に、前記複数の金属膜によって反射されたレーザ光を吸収する吸収部材を含むことを特徴とする付記1乃至5のいずれか1項に記載の半導体装置。
(付記7)
前記吸収部材は、前記複数の金属膜同士を電気的に接続するプラグを有することを特徴とする付記6に記載の半導体装置。
(付記8)
前記複数の金属膜は、
第1の金属膜と、
前記第1の金属膜よりも前記基板の表面からの距離が大きい第2及び第3の金属膜と、
を含み、
平面視で、前記第1の金属膜が、前記第2の金属膜と前記第3の金属膜との間に位置していることを特徴とする付記1乃至7のいずれか1項に記載の半導体装置。
(付記9)
前記複数の金属膜の少なくとも一部において、前記基板の表面に近い金属膜ほど、前記チップ領域から離間して配置されていることを特徴とする付記1乃至8のいずれか1項に記載の半導体装置。
(付記10)
前記スクライブ領域に、レーザ光の照射の走査が行われる予定の2つの走査領域が設定されており、
前記走査領域の各々に、前記複数の金属膜が個別に含まれていることを特徴とする付記1乃至9のいずれか1項に記載の半導体装置。
(付記11)
前記スクライブ領域に、レーザ光の照射の走査が行われる予定の2つの走査領域が設定されており、
前記走査領域の各々に、前記複数の金属膜が個別に含まれており、
前記走査領域の各々内において、
前記複数の金属膜は、
第1の金属膜と、
前記第1の金属膜よりも前記基板の表面からの距離が大きい第2及び第3の金属膜と、
を含み、
平面視で、前記チップ領域から離間する方向において、前記第1の金属膜が、前記第2の金属膜と前記第3の金属膜との間に位置していることを特徴とする付記1乃至7のいずれか1項に記載の半導体装置。
(付記12)
付記1乃至11のいずれか1項に記載の半導体装置の前記複数の金属膜に対してレーザ光を同時に照射して前記複数の金属膜を爆発させる工程を有することを特徴とする半導体集積回路チップの製造方法。
従来のスクライブ領域の一例の構成を示す図である。 従来のスクライブ領域の他の一例の構成を示す図である。 第1の実施形態に係る半導体装置を示す図である。 半導体集積回路チップの製造方法を工程順に示す断面図である。 第2の実施形態に係る半導体装置を示す図である。 第3の実施形態に係る半導体装置を示す図である。 第4の実施形態に係る半導体装置を示す図である。 第5の実施形態に係る半導体装置を示す断面図である。 第6の実施形態に係る半導体装置を示す断面図である。
符号の説明
1:半導体基板
2:絶縁膜
3〜5:光透過絶縁膜
10:積層部
11〜15:金属膜
21:スクライブ領域
22、23:チップ領域
31:プラグ
41〜48:金属膜
51:半導体基板
52:絶縁膜
53〜60:光透過絶縁膜
61:プラグ

Claims (10)

  1. 複数のチップ領域と、
    前記複数のチップ領域の間に設けられたスクライブ領域と、
    を有し、
    前記スクライブ領域内に、基板の表面からの距離が異なる複数の金属膜を含み、
    前記複数の金属膜の前記基板の表面に平行な方向における位置がずれていることを特徴とする半導体装置。
  2. 前記複数の金属膜すべてが、前記スクライブ領域に沿ったダイシングの際に照射されるレーザ光のスポットの直径以下であることを特徴とする請求項1に記載の半導体装置。
  3. 前記スクライブ領域内に、前記複数の金属膜を覆い、レーザ光を透過させる光透過膜を含むことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記スクライブ領域内に、前記複数の金属膜によって反射されたレーザ光を吸収する吸収部材を含むことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記吸収部材は、前記複数の金属膜同士を電気的に接続するプラグを有することを特徴とする請求項4に記載の半導体装置。
  6. 前記複数の金属膜は、
    第1の金属膜と、
    前記第1の金属膜よりも前記基板の表面からの距離が大きい第2及び第3の金属膜と、
    を含み、
    平面視で、前記第1の金属膜が、前記第2の金属膜と前記第3の金属膜との間に位置していることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  7. 前記複数の金属膜の少なくとも一部において、前記基板の表面に近い金属膜ほど、前記チップ領域から離間して配置されていることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
  8. 前記スクライブ領域に、レーザ光の照射の走査が行われる予定の2つの走査領域が設定されており、
    前記走査領域の各々に、前記複数の金属膜が個別に含まれていることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
  9. 前記スクライブ領域に、レーザ光の照射の走査が行われる予定の2つの走査領域が設定されており、
    前記走査領域の各々に、前記複数の金属膜が個別に含まれており、
    前記走査領域の各々内において、
    前記複数の金属膜は、
    第1の金属膜と、
    前記第1の金属膜よりも前記基板の表面からの距離が大きい第2及び第3の金属膜と、
    を含み、
    平面視で、前記チップ領域から離間する方向において、前記第1の金属膜が、前記第2の金属膜と前記第3の金属膜との間に位置していることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  10. 請求項1乃至9のいずれか1項に記載の半導体装置の前記複数の金属膜に対してレーザ光を同時に照射して前記複数の金属膜を爆発させる工程を有することを特徴とする半導体集積回路チップの製造方法。
JP2008306509A 2008-12-01 2008-12-01 半導体装置及び半導体集積回路チップの製造方法 Expired - Fee Related JP5381052B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008306509A JP5381052B2 (ja) 2008-12-01 2008-12-01 半導体装置及び半導体集積回路チップの製造方法
US12/578,901 US20100133659A1 (en) 2008-12-01 2009-10-14 Semiconductor device and method of manufacturing semiconductor integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306509A JP5381052B2 (ja) 2008-12-01 2008-12-01 半導体装置及び半導体集積回路チップの製造方法

Publications (2)

Publication Number Publication Date
JP2010129970A true JP2010129970A (ja) 2010-06-10
JP5381052B2 JP5381052B2 (ja) 2014-01-08

Family

ID=42222005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306509A Expired - Fee Related JP5381052B2 (ja) 2008-12-01 2008-12-01 半導体装置及び半導体集積回路チップの製造方法

Country Status (2)

Country Link
US (1) US20100133659A1 (ja)
JP (1) JP5381052B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013536080A (ja) * 2010-07-01 2013-09-19 サンパワー コーポレイション 高処理能力太陽電池アブレーションシステム
JP2014223677A (ja) * 2013-01-28 2014-12-04 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド 半導体基板に照射により溝付け加工を行う方法
JP2019057579A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置およびその製造方法
JP2020141070A (ja) * 2019-02-28 2020-09-03 三星ダイヤモンド工業株式会社 レーザーによる半導体基板上の被膜除去方法及び被膜除去装置
US11621193B2 (en) 2020-07-28 2023-04-04 Socionext Inc. Method for producing semiconductor device, semiconductor package, and method for producing semiconductor package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2762286B1 (en) * 2013-01-31 2015-07-01 ams AG Dicing method
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221286A (ja) * 2003-01-14 2004-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2006108489A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置の製造方法
JP2006198664A (ja) * 2005-01-21 2006-08-03 Disco Abrasive Syst Ltd レーザ加工方法
JP2007287780A (ja) * 2006-04-13 2007-11-01 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060022195A1 (en) * 2004-08-01 2006-02-02 Kun-Chih Wang Scribe line structure
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221286A (ja) * 2003-01-14 2004-08-05 Toshiba Corp 半導体装置及びその製造方法
JP2006108489A (ja) * 2004-10-07 2006-04-20 Toshiba Corp 半導体装置の製造方法
JP2006198664A (ja) * 2005-01-21 2006-08-03 Disco Abrasive Syst Ltd レーザ加工方法
JP2007287780A (ja) * 2006-04-13 2007-11-01 Toshiba Corp 半導体装置の製造方法及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013536080A (ja) * 2010-07-01 2013-09-19 サンパワー コーポレイション 高処理能力太陽電池アブレーションシステム
JP2014223677A (ja) * 2013-01-28 2014-12-04 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド 半導体基板に照射により溝付け加工を行う方法
JP2019057579A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置およびその製造方法
JP2020141070A (ja) * 2019-02-28 2020-09-03 三星ダイヤモンド工業株式会社 レーザーによる半導体基板上の被膜除去方法及び被膜除去装置
US11621193B2 (en) 2020-07-28 2023-04-04 Socionext Inc. Method for producing semiconductor device, semiconductor package, and method for producing semiconductor package
US11990373B2 (en) 2020-07-28 2024-05-21 Socionext Inc. Method for producing semiconductor device, semiconductor package, and method for producing semiconductor package

Also Published As

Publication number Publication date
JP5381052B2 (ja) 2014-01-08
US20100133659A1 (en) 2010-06-03

Similar Documents

Publication Publication Date Title
JP5381052B2 (ja) 半導体装置及び半導体集積回路チップの製造方法
US20180277456A1 (en) Semiconductor device manufacturing method and semiconductor device
JP4471852B2 (ja) 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP3795040B2 (ja) 半導体装置の製造方法
JP2006032419A (ja) ウエーハのレーザー加工方法
TWI719266B (zh) 中介載板的製造方法
JP2007287780A (ja) 半導体装置の製造方法及び半導体装置
JP6903532B2 (ja) 半導体装置およびその製造方法
JP2007048995A (ja) 半導体装置の製造方法
JP2014146829A (ja) 半導体チップおよび半導体装置
JP2006108489A (ja) 半導体装置の製造方法
JP2006261447A (ja) 半導体装置、及び、半導体装置の製造方法
TWI743244B (zh) 中介載板的製造方法
JP2021019180A (ja) 半導体装置およびその製造方法
JP5971171B2 (ja) 絶縁基板及びその製造方法、半導体装置
JP4449913B2 (ja) 半導体装置のトリミング方法
JP5855037B2 (ja) 半導体装置およびその製造方法
JP2008244207A (ja) 半導体装置
KR20120121729A (ko) 반도체 장치 및 그 제조방법
KR20120047516A (ko) 퓨즈를 구비한 반도체 장치 및 그 제조방법
JP2008244401A (ja) 半導体装置
KR20120067512A (ko) 반도체 장치의 퓨즈 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5381052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees