JP2010129794A

JP2010129794A - Ｔｃｐ構造体

Info

Publication number: JP2010129794A
Application number: JP2008303307A
Authority: JP
Inventors: Teppei Wakayasu; 哲平若安
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-11-28
Filing date: 2008-11-28
Publication date: 2010-06-10

Abstract

【課題】配線可能なリード数を減少させること無く、インナーリードの変形を防止し、インナーリードと半導体素子とを精度良く接続してデバイスホールに配置できるＴＣＰ構造体を提供する。
【解決手段】フィルム基材９に開けられたデバイスホール１に一端縁からその対面する他端縁へ橋渡しする繋ぎ片９ａが形成され、繋ぎ片９ａの両側縁からその対面するデバイスホール１の周縁へそれぞれインナーリード８が橋渡しされて二点で固定されているので、インナーリード８の位置精度が確保され、半導体素子２との接続精度を向上させてデバイスホール１へ配置が可能となる。
【選択図】図１

Description

本発明はパーソナルコンピュータ（ＰＣ）やテレビ等のディスプレイの通電に使用されるＴＣＰ構造体における半導体素子の実装技術に係り、特にインナーリードの実装精度の向上を図る構造に関する。

図４および図５は、一般的なＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）構造体（以下、ＴＣＰ構造体と称する場合がある。）を示すものであり、図４は上面図、図５は図４の要部拡大図である。

図４、図５において、１０１はデバイスホール、１０２は半導体素子、１０３は出力アウターリード、１０４は入力アウターリード、１０５は引き回し配線、１０６はソルダーレジスト、１０７はＴＣＰ構造体の全体、１０８はインナーリード、１０９はフィルム基材を各々示している。

図４、図５に示すＴＣＰ構造体１０７は、フィルム基材１０９にデバイスホール１０１が開口し、フィルム基材１０９の第１の主面には出力アウターリード１０３と入力アウターリード１０４とを相反する両端側に備えており、さらにデバイスホール１０１の内側へ突出するインナーリード１０８を有し、出力アウターリード１０３および入力アウターリード１０４とインナーリード１０８とを電気接続する引き回し配線１０５を有している。デバイスホール１０１へ配置する半導体素子１０２はデバイスホール１０１の内側へ突出したインナーリード１０８の接続面へバンプ等（図示せず）を介して実装されている。

この様な形態のインナーリード１０８は、半導体素子１０２が実装される前はフィルム基材１０９によって片持ちされた状態でデバイスホール１０１内側へ突出しているので、特に固定されていない構造と成る。

このため、デバイスホール１０１の内側へ突出したインナーリード１０８の先端部分が外的要因で変形する場合があり、半導体素子１０２の実装の際にバンプとの正確な位置精度を保てない恐れが有った。

この課題を解決する従来のＴＣＰ構造体としては、例えば特許文献１に記載するものがある。図６は、特許文献１に記載された従来のＴＣＰ構造体を示すものである。図６において、図５と同じ構成要素については同じ符号を用いてその説明を省略する。

図６において、インナーリード１０８がデバイスホール１０１の一端縁から対向する他端縁へ橋渡しするように延伸し、デバイスホール１０１の一端縁と他端縁との両側においてフィルム基材１０９の第１の主面に固定されている。即ち、デバイスホール１０１を横切る様にインナーリード１０８を橋渡しすることで、インナーリード１０８の位置精度を確保するものであった。

これによれば、バンプ（図示さず）等を介してインナーリード１０８の接続面へ半導体素子１０２を実装する際に、デバイスホール１０１への配置位置を正確に保つことが出来た。
特開平１１−４０６０５号公報

しかしながら、上記従来の構成では、インナーリード１０８がデバイスホール１０１を横切る形態なので、一本のインナーリード１０８がデバイスホール１０１の一端縁と対向する他端縁の２箇所においてデバイスホール１０１の周縁領域を占有すること成り、デバイスホール１０１の周縁領域に配置可能なインナーリード１０８の数が半減するとともに、インナーリード１０８から引き回し配線１０５を経て出力アウターリード１０３あるいは入力アウターリード１０４へ引き出し可能な配線の数が半減して配線密度が低くなる。

即ち、ＴＣＰ構造体として従来と同等の配線数を求める場合には大型化し、従来と同等のサイズに収める場合にはアウターリードの形成可能数が半減するという課題を有していた。

本発明は、上記従来の課題を解決するものであり、大型化やアウターリードの形成可能数を減らすこと無く、インナーリードの位置精度を確保でき、デバイスホールへ半導体素子を正確に実装可能なＴＣＰ構造体を提供することを目的とする。

上記従来の課題を解決するために、本発明のＴＣＰ構造体は、半導体素子を配置するためのデバイスホールが開口するフィルム基材と、前記フィルム基材の一方の主面に形成し、前記フィルム基材の相反する両端側に配置する出力アウターリードおよび入力アウターリードと、前記出力アウターリードおよび前記入力アウターリードの配列方向に沿って延伸し、前記デバイスホールの一端縁とその対向する他端縁とを橋渡しする前記フィルム基板の繋ぎ片部と、前記デバイスホールの一端縁および他端縁からそれぞれ対向する前記フィルム基板の繋ぎ片部へ橋渡して形成するインナーリードと、前記出力アウターリードと前記インナーリードとの間および前記入力アウターリードと前記インナーリードとの間を繋ぐ引き回し配線とを備えることを特徴とする。

以上のように、本発明のＴＣＰ構造体によれば、インナーリードはフィルム基材の繋ぎ片部とデバイスホールの周縁部とを橋渡して配置し、フィルム基材の繋ぎ片部とデバイスホールの周縁部との二点間で確実に固定して保持するので、変形や位置ずれを生じることが無く、且つ繋ぎ片部を中心として繋ぎ片部の両側にそれぞれインナーリードを配置可能であり、インナーリードの配置可能な数を減少させることが無く、出力アウターリードや入力アウターリード等のアウターリードの形成可能数を減らすことが無く、かつ大型化すること無く、インナーリードの位置精度を確保でき、デバイスホールへ半導体素子を正確に実装することが可能となる。

以下、本発明の実施の形態について図面を参照しながら説明する。図１〜図３は、本発明の実施の形態におけるＴＣＰ構造体を示すものであり、図１は上面図、図２は図１の要部拡大図、図３は図２のＡ−Ａ線に沿った矢視断面図である。

図１〜図３において、１はデバイスホール、２は半導体素子、３は出力アウターリード、４は入力アウターリード、５は引き回し配線、６はソルダーレジスト、７はＴＣＰ構造体、８はインナーリード、９はフィルム基材、９ａはフィルム基材の繋ぎ片部を各々示している。

図１〜図３に示すＴＣＰ構造体７は、半導体素子２と、半導体素子２を配置するための矩形のデバイスホール１が開口するポリイミド等から成る可撓性の絶縁性フィルム基材９と、絶縁性フィルム基材９の一方の主面、ここでは第１の主面に形成し、絶縁性フィルム基材９の相反する両端側に整列配置する複数の出力アウターリード３および複数の入力アウターリード４を有している。

デバイスホール１にはフィルム基板９の繋ぎ片部９ａが形成してあり、繋ぎ片部９ａは出力アウターリード３および入力アウターリード４の配列方向に沿って延伸し、デバイスホール１の一端縁とその対向する他端縁とを橋渡しする形状をなす。

フィルム基板９の第１の主面に形成する複数のインナーリード８がデバイスホール１の周縁に整列配置して、かつフィルム基板９の繋ぎ片部９ａの両側縁とその対面するデバイスホール１の周縁との間に渡って設けてある。つまり、インナーリード８はデバイスホール１の一端縁および他端縁からそれぞれ対向するフィルム基板９の繋ぎ片部９ａへ橋渡しした形状をなす。

フィルム基板９の第１の主面に形成する引き回し配線５が出力アウターリード３とインナーリード８との間および入力アウターリード４とインナーリード８との間を導通して設けてあり、繋ぎ片部９ａの両側から各々の対面するデバイスホール１の周縁へ橋渡しするインナーリード８から引き回し配線５を経て出力アウターリード３または入力アウターリード４へ配線してある。

デバイスホール１に配置する半導体素子２がフィルム基材９の他方の面、ここでは第２の主面側からバンプ１０を介してインナーリード８の接続面に実装してある。ＴＣＰ構造体７の表層はソルダーレジスト６が出力アウターリード３、入力アウターリード４およびインナーリード８の接続面を除く全ての面または一部の面を被覆しており、引き回し線５とインナーリード８の非接続部を保護して絶縁している。

以上の構成によれば、インナーリード８は繋ぎ片部９ａとデバイスホール１の周縁部とを橋渡して形成し、かつ繋ぎ片部９ａとデバイスホール１の周縁部との二点で確実に保持されるので、変形や位置ずれを生じること無く、且つ繋ぎ片部９ａの両側縁にそれぞれインナーリード８を配置可能であり、インナーリード８の配置可能な数を減少させる制限も生じることが無い。

よって、出力アウターリード３や入力アウターリード４であるアウターリードの形成可能数を減らすこと無く、かつ大型化すること無く、インナーリードの位置精度が確保でき、デバイスホール１へ半導体素子２を正確に実装することが可能となる。

なお、本実施の形態では、半導体素子２をフィルム基材９の他方の面より実装するものとして説明したがこれに限定されるものでは無く、半導体素子２は一方の面より実装することも可能である。その他、本発明の趣旨を逸脱しない範囲で変更実施が可能であることは言うまでもない。

上述した様なＴＣＰ構造体の製造方法は、例えば以下のものである。
パンチング工程
パンチング工程において、ポリイミド等から成る可撓性の絶縁性フィルム基材に金型でパンチングを施して、本発明の特徴の一つである繋ぎ片部を有する形状のデバイスホールを開けると共に該フィルム基材の外形を形成する。
ラミネート工程
パンチング工程の次に施されるラミネート工程において、銅等の金属箔をフィルム基材の一方の面のデバイスホールを含む全面にラミネートする。
レジストコート工程
ラミネート工程の次に施されるレジストコート工程において、金属箔の上全面に感光レジストを塗布してコートする。
露光／現像工程
レジストコート工程の次に施される露光／現像工程において、インナーリードと引き回し配線とアウターリードとから成る配線のパターンに対応するパターンに感光レジストに対してＵＶ光を当てて露光／現像する。
裏止め工程
露光／現像工程の次に施される裏止め工程において、フィルム基材の他方の面からデバイスホールを塞いで該デバイスホールに露出する金属箔を覆う耐エッチング性の裏止め樹脂を設ける。
エッチング剥離工程
裏止め工程の次に施されるエッチング剥離工程において、金属箔をパターン化させるエッチングの後に、残存する感光レジストと裏止め樹脂とを剥離する。
ソルダーレジスト印刷工程
エッチング剥離工程の次に施されるソルダーレジスト印刷工程において、フィルム基材の一方の面および配線パターンを選択的に覆うソルダーレジストを印刷する。
実装工程
ソルダーレジスト印刷工程の次に施される実装工程において、フィルム基材の他方の面から半導体素子をインナーリードへ実装してデバイスホールに配置する。

本発明は、ＴＣＰ構造体として有用であり、特に入出力アウターリードの配線数を多数化する場合や小型化が必要なものに適している。

本発明の実施の形態におけるＴＣＰ構造体の上面図本発明の実施の形態におけるＴＣＰ構造体の要部拡大図本発明の実施の形態におけるＴＣＰ構造体の断面図一般的なＴＣＰ構造体の上面図一般的なＴＣＰ構造体の要部拡大図従来のＴＣＰ構造体の要部拡大図

符号の説明

１、１０１デバイスホール
２、１０２半導体素子
３、１０３出力アウターリード
４、１０４入力アウターリード
５、１０５引き回し配線
６、１０６ソルダーレジスト
７、１０７ＴＣＰ構造体
８、１０８インナーリード
９、１０９フィルム基材
９ａ繋ぎ片部
１０バンプ

Claims

半導体素子を配置するためのデバイスホールが開口するフィルム基材と、前記フィルム基材の一方の主面に形成し、前記フィルム基材の相反する両端側に配置する出力アウターリードおよび入力アウターリードと、前記出力アウターリードおよび前記入力アウターリードの配列方向に沿って延伸し、前記デバイスホールの一端縁とその対向する他端縁とを橋渡しする前記フィルム基板の繋ぎ片部と、前記デバイスホールの一端縁および他端縁からそれぞれ対向する前記フィルム基板の繋ぎ片部へ橋渡して形成するインナーリードと、前記出力アウターリードと前記インナーリードとの間および前記入力アウターリードと前記インナーリードとの間を繋ぐ引き回し配線とを備えることを特徴とするＴＣＰ構造体。