JP2010103305A - 半導体用リードフレーム及びその製造方法 - Google Patents

半導体用リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2010103305A
JP2010103305A JP2008273298A JP2008273298A JP2010103305A JP 2010103305 A JP2010103305 A JP 2010103305A JP 2008273298 A JP2008273298 A JP 2008273298A JP 2008273298 A JP2008273298 A JP 2008273298A JP 2010103305 A JP2010103305 A JP 2010103305A
Authority
JP
Japan
Prior art keywords
metal layer
metal
lead frame
semiconductor
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008273298A
Other languages
English (en)
Inventor
Susumu Okikawa
進 沖川
Hiroki Nakanishi
寛紀 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2008273298A priority Critical patent/JP2010103305A/ja
Publication of JP2010103305A publication Critical patent/JP2010103305A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】インナーリードの強度を維持しつつ、インナーリード部分を薄くする要請に応えることのできる半導体用リードフレーム、及びその製造方法を提供する。
【解決手段】第1、第2の金属層21,22と、第1、第2の金属層21,22に挟まれたエッチングバリア層としての第3の金属層23とを有し、インナーリード部分のボンディング予定位置において、前記第1、第3の金属層21,23が除去されて、第2の金属層22の面がボンディングの面として露出され、前記第1の層21により、インナーリード部分のボンディング予定位置との間に所定範囲の間隔を開けて近接する位置まで、アウターリード側から延伸された延伸部が形成されている半導体用リードフレームである。
【選択図】図5

Description

本発明は、半導体用のリードフレーム及びその製造方法に関する。
半導体用のリードフレームは、一般的には図11に示すように、ダイパッド1、インナーリード2、アウターリード3、ダムバー4、及びフレーム5を含んで構成される。このダイパッド1には、半導体素子が搭載され、半導体素子からインナーリード2のダイパッド1側の端近傍にワイヤをボンディングすることとなっている。
一方、近年では半導体装置に対して、小型化と高性能化という両立困難な要請がますます増大している。そこで例えばQFP(Quad Flat Package)では、インナーリード2のピッチを狭めてこの要請に応えてきた。このようにピッチを狭小化したインナーリードは、例えば引用文献1に開示されているような、エッチング加工方法によって製造されている。
この引用文献1では、厚さ0.125〜0.15mm=125μm〜150μmの帯状銅板からなるリードフレーム素材の両面を洗浄し、レジストを両面に塗布し、所望のパターン版を用いて露光して現像処理を行う。
ここでレジストパターンは、インナーリードが配列される領域全体に及ぶ第1開口と、各インナーリード間の間隙となる第2開口とを含む。そして第1開口側から所定深さまでエッチングを行い、第1凹部を形成する。この第1凹部にエッチング抵抗層である絶縁性樹脂を塗布して第1凹部を埋め戻し、第2開口側から絶縁性樹脂に出会うまでエッチングを行う。
こうして第1凹部の形成によりインナーリードを薄肉に形成するとともに、微細加工を可能としている。
特開平10−116948号公報 特開平03−148856号公報
しかしながら、上記従来のリードフレームの製造方法等によって製造されるリードフレームでは、インナーリード部分の厚さの制御が困難で、インナーリードの狭ピッチ化を妨げていた。また、厚さを薄くすればするほど、強度が低下し、ボンディング時にインナーリード部の変形などの不具合を生じる場合がある。
また、特許文献2には、エッチングストップ層をサンドイッチ状に挟んだ三層構造のリードフレーム材を用い、表面にフォトレジスト膜を施して、リードフレーム材の両面に対してエッチングを行うことで、各側の金属を互いに独立したパターンに形成し、例えばエッチングストップ層の一方側の金属でリードフレームの母材を形成し、他方の金属層でICとの接続部を形成することが開示されている。しかし、この場合も、インナーリード部分は単層の金属で構成されているので、インナーリード部分を薄くすればするほど、強度が低下することに変わりはない。
本発明は上記実情に鑑みて為されたもので、インナーリードの強度を維持しつつ、インナーリード部分を薄くする要請に応えることのできる半導体用リードフレーム、及びその製造方法を提供することをその目的の一つとする。
上記従来例の問題点を解決するための本発明は、半導体用リードフレームであって、第1、第2の金属層と、当該第1、第2の金属層に挟まれたエッチングバリア層としての第3の金属層とを有し、インナーリード部分のボンディング予定位置において、前記第1、第3の金属層が除去されて、第2の金属層の面がボンディングの面として露出され、前記第1の層により、インナーリード部分のボンディング予定位置との間に所定範囲の間隔を開けて近接する位置まで、アウターリード側から延伸された延伸部が形成されているものである。
またここで、前記延伸部の先端が、前記ボンディング予定位置から2mm以内の範囲に近接するようにしてもよい。また、前記ボンディングの面として露出する第2の金属層の面は、圧延による平坦面であってもよい。
さらに、前記第1の金属層の厚さと、前記第2の金属層の厚さとの比が、1.5:1〜3.7:1であることとしてもよい。また、前記第1の金属層の厚さと、前記第2の金属層の厚さとの比が、1.5:1〜4:1であることとしてもよい。また、第1、第2、第3の金属層をクラッド技術によって積層した場合は、この比を1:1としてもよい。
また本発明の一態様に係る半導体用リードフレームの製造方法は、第1、第2の金属層と、前記第1、第2の金属層に挟まれたエッチングバリア層としての第3の金属層とを有する金属積層帯を用い、前記金属積層帯の第1の金属層側のインナーリードの形成予定領域に、塗布範囲が、インナーリードの全長より予め定めた長さだけ短くなるようフォトレジストを塗布する工程と、第2の金属層側のインナーリードの形成予定領域に、インナーリードの略全長に亘ってフォトレジストを塗布する工程と、前記第1、第2の金属層をエッチングする第1エッチング液を用い、第2の金属層側からエッチングする工程と、前記第2の金属層側のエッチングされた部分に樹脂を埋め込む工程と、前記第1の金属層側から、前記第1エッチング液を用いて、エッチングを行う工程と、フォトレジストと、埋め込まれた樹脂とを除去する工程と、第3の金属層を選択的にエッチングする第2エッチング液を用いて、第3の金属層を選択的にエッチングし、前記第1の金属層に対向する第2の金属層の面を露出させる工程と、を含む。
本発明によると、インナーリードの強度を維持しつつ、インナーリード部分を薄くし、狭ピッチ化する要請に応えることができる。
本発明の実施の形態について図面を参照しながら説明する。本発明の実施の形態に係る半導体用リードフレームは、次のようにして製造される。
図1は、本実施の形態の半導体用リードフレーム用素材を製造する装置の例を表す概略図である。この装置は、図1に例示するように、1ないし1×102Pa程度の気圧に制御された真空槽10と、第1の金属帯巻きだしリール11と、第2の金属帯巻きだしリール12と、第1の電気絶縁帯巻きだしリール13と、第2の電気絶縁帯巻きだしリール14と、圧着ロール15と、巻き取りリール16と、第1の低圧ガス槽17と、第2の低圧ガス槽18と、乾式成膜装置19と、を含んで構成される。
ここに、第1の金属帯巻きだしリール11と、第2の金属帯巻きだしリール12とには、それぞれ、厚さ70から150μm厚の第1の金属帯と、厚さ20から75μm厚の第2の金属帯とが巻回されている。なお、第1の金属層の厚さと、第2の金属層の厚さとの比が、略1.5:1〜略4:1となるよう各金属帯を調製しておく。
またこれら第1、第2の金属帯は、いずれも圧延成形された金属材料である。これらの金属材料は、例えば、銅(Cu)系素材(例えばCu-Fe-P、Fe(2.35mass%)-P(0.07mass%)-Zn(0.12mass%)-Cu(Bal.)などの合金)や、鉄(Fe)系素材(例えばFe-42%Ni、Fe-50%Niなどの合金)等である。
第1の金属帯巻きだしリール11から巻き出された第1の金属帯は、第1の低圧ガス槽17を通じて搬送される。また、第2金属帯巻きだしリール12から巻き出された第2の金属帯は、第2の低圧ガス槽18を通じて搬送され、乾式成膜装置19近傍に配された圧着ロール15において第1金属帯と接合される。また、このとき、第1、第2の金属帯の被接合表面とは反対側の面に、それぞれ第1の電気絶縁帯巻きだしリール13と、第2の電気絶縁帯巻きだしリール14とから巻き出された絶縁帯が圧着される。この絶縁帯は、フッ素樹脂、ポリイミド、ポリアミド、ポリカーボネートなどの樹脂シート材、またはロール紙、シリコンゴムシートなどでよい。
第1の低圧ガス槽17内は、Ar等の低圧ガス雰囲気にあり、その中を搬送される第1の金属帯の面のうち、第2の金属帯に対向する予定の面側に陽電極Pが設けられている。この陽電極Pは、数100Vから数kV程度の電位差を生じる電源の陽極側に接続される。またこの電源の陰極側は第1の金属帯巻きだしリール11から巻き出された第1の金属帯に接する。これにより第1の低圧ガス槽17内では、プラズマが発生し、第1の金属帯の被接合表面(第2の金属帯に対向する側の面)に、イオン化した低圧ガスが衝突することで、材料のごく薄い表面層を除去して、活性化(イオンエッチング処理)する。これにより第1の金属帯の被接合表面側が清浄化される。
第2の金属帯巻きだしリール12から巻き出された第2の金属帯も同様に、第2の低圧ガス槽18を通じて搬送される。この第2の低圧ガス槽18内も、またAr等の低圧ガス雰囲気にあり、その中を搬送される第2の金属帯の面のうち、第1の金属帯に対向する予定の面側に、陽電極Pが設けられる。そしてこの陽電極Pが数100Vから数kV程度の電位差を生じる電源の陽極側に接続される。この電源の陰極側は第2の金属帯巻きだしリール12から巻き出された第2の金属帯に接する。これにより第2の低圧ガス槽18内では、プラズマが発生し、第2の金属帯の被接合表面(第1の金属帯に対向する側の面)がイオンエッチング処理され、清浄化される。
これら互いの被接合表面が清浄化された第1、第2の金属帯は、乾式成膜装置19近傍の圧着ロール15を通過するとき、その被接合表面に第3の金属層が被着される。すなわち乾式成膜装置19は、乾式成膜法により、エッチングバリア層である第3の金属層を、第1、第2の金属帯の被接合表面側に形成する。この第3の金属層は、第1、第2の金属帯とはエッチング特性が異なるものであり、例えば、第1、第2の金属帯がCu系であれば、Ni、Ti、Ag、Sn等や、その合金を用い、Fe−Ni系であれば、Ti等や、その合金を用いる。
圧着ロール15は金属で形成されているため、イオンエッチングにおいて用いる電源の接地電位と、この圧着ロール15の電位とが異なれば、イオンエッチングの性能に影響する。そこでここでは、第1、第2の金属帯の圧着ロール15に接する側の面にそれぞれ第1の電気絶縁帯巻きだしリール13と、第2の電気絶縁帯巻きだしリール14とから巻き出された絶縁帯を圧着している。また、この絶縁帯は、被接合表面とは反対側の面に、第3の金属層が付着することを防止することにも寄与している。こうして圧着された後の金属積層帯は、巻き取りリール16に巻き取られる。
この金属積層帯は、その両面にある絶縁帯を剥離すると、図2に示すように第1の金属層21と、第2の金属層22と、これら第1、第2の金属層21,22に挟まれたエッチングバリア層としての第3の金属層23とを有したものとなっており、これにより本実施の形態の半導体用リードフレーム用素材が得られることとなる。ここで第1の金属層21と、第2の金属層22とはいずれも圧延により得られたものであり、この金属積層帯では、圧延面を対向させた状態となっている。
また、既に述べたように、第1、第2の金属層21,22は、圧延時に制御された厚みとなっており、ここでは、第1の金属層21の厚さt1と、第2の金属層22の厚さt2との比が、t1:t2=略1.5:1から略4:1となっている。具体的に第1の金属層21の厚さt1は、70から150μmであり、第2の金属層22の厚さt2は、20から75μmであるようになっている。また、金属積層帯全体の厚みは略200μm以下である。
なお、本実施の形態で用いる金属積層帯は、上述の方法で製造されるものに限られない。他の例の金属積層帯としては、広く知られたクラッド技術を用い、各金属の接合表面を活性化させてから、各金属を積層してロール圧延するなどして得られるクラッド材等がある。
次に、この金属積層帯を、エッチングに必要なサイズに切り出しておき、両面にフォトレジスト(例えば重クロム酸カリウムを感光剤としたポリビニルアルコールなど)を塗布し、リードフレームのパターンを露光して、両面のレジストの不要部分を除去する。
以下、エッチングプロセスにより、図3に例示するように、ダイパッド31、インナーリード32、アウターリード33、ダムバー34、及びフレーム35を含むリードフレームを形成する。このエッチングプロセスについて、図4を参照しつつ説明する。なお、図3では、説明のためにピン数が少ない例を示しているが、実際にはピン数が多く、各リードの幅及び間隔は狭められる。
本実施の形態の半導体用リードフレームでは、インナーリードの少なくとも一部において、第1の金属層21を全体的に除去した部分と、少なくとも部分的に残存させた部分とを形成する。本実施の形態のある態様では、インナーリードのダイパッド31側端部では第1の金属層21と、第3の金属層23とを除去し、第2の金属層22の面(第1の金属層21に対向していた面)を露出させている。この例では、第2の金属層22を露出させた部分にボンディング予定位置を定める。
そしてインナーリード32のアウターリード33側(フレーム側)の端部からこの第2の金属層22を露出させた部分までの間に、第1の金属層21を少なくとも部分的に残存させた領域(延伸部)が形成される。ここで第1の金属層21の延伸部は、第2の金属層22におけるボンディング予定位置に向うほど、幅方向に先細りに形成されてもよい。また先端部近傍では、厚さ方向にも薄くなって傾斜部が設けられてもよい。また、この第1の金属層21による延伸部の先端は、ボンディング予定位置より外側(フレーム側)に位置し、ボンディング予定位置との間に予め定めた距離の範囲内(たとえば2mm以内)の間隔を開けた位置まで近接する。
このように本実施の形態では、インナーリードのボンディング予定位置に対し、第1の金属層21が先細りつつも近接しているので、薄く形成したインナーリード32の先端部分(第2の金属層22が露出した部分)が補強されることとなる。
金属積層帯の、インナーリードの形成予定領域にフォトレジストMを塗布し、その塗布範囲が、インナーリードの全長より、別途定めた長さ(例えば2mm)だけ短くなるようフォトレジストMの不要部分を除去する。図4(a)は、第1の金属層21側からの平面視であり、フォトレジストMの不要部分を除去した後の状態を示す。
このフォトレジストMを除去する長さは、次のように定める。すなわち、制作者は予め、完成したリードフレームにおいて、第1の金属層21による補強の効果が所望の程度を達成するに十分なものとなるよう、ボンディング予定位置から第1の金属層21の先端部までの距離を定めておく(例えば略2mm以下とする)。そして、以下の製造工程によりインナーリードを形成したときに、ボンディング予定位置から第1の金属層21の先端部までの距離が、当該予め定めた距離以内となっているよう、実験的にフォトレジストMを除去する長さを定める。
一方、図4(b)は、第2の金属層22側からの平面視であり、インナーリードの形成予定領域において、インナーリードの略全長に亘ってフォトレジストMを残した状態を示す。残っているフォトレジストMの幅は、図4(a),(b)に示すいずれの場合も、略インナーリードの形成幅としておく。
図4(c)から(f)は、図4(a),(b)における破断面(c)における断面図であり、エッチングプロセスを示すものである。また、図4(g)から(j)は、図4(a),(b)における破断面(g)における断面図であり、エッチングプロセスを示すものである。
図4(c),(g)は、レジストの不要部分を除去した後の金属積層帯の断面である。ここで第2の金属層22側では、インナーリードとなるべき部分に隣接する、両側(インナーリードとインナーリードとの間の間隙となるべき部分)のレジストMが除去されている(A,B)。なお、図4(g)では、第1の金属層21側においても、インナーリードとなるべき部分の両側(インナーリードとインナーリードとの間の間隙となるべき部分)のレジストMが除去されている。
ここで第1、第2の金属層21,22をエッチングする第1エッチング液(例えば、液温50℃、比重46ボーメの塩化第二鉄溶液)を用い、例えばスプレー圧2から3kg/cm2にて、第2の金属層22側からエッチングする。これにより、第2の金属層22側の一部がエッチングにより除去されて、リード部分が形成される(図4(d),(h))。このエッチングは、第3の金属層23を超えて進行することはない。また、第2の金属層22においてフォトレジストが塗布された面側においてサイドエッチの影響が強く、第2の金属層22の第1の金属層21への接合面側からフォトレジストが塗布された面に向かうほど細る逆台形状に、インナーリードの断面が形成される。
ついで、第2の金属層22側のエッチングした部分に樹脂を埋め込む。これは、2から3kg/cm2のスプレー圧により、第3の金属層23が破壊されることを防止するためである。なお、樹脂は、フォトレジストも併せてカバーしてもよい。そして第1の金属層21側から、上述の第1エッチング液を用いて、スプレー圧2から3kg/cm2にてエッチングを行う。図4(a),(b)における(c)の断面では、インナーリードとなるべき部分を含めて第1の金属層21側のフォトレジストが除去されているので、インナーリードとなるべき部分に対応する第1の金属層21も除去される(図4(e))。
一方、図4(a),(b)における(g)の断面では、インナーリードとなるべき部分の第1の金属層21側のフォトレジストが除去されていないので、インナーリードとなるべき部分に対応する第1の金属層21も残存する(図4(h))。
次に、残存しているフォトレジストと、埋め込まれた樹脂を除去し、第3の金属層23をエッチングする。このエッチングでは、第3の金属層23を選択的にエッチングする第2エッチング液が用いられる。この第2エッチング液は、例えば第3の金属層23がTiである場合、
(1)20% 水酸化ナトリウム水溶液 400ml/l
(2)35% 過酸化水素水 400ml/l
(3)0.1mol EDTA(エチレンジアミン四酢酸:ethylenediaminetetraacetic acid) 200ml/l
を用いる。この第2エッチング液を用いて、室温の下、5分間エッチング処理する。
これにより、(c)の断面においては、第3の金属層23が選択的にエッチングされて除去され、図4の(f)に示すように、第1の金属層21側に接合されていた、第2の金属層22の圧延面を露出させる。この露出された面がワイヤボンディングを受ける面となる。また図4(j)に示す断面(図4(a),(b)における(g)の断面)においては、インナーリード間で、第1、第2の金属層21,22がともに除去され、第3の金属層23が露出している部分がエッチングされて、第1の金属層21と、第2の金属層22とで、第3の金属層23を挟んだインナーリード部分が形成される。
なお、図3におけるインナーリードの伸長方向に沿ってみると、図5(a)に断面を示し、図5(b)に斜視図を示すように、ボンディング予定位置を含む、インナーリードのチップ側の端部から、予め定めた範囲に亘ってフォトレジストが除去されていたために、第1の金属層21がエッチングされて除去されているが、フォトレジストが除去されていなかった部分(図5(a)において破線で示すMの部分)についても、サイドエッチの影響によって、部分的に第1の金属層21が除去される。そして、第1の金属層21は、インナーリードのフレーム側端部からボンディング予定位置に近接する位置まで残存して、延伸部を形成する。この延伸部は、ボンディングの際の所望の補強強度を達成するに十分な距離(例えば略2mm以下)まで、ボンディング予定位置に近接し、その先端では徐々に薄くなるようエッチングされて除去された状態となっている。また、この延伸部を形成する第1の金属層21は、ボンディング予定位置に向かって、インナーリードの幅方向にも先細る形状となっている。このように第1の金属層21の部の先端近傍を先細り形状としていることで、先細り形状としない場合に比べ、第1の金属層21が残存する肉厚部の端部がよりボンディング予定位置に近接することになる。
以上のようにして作製される本実施の形態の半導体用リードフレームは、エッチングにより作製を行っているので、図3に本実施の形態の半導体用リードフレームを平面視(第1の金属層21側からの視点)したものを例示したように、インナーリード32の間隔(L)は、100μから150μm、各インナーリード32の幅は、ワイヤボンディングを受ける面の広さが略60μm以上(従ってインナーリード32間の距離は、40から90μm以下)に加工できる。なお、ここではインナーリードを直線状に加工した例が示されているが、必ずしも直線でなくてもよく、屈曲部を有していてもよい。
ここで本実施の形態の半導体用リードフレームにおけるインナーリード32は、ダイパッド31側から順に、第2の金属層22の圧延面(エッチング前において第1の金属層21に対向していた側の面)が露出している範囲(A)と、この第2の金属層22の上に、第1の金属層21がボンディング予定位置(ダイパッド中心方向)に向けて先細り形状に残存している範囲(B)と、金属積層帯が残存している範囲(C)とを含む。
すなわち、ダイパッド31側の端部付近でインナーリード32を破断したときの断面は、図6(a)に例示するように、ワイヤボンディングを受ける側の幅w1と、ワイヤボンディングを受けない側の幅w2との関係は、w2<w1である。この端部からアウターリード33側へ移動しつつインナーリード32の断面を観測すると、ワイヤボンディングを受ける側の幅w1と、ワイヤボンディングを受けない側の幅w2とは漸増するが、依然としてw2<w1である(図6(b),(c))。なお、破断の位置は、図6(f)に概略を示している。図6(f)は、特定のインナーリード32の平面視したものである。ここではインナーリード32は直線状に延びているが、屈曲している場合も同様である。
この範囲(A)では、インナーリード32は、厚みが20から75μmの第2の金属層22が露出したものとなっている。この厚みは、圧延により成型された第2金属帯の厚みそのものであり、エッチングにより残存したものではないので、その幅w1側の面は圧延面がそのまま残存しており、かつ、範囲(A)において厚みは略一定に維持されている(図6(g))。
範囲(B)においてインナーリード32を破断したときの断面は、図6(d)に例示するように、第2の金属層22のワイヤボンディングを受ける側の面に、第1の金属層21が一部残存し、この一部残存した第1の金属層21と第2の金属層22とに挟まれて、第3の金属層23が残存した状態にある。
さらに、インナーリード32を、ダイパッド31の中心からより離隔した範囲(C)で破断すると、その断面は、図6(c)に例示するように、第2の金属層22のワイヤボンディングを受ける側の面に、第1の金属層21が残存し、この残存した第1の金属層21と第2の金属層22とに挟まれて、第3の金属層23が残存した状態にある。
本実施の形態では、上述の図6(f)の範囲(A)において、ワイヤボンディングが可能になっている。また、ワイヤボンディングが可能な範囲(A)においては、第2の金属層22であるCu系材料、またはFe系材料が20から75μmの厚み(エッチング前の第1の金属層21の約1/2ないし1/3の厚さ)に加工されているが、範囲(B)においては第1の金属層21が一部残存して、第2の金属層22の先端部の曲がりや振動を抑制する。
ここで、第2の金属層22を薄くしていることで、インナーリードの先端部がよりチップ側に近接できるようになっているのであるが、それに伴って第1の金属層21を厚くしすぎると、次のような問題が生じる。すなわち、第1の金属層21側からエッチングを行う際に、第1の金属層21が厚すぎると、フォトレジストによってマスクされていない側面が広くなり、この側面が第1エッチング液にさらされることとなって、サイドエッチの効果が大きくなりすぎる。つまり、第1の金属層21の残存部がボンディング予定位置から外側へ大きく後退してしまう。従って、第2の金属層22の薄さの物理的限界が、第1の金属層21の厚さに対してその1/4ほどである場合であるとしても、比較的好適な範囲は異なる。
そこでこの好適な範囲を定めるため、全体の厚さを0.125mmに維持しつつ、第1の金属層21の厚さt2を0.065mmから0.115mmまで、第2の金属層22の厚さt1を0.06mmから0.01mmまでそれぞれ0.01mmずつ変化させた原材料を用いて本実施の形態の半導体用リードフレームを製造し、チップダイの中心から、第1の金属層21の先細りの先端までの距離Rpと、チップダイの中心から、予定ボンディング位置までの距離Rbondと、予定ボンディング位置から第1の金属層21の先細りの先端までの距離の差Rp−Rbondとをそれぞれにおいて測定した。その結果を次に示す。
Figure 2010103305
この表において、t2/t1を横軸とし、チップダイの中心から、第1の金属層21の先細りの先端までの距離Rpと、チップダイの中心から、予定ボンディング位置までの距離Rbondと、予定ボンディング位置から第1の金属層21の先細りの先端までの距離の差Rp−Rbondとをグラフとして表したものが図7である。
図7に示すように、仮に、第1の金属層21による補強効果が十分となるRp−Rbondの距離の差が2mm以下であるとすると、第2の金属層22の厚さが、第1の金属層21の厚さの略1/9(厚さの比で9:1)より厚ければよい。しかしながら、ワイヤボンディングの都合(金線ワイヤ長の節約等の都合)からRbondを3.0mm以下とすると、第2の金属層22の厚さの上限は、略1/1.5(厚さの比で1.5:1)となる。
また、仮に、第1の金属層21による補強効果が十分となるRp−Rbondの距離の差が1mm以下であるとすると、第2の金属層22の厚さが、第1の金属層21の厚さの略1/3.7(厚さの比で3.7:1)より厚ければよい。この場合も上述と同様に、ワイヤボンディングの都合(金線ワイヤ長の節約等の都合)からRbondを3.0mm以下とすると、第2の金属層22の厚さの上限は、略1/1.5(厚さの比で1.5:1)となる。
すなわち、第1の金属層21と第2の金属層22との厚さの比は、厚さの物理的限界が、第1の金属層21の厚さt2:第2の金属層22の厚さt1=略1.5:1〜略4:1程度であり、また、Rp-Rbondの距離に基づいてより好適には、第1の金属層21の厚さt2:第2の金属層22の厚さt1=略1.5:1〜略3.7:1とすればよい。なお、第1、第2の金属層21,22に対するエッチング液の効果の程度は、各金属層の厚さの比によって定まるものであるが、全体の厚さ(金属積層帯全体の厚さ)の変化は、エッチング液の効果の程度に支配的に影響しない。従って、この比は、金属積層帯全体の厚さによって変化するものではない。
このように、エッチングによる微細加工が可能であるうえ、第1の金属層21がボンディング予定位置に向かって先細りつつも残存していることで、インナーリードの最薄部(範囲(A))が補強され、強度が維持される。すなわち、これよりインナーリードの強度を維持しつつ、インナーリード部分を薄くする要請に応えることができる。このため、本実施の形態の半導体用リードフレームでは、従来のものに比べ、インナーリードをチップダイの側へより延伸できる。なお、クラッド技術を用いて本実施の形態の半導体用リードフレーム用素材である金属積層帯を製造する場合は、製造時の塑性変形が、図1に例示した装置を用いる場合に比べて大きく、第1、第2の金属層21,22の厚さがアンバランスな状態ではクラッド材の平坦度が出しにくい可能性があることに配慮し、第1、第2の金属層21,22の厚さの比を略1:1としてもよい。
さらに、本実施の形態の半導体用リードフレームでは、アウターリード33側の端部からチップ側へ延伸された形状で残存する第1の金属層21が、最薄部における曲げや振動を抑制することで、チップにより近い側でワイヤボンディングが可能となり、Auワイヤ長やAuワイヤ径の縮小に繋がり、Auの節約はもとより、ボンディング時間の短縮、ボンダー能力の向上にも繋がる。また品質の面では、ワイヤ曲がりのトラブル軽減に繋がる。
具体的に、ワイヤボンディングは、図8に例示するように、キャピラリー41の先端部から突出するワイヤ先端を電気的トーチ(EFO)により球形とし(S1)、チップ側のボンディング位置に押圧しつつ熱を与えてワイヤをボール・ボンディング(Ball Bonding)し(S2)、次いで、ワイヤを吐出しつつインナーリード側のボンディング位置までキャピラリー41を移動し(S3)、インナーリードに押圧しつつ加熱してスティッチ・ボンディング(Stitch Bonding)を行う(S4)。ワイヤを予め定めた長さまで吐出させつつキャピラリー41を上昇させ(S5)、キャピラリー41の上部にあるクランパーでワイヤをクランプして、ボンディングの端部でワイヤを引きちぎる(S6)。
このステップS6において、インナーリードには上方に大きな力で引かれることとなる。従来、インナーリードは、いわばフレームで支持された片持ち梁となっており、50μm以下の厚さに加工されたインナーリードでは、ワイヤボンディング時の引っ張りに耐えることができず、インナーリードが曲げられ、接合されたセカンドボンディング部が剥きはがされて(ピーリングされて)しまうことがあった(図9(a):比較例)。しかし、本実施の形態の半導体用リードフレームでは、インナーリードが単なる片持ち梁ではなく、支持位置からボンディング位置の途中までに第1の金属層21による比較的厚みの大きい部位と、ボンディング位置にかけて厚みを減少させる部位とが形成されている(図9(b))。従って、ワイヤボンディング時の引っ張り力に対して曲げが抑制される。この第1の金属層21は、ボンディング位置より例えば1.0mm程度外側(フレーム側)まで残存していてもよい。
また、本実施の形態では、ボンディングを受ける面(第2の金属層22の面のうち、第1の金属層21に対向する側の面)が、圧延面となっており、エッチング面となっていないので、比較的平坦で、スティッチ・ボンディングに適した状態となっている。
従来(微細加工しない場合)では、図10(A)に側面視を例示するように、チップ側のボンディング位置から、インナーリード側のボンディング位置までの距離は比較的長距離であったが、本実施の形態の半導体用リードフレームを用いると、図10(B)に例示するように、インナーリードの端部をチップ側に、より近接させても、上述のようにボンディングにおける不具合も生じない。このため、チップ側のボンディング位置から、インナーリード側のボンディング位置までの距離を短くでき、ボンディングの際のキャピラリーの移動時間を短縮し、またボンディング材料である金線等の使用量を低減できる。さらにボンダーのテーブルの移動距離は短縮され、ボンディングスピードが向上し、生産性も向上する。
第1の金属層21、第2の金属層22にそれぞれFe−42%Niを用い、エッチングバリアである第3の金属層23にTiを用い、第1の金属層21を100μm、第2の金属層22を40μmに圧延して生成し、第1の金属層21、第3の金属層23、第2の金属層22をこの順に積層した金属積層帯を形成した。
この金属積層帯に、156ピン、ピン間距離100μmのインナーリードのパターンを含む、レジストパターンを形成し、液温50℃、比重46ボーメの塩化第二鉄溶液を第1エッチング液として用い、スプレー圧2から3kg/cm2にて、第2の金属層22側からエッチングした。これにより、第2の金属層22側の一部、インナーリードとならない部分を除去した。このエッチングは、第3の金属層23を超えて進行することはなく、第1の金属層21はエッチング処理前の状態となっていた。
ついで、第2の金属層22側のエッチングした部分に樹脂を埋め込んでから、第1の金属層21側から、第1エッチング液を用いて、スプレー圧2から3kg/cm2にてエッチングを行った。ここではインナーリードとなるべき部分を含めてフォトレジストを除去してあるので、インナーリードとなるべき部分に対応する第1の金属層21を含めて、第1の金属層21の一部が除去される。
インナーリードの長さ方向に沿った面では、図5(a)に示したように、第1の金属層21が、ボンディング予定位置から外周側へ所定距離だけ移動した位置より、ボンディング予定位置に向かって先細り、ボンディング予定位置より略1mmないし略2mmの距離にその先端が位置するようにエッチングされ、傾斜部が形成された状態となる。
次に、残存しているフォトレジストと、埋め込まれた樹脂を除去し、第3の金属層23をエッチングする。このエッチングでは、第3の金属層23を選択的にエッチングする第2エッチング液が用いられる。この第2エッチング液は、(1)20% 水酸化ナトリウム水溶液400ml/l、(2)35% 過酸化水素水400ml/l、及び(3)0.1mol EDTA(エチレンジアミン四酢酸:ethylenediaminetetraacetic acid)200ml/lを混合したものを用いた。この第2エッチング液を用いて、室温の下、5分間エッチング処理した。
これにより約2mm×2mmのチップの中心から4mm以上離れた場所では第1の金属層21が残存し、チップの中心から4mmから3mmの位置までにかけて第1の金属層21の厚さが減衰し、チップの中心から3mm未満の位置では、第1の金属層21が除かれ、第3の金属層23が剥離されて、第2の金属層22の圧延面を露出させたインナーリードを有する半導体用リードフレームが提供される。
この半導体用リードフレームにおいて、第2の金属層22の圧延面が露出された部分にAgメッキを施し、チップの中心から2mmの位置(チップ端部から約1mmの位置)をボンディング予定位置として、実際にボンディングを行うと、第1の金属層21による補強の効果により、インナーリードの端部側においても曲げなどが発生することがなく、実用可能なボンディング結果が得られた。
本発明の実施の形態に係る半導体用リードフレームの素材を製造する装置の例を表す概略構成図である。 本発明の実施の形態に係る半導体用リードフレームの素材となる金属積層帯の積層状態例を表す断面図である。 本発明の実施の形態に係る半導体用リードフレームの一例を表す平面図である。 本発明の実施の形態に係る半導体用リードフレームのインナーリードを形成するエッチング工程の例を表す説明図である。 本発明の実施の形態に係る半導体用リードフレームのインナーリードの例を表す断面図及び斜視図である。 本発明の実施の形態に係る半導体用リードフレームのインナーリードの各部の例を表す断面図である。 本発明の実施の形態に係る半導体用リードフレームを第1の金属層と第2の金属層との厚さの比を変化させつつ作製したときの各位置の例を表す説明図である。 本発明の実施の形態に係る半導体用リードフレームに対するワイヤボンディング処理の例を表す説明図である。 本発明の実施の形態に係る半導体用リードフレームのインナーリードへのボンディング結果例を比較例とともに示した説明図である。 本発明の実施の形態に係る半導体用リードフレームを用いた各種パッケージへの適用例を表す説明図である。 一般的な半導体用リードフレームの例を表す平面図である。
符号の説明
1,31 ダイパッド、2,32 インナーリード、3,33 アウターリード、4,34 ダムバー、5,35 フレーム、6 チップ、11 第1の金属帯巻きだしリール、12 第2の金属帯巻きだしリール、13 第1の電気絶縁帯巻きだしリール、14 第2の電気絶縁帯巻きだしリール、15 圧着ロール、16 巻き取りリール、17 第1の低圧ガス槽、18 第2の低圧ガス槽、19 乾式成膜装置、41 キャピラリー、51 絶縁材。

Claims (7)

  1. 第1、第2の金属層と、当該第1、第2の金属層に挟まれたエッチングバリア層としての第3の金属層とを有し、
    インナーリード部分のボンディング予定位置において、前記第1、第3の金属層が除去されて、第2の金属層の面がボンディングの面として露出され、
    前記第1の層により、インナーリード部分のボンディング予定位置との間に所定範囲の間隔を開けて近接する位置まで、アウターリード側から延伸された延伸部が形成されていることを特徴とする半導体用リードフレーム。
  2. 請求項1記載の半導体用リードフレームであって、
    前記延伸部の先端が、前記ボンディング予定位置から2mm以内の範囲に近接する半導体用リードフレーム。
  3. 請求項1または2記載の半導体用リードフレームであって、
    前記ボンディングの面として露出する第2の金属層の面は、圧延による平坦面である半導体用リードフレーム。
  4. 請求項1から3のいずれか一項に記載の半導体用リードフレームであって、
    前記第1の金属層の厚さと、前記第2の金属層の厚さとの比が1.5:1〜3.7:1である半導体用リードフレーム。
  5. 請求項1から3のいずれか一項に記載の半導体用リードフレームであって、
    前記第1の金属層の厚さと、前記第2の金属層の厚さとの比が1.5:1〜4:1である半導体用リードフレーム。
  6. 請求項1から3のいずれか一項に記載の半導体用リードフレームであって、
    前記第1、第2、第3の金属層が、クラッド技術により積層され、
    前記第1の金属層の厚さと、前記第2の金属層の厚さとの比が1:1である半導体用リードフレーム。
  7. 第1、第2の金属層と、前記第1、第2の金属層に挟まれたエッチングバリア層としての第3の金属層とを有する金属積層帯を用い、
    前記金属積層帯の第1の金属層側のインナーリードの形成予定領域に、塗布範囲が、インナーリードの全長より予め定めた長さだけ短くなるようフォトレジストを塗布する工程と、
    第2の金属層側のインナーリードの形成予定領域に、インナーリードの略全長に亘ってフォトレジストを塗布する工程と、
    前記第1、第2の金属層をエッチングする第1エッチング液を用い、第2の金属層側からエッチングする工程と、
    前記第2の金属層側のエッチングされた部分に樹脂を埋め込む工程と、
    前記第1の金属層側から、前記第1エッチング液を用いて、エッチングを行う工程と、
    フォトレジストと、埋め込まれた樹脂とを除去する工程と、
    第3の金属層を選択的にエッチングする第2エッチング液を用いて、第3の金属層を選択的にエッチングし、前記第1の金属層に対向する第2の金属層の面を露出させる工程と、
    を含む半導体用リードフレームの製造方法。
JP2008273298A 2008-10-23 2008-10-23 半導体用リードフレーム及びその製造方法 Pending JP2010103305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008273298A JP2010103305A (ja) 2008-10-23 2008-10-23 半導体用リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008273298A JP2010103305A (ja) 2008-10-23 2008-10-23 半導体用リードフレーム及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010103305A true JP2010103305A (ja) 2010-05-06

Family

ID=42293700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008273298A Pending JP2010103305A (ja) 2008-10-23 2008-10-23 半導体用リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010103305A (ja)

Similar Documents

Publication Publication Date Title
US8956919B2 (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
US8125062B2 (en) Lead frame, lead frame fabrication, and semiconductor device
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
WO2006009030A1 (ja) 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
JP2007141994A (ja) 両面電極パッケージ及びその製造方法
EP1119048B1 (en) Lead frame having bumps thereon and manufacturing method thereof
WO2006009029A1 (ja) 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
JP4670931B2 (ja) リードフレーム
JP3786339B2 (ja) 半導体装置の製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP4408009B2 (ja) 半導体装置用インターポーザの製造方法
JP2011211248A (ja) Qfn用金属積層板を用いたqfnの製造方法
JP2010263094A (ja) リードフレーム
JP4620584B2 (ja) 回路部材の製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2010103305A (ja) 半導体用リードフレーム及びその製造方法
JP2005223305A (ja) 樹脂封止型半導体装置およびその製造方法
JP4623622B2 (ja) 半導体パッケージ用クラッド材の製造方法および半導体パッケージの製造方法
JP6057285B2 (ja) 半導体素子搭載用基板
JP5299411B2 (ja) リードフレームの製造方法
JPH0997868A (ja) リードフレーム部材及びその製造方法
JP5105625B2 (ja) 半導体パッケージユニットの製造方法
JP4094611B2 (ja) 積層リードフレームの製造方法
CN117542817B (zh) 半导体封装结构及其制造方法
JP2012164936A (ja) 半導体装置の製造方法