JP2010103179A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010103179A
JP2010103179A JP2008271229A JP2008271229A JP2010103179A JP 2010103179 A JP2010103179 A JP 2010103179A JP 2008271229 A JP2008271229 A JP 2008271229A JP 2008271229 A JP2008271229 A JP 2008271229A JP 2010103179 A JP2010103179 A JP 2010103179A
Authority
JP
Japan
Prior art keywords
package substrate
surface side
holes
external terminals
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008271229A
Other languages
English (en)
Inventor
Masaji Ri
正次 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008271229A priority Critical patent/JP2010103179A/ja
Priority to US12/560,579 priority patent/US20100096752A1/en
Publication of JP2010103179A publication Critical patent/JP2010103179A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】外部端子がパッケージ基板から剥離し難いインターポーザ構造を提案する。
【解決手段】本発明の例に係る半導体装置は、パッケージ基板１と、パッケージ基板１の一面側にアレイ状に並んで配置される複数の第一の外部端子８Ａと、パッケージ基板１の一面側に複数の第一の外部端子８Ａから離れて配置される複数の第二の外部端子８Ｂとを備える。複数の第二の外部端子８Ｂの各々は、パッケージ基板１の一面側から他面側に貫通する第一及び第二のスルーホール７と、パッケージ基板１の一面側の第一及び第二のスルーホール７の間に配置される金属層８Ｂとから構成される。金属層８Ｂの端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側まで達する。
【選択図】図３

Description

本発明は、ＢＧＡ(Ball Grid Array)、ＬＧＡ(Land Grid Array)などのインターポーザに関する。
ＢＧＡ、ＬＧＡなどのインターポーザは、例えば、異なる機能を有する複数のチップを一つのパッケージ内に収めてＳＩＰ(System in Package)を構成する場合に使用される（例えば、特許文献１及び２を参照）。
インターポーザは、曲げや、衝撃などにより発生する応力に対して一定の信頼性を有しなければならないが、この信頼性を確保することが難しい。具体的には、信頼性試験で定められている一定の応力に対して、外部端子（例えば、半田ボール）がパッケージ基板から剥離するという不良モードが発生する。
しかし、このような不良モードに対しては、コストや規格（例えば、非特許文献１を参照）などの制限に起因して十分な対応がなされていないのが実情である。
即ち、前者に対しては、強度のあるパッケージ基板を用いることができない場合があり、後者に対しては、パッケージ基板と金属層との密着性が製造方法に依存するため、これを向上させることが難しい。
特開２００３−１４１４８５号公報 特開２００３−２６４２６０号公報 JEDEC STANDARD, Embedded MultiMedia Card (eMMC) Product Standard, Standard Capacity, JESD84-A41, June 2007, JEDEC SOLID STATE TECHNOLOGY ASSOCIATION
本発明は、外部端子がパッケージ基板から剥離し難いインターポーザ構造を提案する。
本発明の例に係る半導体装置は、パッケージ基板と、前記パッケージ基板の一面側にアレイ状に並んで配置される複数の第一の外部端子と、前記パッケージ基板の一面側に前記複数の第一の外部端子から離れて配置される複数の第二の外部端子とを備える。前記複数の第二の外部端子の各々は、前記パッケージ基板の一面側から他面側に貫通する第一及び第二のスルーホールと、前記パッケージ基板の一面側の前記第一及び第二のスルーホールの間に配置される金属層とから構成される。前記金属層の端部は、前記第一及び第二のスルーホールを経由して前記パッケージ基板の他面側まで達する。
本発明によれば、外部端子がパッケージ基板から剥離し難いインターポーザ構造を実現できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例に係る半導体装置は、まず、パッケージ基板の一面側に複数の外部端子がアレイ状に並んで配置されるＢＧＡ、ＬＧＡなどのインターポーザを対象とする。このようなインターポーザにおいては、パッケージ基板のサイズや、外部端子の位置などが規格（例えば、ＪＥＤＥＣ規格）により定められている。
例えば、ｅＭＭＣ (embedded Multi Media Card)においては、パッケージ基板の一面側にアレイ状に並んで配置される複数の第一の外部端子と、パッケージ基板の一面側に複数の第一の外部端子から離れて配置される複数の第二の外部端子とを備える。
本発明の例では、このようなインターポーザにおいて、複数の第一の外部端子及び複数の第二の外部端子をパッケージ基板から剥離し難くするために、複数の第二の外部端子について、アンカー構造 (anchor structure)を採用する。
アンカー構造とは、パッケージ基板の一面側に配置される外部端子としての金属層を、パッケージ基板に設けた少なくとも二つのスルーホールを介してパッケージ基板の他面側まで引き出し、外部端子をパッケージ基板に固定する構造のことである。
具体的には、複数の第二の外部端子の各々は、パッケージ基板の一面側から他面側に貫通する第一及び第二のスルーホールと、パッケージ基板の一面側の第一及び第二のスルーホールの間に配置される金属層とから構成され、金属層の端部は、第一及び第二のスルーホールを経由してパッケージ基板の他面側まで達する。
このようなアンカー構造によれば、パッケージ基板がハロゲンフリー基材などの脆い材料から構成される場合であっても、アンカー効果により、例えば、半田ボールがパッケージ基板の一部と共にパッケージ基板からもぎ取れることがない。また、パッケージ基板と金属層との密着性が悪くても、アンカー効果により、例えば、半田ボールが金属層と共にパッケージ基板から剥がれることはない。
従って、外部端子がパッケージ基板から剥離し難いインターポーザ構造を実現できる。
２． 実施形態
図１は、本発明の例に係わる半導体装置の断面図を示している。
この半導体装置は、例えば、ｅＭＭＣであり、パッケージ基板のサイズや、外部端子の位置などは、規格（例えば、ＪＥＤＥＣ規格）に基づいている。
パッケージ基板１は、例えば、ガラスエポキシ基板であり、ハロゲンを含まないハロゲンフリー基材である。パッケージ基板１は、単層であってもよいし、複層から構成されていてもよい。
パッケージ基板１の一面側には、アレイ状に並んで配置される複数の第一の半田ボール２と、パッケージ基板１の一面側に複数の第一の半田ボール２から離れて配置される複数の第二の半田ボール３とが配置される。
複数の第一の半田ボール２と複数の第二の半田ボール３の具体的なレイアウトは、図２に示すようになる。
パッケージ基板１の他面側には、複数の半導体チップが配置される。本例では、パッケージ基板１上に二つのメモリチップ（例えば、フラッシュメモリチップ）４が搭載され、二つのメモリチップ４上にコントローラチップ５が搭載される。
また、コントローラチップ５上にさらに電源チップを搭載してもよい。
パッケージ基板１の他面側のメモリチップ４及びコントローラチップ５は、樹脂層６により覆われる。
図３は、図１の半導体装置の外部端子の構造を示している。
パッケージ基板１の一面側には、アレイ状に並んで配置される複数の第一の外部端子８Ａと、パッケージ基板１の一面側に複数の第一の外部端子８Ａから離れて配置される複数の第二の外部端子８Ｂとが配置される。
複数の第一の外部端子８Ａ及び複数の第二の外部端子８Ｂは、金属層（例えば、銅箔）から構成される。また、複数の第一の外部端子８Ａ及び複数の第二の外部端子８Ｂからは、金属配線（例えば、銅配線）９が延びる。
複数の第二の外部端子８Ｂのうちの少なくとも二つは、パッケージ基板１の一面側から他面側に貫通する第一及び第二のスルーホール７と、パッケージ基板１の一面側の第一及び第二のスルーホールの間に配置される金属層とから構成される。その金属層の端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側まで達する。
複数の第二の外部端子８Ｂの一部又は全ては、インターフェイスとして実際に使用する使用端子であってもよいし、インターフェイスとして実際に使用しない未使用端子であってもよい。
図４は、図３のＸ−Ｘ線に沿う断面図を示している。
但し、図４では、図３に示されていない構成要素として、半田ボール３及び樹脂層１０をさらに示している。
この構造の特徴は、第二の外部端子（金属層）８Ｂがアンカー構造を有している点にある。即ち、パッケージ基板１に第一及び第二のスルーホール７が設けられ、パッケージ基板１の一面側の第一及び第二のスルーホールの間の第二の外部端子８Ｂの端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側まで達する。
第二の外部端子８Ｂの端部は、第一及び第二のスルーホール７を経由してパッケージ基板１の他面側で互いに結合される（端部の一部が結合され、他の一部が離れている場合を含む）。但し、図６に示すように、第二の外部端子８Ｂの端部は、パッケージ基板１の他面側で互いに結合していなくてもよい。
樹脂層１０は、パッケージ基板１の一面側及び他面側を覆い、第一及び第二のスルーホール７を満たす。また、樹脂層１０は、パッケージ基板１の一面側の第一及び第二のスルーホール７の間に開口部を有する。
樹脂層１０は、例えば、ソルダーレジストから構成される。
樹脂層１０の開口部に露出した第二の外部端子８Ｂには、半田ボール３が結合される。但し、図５及び図７に示すように、半田ボールはなくてもよい。
以上のように、本発明の例に係わるインターポーザ構造によれば、外部端子（金属層）にアンカー効果を持たせることにより、外部端子とパッケージ基板との密着性を向上させることができ、曲げや、衝撃などにより発生する応力に対して一定の信頼性を確保することができる。
３． 曲げ試験結果
本発明の例に係わる半導体装置のアンカー効果について説明する。
実施例は、図３及び図４の構造を有するインターポーザである。また、比較例として、図８及び図９に示す構造を有するインターポーザを用意する。
図９は、図８のＹ−Ｙ線に沿う断面図であるが、図９では、図８に示されていない構成要素として、半田ボール３及び樹脂層１０をさらに示している。
実施例と比較例において、複数の第一及び第二の外部端子８Ａ，８Ｂのレイアウト、及び、金属配線９のレイアウトは、同じである。両者の違いは、複数の第二の外部端子８Ｂの構造のみである。
即ち、実施例では、複数の第二の外部端子８Ｂのうちの８割以上を、二つのスルーホール７を有するアンカー構造とし、比較例では、複数の第二の外部端子８Ｂの全てを、スルーホールを有しない金属層のみの構造とする。
尚、図９において、１は、パッケージ基板、３は、半田ボール、８Ｂは、第二の外部端子（金属層）、１０は、樹脂層である。
アンカー効果は、曲げ試験により確認する。
曲げ試験は、例えば、試料（実施例／比較例）を、半田ボールを介してテストボードに固着し、この状態でテストボードに一定の衝撃を与えたときに半田ボールがテストボードから剥がれる割合を検証することにより行う。
図１０は、曲げ試験結果を示している。
試料数は、実施例及び比較例ともに１０００以上である。
実施例では、ほとんどの試料について半田ボールの剥離はない。半田ボールの剥離率（平均値）についても、０．５％と非常に小さな値となる。これに対し、比較例では、ほとんどの試料について半田ボールの剥離が発生する。半田ボールの剥離率（平均値）についても、２．８％と非常に大きな値となる。
このように、本発明の例に係わる半導体装置のアンカー効果は有効である。
４． 変形例
アンカー効果は、一つの外部端子に対して、少なくとも二つのスルーホールを対応させることにより発生する。また、少なくとも二つのスルーホールは、一つの外部端子に対して異なる方向に配置されていることが重要である。
即ち、従来の外部端子に対して一つのスルーホールが設けられる場合があるが、この場合には、本発明で期待するようなアンカー効果が得られない。これは、上述の曲げ試験結果からも明らかな事実である。
以上を考慮したうえで、本発明の例に係わる半導体装置の変形例を説明する。
まず、図１１の構造は、変形例のベースとなる実施形態に係わる構造である。即ち、二つのスルーホール７の間に外部端子（金属層）８Ｂが配置される。
次に、図１２の構造は、互いに一定距離だけ離れた三つのスルーホール７の間に外部端子（金属層）８Ｂが配置される点に特徴を有する。この構造において、三つのスルーホール７のうちの二つを選択した場合に、外部端子８Ｂは、その二つのスルーホールの間に配置されると解釈できるものとする。
次に、図１３の構造は、互いを結ぶ線が十字又は四角となるように四つのスルーホール７を設け、これらの間に外部端子（金属層）８Ｂが配置される点に特徴を有する。
アンカー効果は、図１１＜図１２＜図１３の順で大きくなると考えられるが、その反面、スルーホールの数も多くなる。従って、これらのうちどの構造を採用するかは、アンカー効果とパッケージ基板上のレイアウトとを考慮したうえで決定する。
次に、スルーホールの向きについての変形例を説明する。
図１４は、一つの外部端子に対して二つのスルーホールを対応させた場合に最大のアンカー効果を得るためのスルーホールの向きについて示している。
二つのスルーホールのうちの一つは、これらスルーホールの間の外部端子（金属層）８Ｂの中心点Ｏから最も近いパッケージ基板の一辺Ｅ１側に配置され、他の一つは、パッケージ基板の一辺Ｅ１側とは反対側に配置される。
即ち、外部端子８Ｂの中心点Ｏからパッケージ基板の一辺Ｅ１までの距離Ｄ１は、外部端子８Ｂの中心点Ｏからパッケージ基板の一辺Ｅ２までの距離Ｄ２よりも短い。この場合、二つのスルーホールのうちの一つは、パッケージ基板の一辺Ｅ１側に配置され、他の一つは、パッケージ基板の一辺Ｅ１側とは反対側に配置される。
ここで、パッケージ基板の一辺Ｅ１側とは、パッケージ基板の一辺Ｅ１に垂直な線Ｌ１に対して左右にそれぞれ４５°の位置に引かれた線Ｌ２からＬ３までのＥ１側の範囲Ｈ１内を意味する。
また、パッケージ基板の一辺Ｅ１側とは反対側とは、パッケージ基板の一辺Ｅ１に垂直な線Ｌ１に対して左右にそれぞれ４５°の位置に引かれた線Ｌ２からＬ３までのＥ１とは反対側の範囲Ｈ２内を意味する。
５． 適用例
本発明をｅＭＭＣに適用したときの例ついて説明する。
図１５は、ｅＭＭＣアーキテクチャを示している。
ｅＭＭＣは、フラッシュメモリとメモリコントローラとから構成される。電源電位Ｖｃｃは、メモリコントローラに与えられ、データは、ｅＭＭＣインターフェイスを介して入出力される。
図１６は、ｅＭＭＣ外部端子のレイアウトを示している。
アレイ状に並んで配置される複数の第一の外部端子は、使用端子と未使用端子とから構成される。複数の第一の外部端子から離れて配置される複数の第二の外部端子は、全て未使用端子である。
複数の第二の外部端子の全てが未使用のときは、これらについて本発明の構造を適用し易くなる効果がある。
また、本発明は、パッケージ基板が、ハロゲン系難燃剤を含まない基材（例えば、ハロゲンフリー基材）、又は、ハロゲン系難燃剤が少ない基材から構成される場合に有効である。また、アンチモン系難燃剤、リン系難燃剤、金属水酸化物系難燃剤、ホウ酸塩、錫酸亜鉛、Ｚｒ化合物などを難燃材として含む基材をパッケージ基板とする場合にも、本発明の効果は大きい。さらに、パッケージ基板が、アンチモン酸化物を多く含む基材、リン酸エステルなどを含む基材、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどを含む基材、ホウ酸塩、錫酸亜鉛、Ｚｒ化合物などを含む基材から構成される場合にも、本発明は有効である。
４． むすび
本発明によれば、外部端子がパッケージ基板から剥離し難いインターポーザ構造を実現できる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
本発明の例に係わる半導体装置を示す断面図。 半田ボールのレイアウトを示す平面図。 実施例としての外部端子のレイアウトを示す平面図。 図３のＸ−Ｘ線に沿う断面図。 図３のＸ−Ｘ線に沿う断面図。 図３のＸ−Ｘ線に沿う断面図。 図３のＸ−Ｘ線に沿う断面図。 比較例としての外部端子のレイアウトを示す平面図。 図８のＹ−Ｙ線に沿う断面図。 曲げ試験結果を示す図。 変形例を示す平面図。 変形例を示す平面図。 変形例を示す平面図。 二つのスルーホールの位置関係を示す平面図。 ｅＭＭＣアーキテクチャを示す図。 ｅＭＭＣ外部端子のレイアウトを示す図。
符号の説明
１： パッケージ基板、 ２： 第一の半田ボール、 ３： 第二の半田ボール、 ４： メモリチップ、 ５： コントローラチップ、 ６，１０： 樹脂層、 ７： スルーホール、 ８Ａ： 第一の外部端子、 ８Ｂ： 第二の外部端子、 ９： 金属配線。

Claims (5)

  1. パッケージ基板と、前記パッケージ基板の一面側にアレイ状に並んで配置される複数の第一の外部端子と、前記パッケージ基板の一面側に前記複数の第一の外部端子から離れて配置される複数の第二の外部端子とを具備し、前記複数の第二の外部端子の各々は、前記パッケージ基板の一面側から他面側に貫通する第一及び第二のスルーホールと、前記パッケージ基板の一面側の前記第一及び第二のスルーホールの間に配置される金属層とから構成され、前記金属層の端部は、前記第一及び第二のスルーホールを経由して前記パッケージ基板の他面側まで達することを特徴とする半導体装置。
  2. 前記第一のスルーホールは、前記第一及び第二のスルーホールの間の前記金属層の中心点から最も近い前記パッケージ基板の一辺側に配置され、前記第二のスルーホールは、前記パッケージ基板の一辺側とは反対側に配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属層の端部は、前記第一及び第二のスルーホールを経由して前記パッケージ基板の他面側で互いに結合されることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記パッケージ基板の一面側及び他面側の前記金属層を覆い、前記第一及び第二のスルーホールを満たす樹脂層をさらに具備することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記樹脂層は、前記パッケージ基板の一面側の前記第一及び第二のスルーホールの間に開口部を有することを特徴とする請求項４に記載の半導体装置。
JP2008271229A 2008-10-21 2008-10-21 半導体装置 Pending JP2010103179A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008271229A JP2010103179A (ja) 2008-10-21 2008-10-21 半導体装置
US12/560,579 US20100096752A1 (en) 2008-10-21 2009-09-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008271229A JP2010103179A (ja) 2008-10-21 2008-10-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2010103179A true JP2010103179A (ja) 2010-05-06

Family

ID=42107997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008271229A Pending JP2010103179A (ja) 2008-10-21 2008-10-21 半導体装置

Country Status (2)

Country Link
US (1) US20100096752A1 (ja)
JP (1) JP2010103179A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206453A (ja) * 2012-03-29 2013-10-07 Innodisk Corp 埋め込み型メモリモジュールおよびそれが挿設されるマザーボード
JP2018093230A (ja) * 2018-03-05 2018-06-14 東芝メモリ株式会社 ストレージ装置、及び電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8910310B2 (en) * 2012-05-17 2014-12-09 Silicon Motion, Inc. Embedded flash memory card and electronic device using the same, and engineering board for embedded flash memory card

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053185A (ja) * 1999-08-09 2001-02-23 Matsushita Electric Ind Co Ltd 半導体パッケージ
JP2007180255A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd プリント配線板および代替パッド

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218542B2 (ja) * 1991-07-02 2001-10-15 ジャパンゴアテックス株式会社 電子回路基板及び半導体チップキャリヤー用シート
FR2723257B1 (fr) * 1994-07-26 1997-01-24 Sgs Thomson Microelectronics Boitier bga de circuit integre
JPH0945805A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
US6365966B1 (en) * 2000-08-07 2002-04-02 Advanced Semiconductor Engineering, Inc. Stacked chip scale package
JP2003174249A (ja) * 2001-12-06 2003-06-20 Rohm Co Ltd 回路基板、およびこの回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053185A (ja) * 1999-08-09 2001-02-23 Matsushita Electric Ind Co Ltd 半導体パッケージ
JP2007180255A (ja) * 2005-12-28 2007-07-12 Oki Electric Ind Co Ltd プリント配線板および代替パッド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206453A (ja) * 2012-03-29 2013-10-07 Innodisk Corp 埋め込み型メモリモジュールおよびそれが挿設されるマザーボード
JP2018093230A (ja) * 2018-03-05 2018-06-14 東芝メモリ株式会社 ストレージ装置、及び電子機器

Also Published As

Publication number Publication date
US20100096752A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US7626254B2 (en) Semiconductor package using chip-embedded interposer substrate
US20110116246A1 (en) Printed circuit board having electro-component and manufacturing method thereof
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
JP2006351565A (ja) 積層型半導体パッケージ
JP2009004723A (ja) 貫通シリコンビアチップスタックパッケージ
JP2007266572A (ja) スタック型半導体パッケージ
JP2007281369A (ja) 半田接続部の形成方法、配線基板の製造方法、および半導体装置の製造方法
CN106206508B (zh) 封装板、制造封装板的方法和具有封装板的堆叠式封装件
JP2006196709A (ja) 半導体装置およびその製造方法
US20160035698A1 (en) Stack package
US10262930B2 (en) Interposer and method for manufacturing interposer
JP2009141169A (ja) 半導体装置
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
US20130200530A1 (en) Semiconductor Packages Including a Plurality of Stacked Semiconductor Chips
JP2010103179A (ja) 半導体装置
US8975742B2 (en) Printed wiring board
KR101167429B1 (ko) 반도체 패키지의 제조방법
US20160118371A1 (en) Semiconductor package
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529