JP2010101280A - 駆動回路内蔵圧電ポンプ及び駆動回路 - Google Patents

Abstract

【課題】ポンプ駆動時における騒音を低減するとともに、ハウジング内部に好適に収納可能な駆動回路の回路規模を維持することができる駆動回路内蔵圧電ポンプを提供すること
【解決手段】直流低電圧信号aから、ミクロ矩形波の集合体であり、時間軸方向に沿って分割された正弦波デジタル信号ｃを生成するデジタル信号生成部５２０は、正弦波デジタル信号ｃの周波数をＡ［Ｈｚ］とし、正弦波デジタル信号ｃの時間軸方向に沿った１周期あたりの分割数をＢとしたときに、１／（Ａ×Ｂ）で規定される階段周期Ｃ［ｓｅｃ］が５０以下となる分割数で、正弦波デジタル信号ｃを時間軸方向に沿って分割する。
【選択図】図５

Description

本発明は、駆動回路内蔵圧電ポンプ及び駆動回路に関する。

駆動回路内蔵圧電ポンプは、単一のハウジング内に、表裏の少なくとも一面にポンプ室を形成する圧電振動子と、この圧電振動子に高電圧駆動信号を印加して振動させることによりポンプ室内に液体を給排してポンプ作用を得る駆動回路を有する駆動基板とを収納したものである（特許文献１、２）。

高電圧駆動信号の信号波形はアナログ波形である理想的な正弦波であることが好ましいが、実際には理想正弦波の実現は難しく、電源で生成された直流低電圧信号を増幅した直流高電圧信号と、同じく電源で生成された直流低電圧信号をコンバート（ＤＡＣ）した正弦波デジタル信号を合成（昇圧）した擬似正弦波が用いられる。
特願２００７−１７５９０５号 特願２００８−１８３１４４号

しかしながら、図９に示すように、上記正弦波デジタル信号は、あくまでも微細なミクロ矩形波（デジタル出力）の集合体に過ぎず、理想的な正弦波（アナログ出力）とは厳密には異なる。このため可聴帯域である高調波成分が含まれ、圧電ポンプ駆動時には圧電振動子の振動による騒音（例えば、３０ｄＢＡ以上）が発生してしまう。この騒音は、理論的には、正弦波デジタル信号の時間軸方向に沿った分割数を増やす（ミクロ矩形波の刻み量を小さくする）ことにより、低減することができる。

その一方で、正弦波デジタル信号の時間軸方向に沿った分割数をむやみに増やすことは、駆動回路の回路規模が増大する等の諸問題を引き起こし、単一のハウジング内に駆動回路を収納できず、ＵＬ規格の取得及び安全上の観点等から好ましくない。具体的には、時間軸方向に沿った分割数（分解能）と駆動回路に設ける抵抗の数は比例関係にあり、例えば、時間軸方向に沿った分割数を倍増させると、それに応じて駆動回路中の抵抗数も倍増してしまう（分割数の増加と駆動回路の増大の関係については後で詳述する）。

このように、駆動回路内蔵圧電ポンプは、ポンプ駆動時における騒音を低減したいという要望と、ハウジング内部に好適に収納可能な駆動回路の回路規模を維持したいという要望の、内蔵型特有の２つの要望を有しており、従来の駆動回路内蔵圧電ポンプは、この２つの要望の双方に応えることができる構成という観点からは十分なものではなかった。

本発明は、上記の問題意識に基づいてなされたものであり、ポンプ駆動時における騒音を低減するとともに、ハウジング内部に好適に収納可能な駆動回路の回路規模を維持することができる駆動回路内蔵圧電ポンプを提供することを目的とする。

本発明者らは、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数、特に、この分割数と正弦波デジタル信号の周波数とにより導かれる「階段周期」に着目した鋭意研究の成果として、本発明をするに至った。

本明細書で「階段周期」とは、正弦波デジタル信号の周波数をＡ［Ｈｚ］とし、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数をＢとしたときに、１／（Ａ×Ｂ）で規定される数値Ｃ［μｓｅｃ］を意味する。階段周期Ｃ［μｓｅｃ］は、正弦波デジタル信号の時間軸方向に沿った分割間隔（分割ピッチ）と表現することもできるし、正弦波デジタル信号を構成するミクロ矩形波の刻み量と表現することもできる。

そして、本発明者は、ポンプ駆動時における騒音を飛躍的に低減でき、且つ適正な回路規模を維持できる階段周期を見出し、この階段周期を実現する駆動回路を設計した。具体的には、階段周期Ｃ［μｓｅｃ］を５０以下とすることが、騒音の問題と回路規模の問題に対して極めて有効であることが判明した。

即ち、本発明の駆動回路内蔵圧電ポンプは、単一のハウジング内に、表裏の少なくとも一面にポンプ室を形成する圧電振動子と、該圧電振動子に高電圧駆動信号を印加して振動させることにより上記ポンプ室内に液体を給排してポンプ作用を得る駆動回路を有する駆動基板とを収納した駆動回路内蔵圧電ポンプにおいて、上記駆動回路は、直流低電圧信号を生成する電源と、上記直流低電圧信号を増幅して直流高電圧信号を生成する増幅部と、上記直流低電圧信号から、ミクロ矩形波の集合体であり、時間軸方向に沿って分割された正弦波デジタル信号を生成するデジタル信号生成部と、上記直流高電圧信号と正弦波デジタル信号を合成（昇圧）して高電圧駆動信号を生成する高電圧制御部とを有し、上記デジタル信号生成部は、正弦波デジタル信号の周波数をＡ［Ｈｚ］とし、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数をＢとしたときに、１／（Ａ×Ｂ）で規定される階段周期Ｃ［ｓｅｃ］が５０以下となる分割数で、正弦波デジタル信号を時間軸方向に沿って分割することを特徴とする。

また、上記デジタル信号生成部は、正弦波デジタル信号の周波数Ａ［Ｈｚ］に応じて、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数Ｂを設定する分割数設定部と、該分割数設定部により設定された分割数Ｂに従って、直流低電圧信号を正弦波デジタル信号にＤＡ変換するＤＡＣ部とを有する。

本発明の駆動回路は、直流低電圧信号を生成する電源と、上記直流低電圧信号を増幅して直流高電圧信号を生成する増幅部と、上記直流低電圧信号から、ミクロ矩形波の集合体であり、時間軸方向に沿って分割された正弦波デジタル信号を生成するデジタル信号生成部と、上記直流高電圧信号と正弦波デジタル信号を合成して高電圧駆動信号を生成する高電圧制御部とを有し、上記デジタル信号生成部は、正弦波デジタル信号の周波数Ａ［Ｈｚ］に応じて、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数Ｂを設定する分割数設定部と、該分割数設定部により設定された分割数Ｂに従って、直流低電圧信号を正弦波デジタル信号にＤＡ変換するＤＡＣ部とを有する。

本発明によれば、デジタル信号生成部が、正弦波デジタル信号の周波数をＡ［Ｈｚ］とし、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数をＢとしたときに、１／（Ａ×Ｂ）で規定される階段周期Ｃ［ｓｅｃ］が５０以下となる分割数で、正弦波デジタル信号を時間軸方向に沿って分割するので、正弦波デジタル信号の高調波成分が除去されてポンプ駆動時の騒音を低減することができる一方、分割数増加に伴う回路規模の増大が抑制され駆動回路をハウジング内に好適に収納することができる。

図１〜図４は、本発明の一実施の形態に係る駆動回路内蔵圧電ポンプ（以下単に「圧電ポンプ」という）１００の構成を示す図である。

圧電ポンプ１００は、圧電振動子１０と、ハウジング２０と、駆動基板５０を備えている。ハウジング２０は、アッパハウジング２０Ａと、メインハウジング２０Ｂと、ロアハウジング２０Ｃからなり、メインハウジング２０Ｂには、アッパハウジング２０Ａ側に開口させて円形凹部４１が形成され、ロアハウジング２０Ｃ側に開口させて駆動基板収納凹部（以下単に「基板収納凹部」という）５１が形成されている（図２、図４）。円形凹部４１周縁には、Ｏリング収納環状溝４１ａが同心に形成されている。

圧電振動子１０は、円形の金属性シム（以下単に「シム」という）１１と、このシム１１の上面（アッパハウジング２０Ａ側の面）に設けられた円形の圧電体１２を有しており、圧電振動子１０とアッパハウジング２０Ａの間に大気室Ａが形成され、圧電振動子１０とメインハウジング２０Ｂの間にポンプ室Ｐが形成されている。尚、シム１１の上面と下面にそれぞれ圧電体を設けたバイモルフ型の圧電振動子とすることもできる。

シム１１は、厚さ３０μｍ〜３００μｍ程度のステンレス又は４２アロイ等からなる導電性金属板である。圧電体１２は、表裏両面に電極が形成された厚さ５０μｍ〜３００μｍ程度のチタン酸ジルコン酸鉛（ＰＺＴ：Ｐｂ（Ｚｒ,Ｔｉ）Ｏ₃）等からなり、その表裏方向に分極処理が施されている。圧電体１２の表裏面に高電圧駆動信号（交番電界）が与えられると、圧電体１２の一方の面が伸びて他方の面が縮むサイクルが繰り返され、シム１１（圧電振動子１０）が振動する。

圧電振動子１０には、圧電体１２の表面周縁部に、環状金属板１８に半径方向に突出させて一体形成された配線接続突起１８ｃに第１リード線１４が接続されている。また、シム１１に半径方向に突出させて一体に形成した配線接続突起１１ｃには、第２リード線１５が接続されている。

メインハウジング２０ＢのＯリング収納環状溝４１ａには、Ｏリング２７が挿入され、円形凹部４１内には、圧電振動子１０が挿入されている。そして、圧電振動子１０の周縁上にゴム製の環状ガイド２８を介在させてメインハウジング２０Ｂ上にアッパハウジング２０Ａを被せることにより、圧電振動子１０が液密に挟着支持されている。

メインハウジング２０Ｂには、円形凹部４１内に、圧電振動子１０（円形凹部４１）の平面中心に対する偏心対称位置に位置させて、吸入側液溜室４２と吐出側液溜室４３が形成されている。吸入側液溜室４２とポンプ室Ｐ、吐出側液溜室４３と大気室Ａの間にはそれぞれ、吸入側逆止弁３２と吐出側逆止弁３３が設けられている。また、メインハウジング２０Ｂには、吸入側液溜室４２と吐出側液溜室４３に連通する吸入ポート２４と吐出ポート２５が形成されている。

吸入側逆止弁３２は、吸入ポート２４からポンプ室Ｐへの流体流を許してその逆の流体流を許さない吸入側逆止弁であり、吐出側逆止弁３３は、ポンプ室Ｐから吐出ポート２５への流体流を許してその逆の流体流を許さない吸入側逆止弁である。逆止弁３２、３３は、同一の形態であり、流路に溶着固定される穴あき基板３２ａ、３３ａに、弾性材料からなるアンブレラ３２ｂ、３３ｂを装着してなっている（図２）。

メインハウジング２０Ｂには、円形凹部４１周囲の筒状部４４に、周方向位置を異ならせて、リード線収納溝４５、４６が形成されている（図３、４）。リード線収納溝４５、４６は、第１リード線１４と第２リード線１５を通すもので、通した状態でも十分な空気流通空間が確保できるように、大断面積が確保されている。

メインハウジング２０Ｂには、リード線収納溝４５、４６を介して、大気室Ａと基板収納凹部５１を連通させる大切欠（大気室通路、貫通穴）５２が形成されている（図３、４）。この大切欠５２の上面は、メインハウジング２０Ｂに被せたアッパハウジング２０Ａにより塞がれる。

メインハウジング２０Ｂには、基板収納凹部５１を外部に連通させる外部連通路（穴）５４が形成されている。この外部連通路（穴）５４には外部信号（直流電源Ｖｃｃ，ＧＮＤ、保護出力信号）用のリード線が突出される（図示なし）。なお、基板収納凹部５１は、大切欠５２とリード線収納溝４５、４６を介して大気室Ａに連通し、外部連通路５４を介して外部と連通している。このため、メインハウジング２０Ｂの基板収納凹部５１に駆動基板５０を嵌め、ロアハウジング２０Ｃで蓋をした状態でも、大気室Ａは外部と連通することとなる。即ち、圧電振動子１０が振動して大気室Ａの容積が縮小と拡大を繰り返しても圧力損失を生じず、圧電振動子１０の変位を損なうことは無い。

駆動基板５０上には、圧電振動子１０に高電圧駆動信号を印加して振動させることによりポンプ室Ｐ内に液体を給排してポンプ作用を得る駆動回路５３と、この駆動回路５３を接続するプリント配線（図示せず）が形成されている。リード線収納溝４５、４６を介して大気室Ａ（円形凹部４１）の外に導かれた第１リード線１４と第２リード線１５は、駆動基板５０に接続されている。

次に、本発明の特徴部分である圧電振動子１０の駆動回路５３の構成及びその駆動制御について説明する。

図５は、本発明の一実施の形態に係る駆動回路５３の構成を示すブロック図である。駆動回路５３は、電源５００と、増幅部５１０と、デジタル信号生成部５２０と、高電圧制御部５３０とを有している。

電源５００は、例えば５Ｖの安定した直流低電圧信号（以下単に「低電圧信号」という）ａを生成し、増幅部５１０とデジタル信号生成部５２０に出力する。

増幅部５１０は、電源５００から入力した低電圧信号ａを昇圧して、例えば２００Ｖの直流高電圧信号（以下単に「高電圧信号」という）ｂに増幅し、高電圧制御部５３０に出力する。

デジタル信号生成部５２０は、電源５００から入力した低電圧信号ａから、ミクロ矩形波の集合体であり、時間軸方向に沿って分割された正弦波デジタル信号ｃを生成し、高電圧制御部５３０に出力する。即ち、デジタル信号生成部５２０は、時間軸方向に沿って電圧値が一定のデジタル信号（低電圧信号ａ）を、時間軸方向に沿って電圧値が階段状に変化する離散アナログ信号（正弦波デジタル信号ｃ）にデジタル−アナログ変換（ＤＡＣ）している。

高電圧制御部５３０は、増幅部５１０から入力した高電圧信号ｂと、デジタル信号生成部５２０から入力した正弦波デジタル信号ｃを合成（昇圧）して、圧電振動子１０を駆動可能なレベルの擬似正弦波である高電圧駆動信号ｄを生成し、圧電振動子１０に出力する。これにより、圧電振動子１０が振動し、圧電ポンプ１００にポンプ作用が与えられる。

ここで、低電圧信号ａから正弦波デジタル信号ｃを生成（ＤＡＣ）するデジタル信号生成部５２０の構成及び動作について、図６も参照して説明する。図６は、デジタル信号生成部５２０で生成される正弦波デジタル信号ｃの波形、特に時間軸方向に沿った分割状態を示す図である。図６の信号波形は、正弦波デジタル信号ｃの周波数が６０Ｈｚ（１周期が１６.７［ｍｓｅｃ］）である場合を例示している。

デジタル信号生成部５２０は、正弦波デジタル信号ｃの周波数（駆動周波数）をＡ［Ｈｚ］とし、正弦波デジタル信号ｃの時間軸方向に沿った１周期あたりの分割数をＢとしたときに、１／（Ａ×Ｂ）で規定される階段周期Ｃ［μｓｅｃ］が５０以下となる分割数で、正弦波デジタル信号ｃを時間軸方向に沿って分割している。この階段周期Ｃ［μｓｅｃ］は、正弦波デジタル信号ｃの時間軸方向に沿った分割間隔（階段状の電圧変化に対応する時間軸の刻み）と表現することもできる。

具体的には、デジタル信号生成部５２０は、正弦波デジタル信号ｃの周波数Ａ［Ｈｚ］に応じて、正弦波デジタル信号ｃの時間軸方向に沿った１周期あたりの分割数Ｂを設定する分割数設定部５２１と、この分割数設定部５２１により設定された分割数に従って、低電圧信号ａを正弦波デジタル信号ｃにＤＡ変換するＤＡＣ部５２２とを有している。

図６の例において、デジタル信号生成部５２０は、正弦波デジタル信号ｃを、その時間軸方向に沿った１周期あたりの総分割数を５１２として分割している。つまり、分割数設定部５２１が、正弦波デジタル信号ｃの周波数Ａである６０［Ｈｚ］に応じて、正弦波デジタル信号ｃの時間軸方向に沿った１周期あたりの分割数Ｂを５１２に設定し、続いてＤＡＣ部５２２が、この分割数５１２に従って、低電圧信号ａを正弦波デジタル信号ｃにデジタル−アナログ変換する。その結果、正弦波デジタル信号ｃの階段周期は、１／（Ａ×Ｂ）＝１／（６０［Ｈｚ］×５１２）＝３２.６［μｓｅｃ］となっており、５０以下の条件を満たしている。

図７は、正弦波デジタル信号ｃの周波数（駆動周波数）Ａ［Ｈｚ］及び１周期あたりの分割数Ｂと、階段周期Ｃ［μｓｅｃ］との関係を示す図である。図７では、駆動周波数Ａ［Ｈｚ］を、１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、４００の１１通りで刻み、分割数Ｂを２５６、５１２、１０２４の３通りで刻んだ場合の計３３通りの階段周期Ｃ［μｓｅｃ］を例示している。

本発明者らは、階段周期Ｃ［μｓｅｃ］を５０以下とすることにより（図７の網掛領域Ｘとすることにより）、ポンプ駆動時における騒音を飛躍的に低減できることを見出した。階段周期Ｃは正弦波デジタル信号ｃの駆動周波数に依存して変動するので、階段周期Ｃを設定するためには、駆動周波数に応じて正弦波デジタル信号ｃの時間軸方向に沿った分割数を変える必要がある。そこで、デジタル信号生成部５２０（分割数設定部５２１）により、階段周期［μｓｅｃ］が５０以下となるような分割数で、正弦波デジタル信号ｃを時間軸方向に沿って分割するのである。

そして、この５０［μｓｅｃ］以下という階段周期は、ポンプ駆動時における騒音値にとって臨界的な意義を持つ。この臨界的な意義について、図８を用いて説明する。

図８は、正弦波デジタル信号ｃの階段周波数とポンプ駆動時における騒音値の相関を示す図である。図８も、図６と同様に正弦波デジタル信号ｃの周波数が６０Ｈｚである場合を例示している。横軸の階段周波数［ｋＨｚ］は、階段周期Ｃ［μｓｅｃ］の逆数であり、階段周期Ｃが５０［μｓｅｃ］の場合の階段周波数は、１／５０［μｓｅｃ］で規定される２０［ｋＨｚ］である。

図８に明らかなように、階段周期Ｃが６５.１［μｓｅｃ］の場合に対応する階段周波数１５［ｋＨｚ］付近においては、４０［ｄＢＡ］を超える騒音が発生しているのに対し、階段周期Ｃが５０［μｓｅｃ］の場合に対応する階段周波数２０［ｋＨｚ］付近において、２５［ｄＢＡ］程度にまで騒音が急激に低減している。従って、騒音低減という観点からの正弦波デジタル信号ｃの時間軸方向に沿った分割数の目安として、５０［μｓｅｃ］の階段周期Ｃが極めて有効であるといえる。

その一方で、単にポンプ駆動時の騒音を低減するだけならば、正弦波デジタル信号ｃの時間軸方向に沿った分割数を増やす（階段周期Ｃを細かくする）ことで対応可能とも考えられる。しかし、分割数の増加は直接的に駆動回路の回路規模の増大につながるので、単一のハウジング内に駆動回路を収納できず、ＵＬ規格の取得及び安全上の観点等から好ましくない。分割数の増加が駆動回路の回路規模の増大を引き起こす要因は、主として以下の３つである。

１．駆動回路に設ける抵抗の数
時間軸方向に沿った分割数を倍増させると、電圧軸方向の分割数も倍増し、それに応じて駆動回路中の抵抗数も倍増してしまう。

２．駆動回路に設けるアナログスイッチの数
駆動回路には、上記１．の駆動回路中の抵抗数が倍増すると、相応にアナログスイッチも倍増してしまう。分割抵抗とほぼ同サイズのアナログスイッチを設ける必要がある。

３．抵抗のサイズ
時間軸方向に沿った分割数を倍増させるため、電圧軸方向に沿った分割抵抗サイズを半分とすると、抵抗のサイズはほぼ１.５倍になる。

以上の要因を考慮して、正弦波デジタル信号を時間軸方向に５１２分割、電圧軸方向に２００分割する場合と４００分割する場合の駆動回路の回路規模を比較する。２００分割の場合における駆動回路の回路規模を１とすると、４００分割の場合における駆動回路の回路規模は、抵抗数増分（４００／２００）×アナログスイッチ数増分（４００／２００）×抵抗サイズ増分（１.５）＝６となり、粗計算で約６倍の回路規模増大を招くことになる。

また、正弦波デジタル信号を時間軸方向に５１２分割、電圧軸方向に２００分割する場合と８００分割する場合の駆動回路の回路規模を比較する。２００分割の場合における駆動回路の回路規模を１とすると、８００分割の場合における駆動回路の回路規模は、抵抗数増分（８００／２００）×アナログスイッチ数増分（８００／２００）×抵抗サイズ増分（１.５×１.５）＝３６となり、粗計算で約３６倍の回路規模増大を招くことになる。

このように、正弦波デジタル信号の時間軸方向に沿った分割数の増加は、加算的ではなく乗算的に駆動回路の増大に影響してくる。

デジタル信号生成部５２０（ＤＡＣ部５２２）は電圧軸方向２００分割で駆動回路５３内の約１／５０程度のサイズを占めるとすると、２００分割から４００分割に増やすと１.１倍に、２００分割から８００分割に増やすと１.７倍に駆動回路５３の回路規模が増大してしまう。また、時間軸方向の分割数を増やすと製造面でもスイッチ回数が増加し、配線ピッチへの影響、抵抗精度の弊害、回路の発熱等の問題も生じる。

時間軸方向に沿った分割数は、正弦波デジタル信号の駆動周波数に応じて設定されるものではあるが、これらの状況から、分割数は１０２４分割を上限とする範囲内で設定することが好ましい。

以上説明したように、本実施の形態による駆動回路内蔵圧電ポンプ１００によれば、正弦波デジタル信号の高調波成分が適度に除去されてポンプ駆動時の騒音を低減することができる一方、分割数増加に伴う回路規模の増大が抑制され駆動回路をハウジング内に好適に収納することができる。即ち、従来の駆動回路内蔵圧電ポンプが有していた、ポンプ駆動時の騒音低減と駆動回路規模の増大抑制という、ある種のパラドックス的な問題を解消することができる。なお、本実施の形態では分割数設定部５２１とＤＡＣ部５２２を別ブロックとして説明しているが、これらを一体化して分割数が設定されたデジタル信号生成部を回路構成することも可能である。

（Ａ）本発明の一実施の形態に係る駆動回路内蔵圧電ポンプを示す平面図である。（Ｂ）本発明の一実施の形態に係る駆動回路内蔵圧電ポンプを示す背面図である。 図１（Ａ）、（Ｂ）のＩ−Ｉ線に沿う断面図である。 図１（Ａ）、（Ｂ）のＩＩ−ＩＩ線に沿う断面図である。 本発明の一実施の形態に係る駆動回路内蔵圧電ポンプを示す概略斜視図である。 本発明の一実施の形態に係る駆動回路の構成を示すブロック図である。 図５のデジタル信号生成部で生成される正弦波デジタル信号の時間軸成分の分割状態を示す図である。 正弦波デジタル信号の周波数（駆動周波数）及び１周期あたりの分割数と階段周期との関係を示す図である。 正弦波デジタル信号の階段周波数（階段周期）とポンプ駆動時における騒音値の相関を示す図である。 正弦波デジタル信号をなすミクロ矩形波の集合体を示す図である。

符号の説明

１０ 圧電振動子
２０ ハウジング
５０ 駆動基板
５３ 駆動回路
１００ 駆動回路内蔵圧電ポンプ
５００ 電源
５１０ 増幅部
５２０ デジタル信号生成部
５２１ 分割数設定部
５２２ ＤＡＣ部
５３０ 高電圧制御部
ａ 直流低電圧信号
ｂ 直流高電圧信号
ｃ 正弦波デジタル信号
ｄ 高電圧駆動信号

Claims (3)

1. 単一のハウジング内に、表裏の少なくとも一面にポンプ室を形成する圧電振動子と、該圧電振動子に高電圧駆動信号を印加して振動させることにより上記ポンプ室内に液体を給排してポンプ作用を得る駆動回路を有する駆動基板とを収納した駆動回路内蔵圧電ポンプにおいて、
   上記駆動回路は、
   直流低電圧信号を生成する電源と、
   上記直流低電圧信号を増幅して直流高電圧信号を生成する増幅部と、
   上記直流低電圧信号から、ミクロ矩形波の集合体であり、時間軸方向に沿って分割された正弦波デジタル信号を生成するデジタル信号生成部と、
   上記直流高電圧信号と正弦波デジタル信号を合成して高電圧駆動信号を生成する高電圧制御部とを有し、
   上記デジタル信号生成部は、正弦波デジタル信号の周波数をＡ［Ｈｚ］とし、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数をＢとしたときに、１／（Ａ×Ｂ）で規定される階段周期Ｃ［ｓｅｃ］が５０以下となる分割数で、正弦波デジタル信号を時間軸方向に沿って分割する、
   ことを特徴とする駆動回路内蔵圧電ポンプ。
2. 請求項１記載の駆動回路内蔵圧電ポンプであって、
   上記デジタル信号生成部は、正弦波デジタル信号の周波数Ａ［Ｈｚ］に応じて、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数Ｂを設定する分割数設定部と、該分割数設定部により設定された分割数Ｂに従って、直流低電圧信号を正弦波デジタル信号にＤＡ変換するＤＡＣ部とを有する駆動回路内蔵圧電ポンプ。
3. 直流低電圧信号を生成する電源と、
   上記直流低電圧信号を増幅して直流高電圧信号を生成する増幅部と、
   上記直流低電圧信号から、ミクロ矩形波の集合体であり、時間軸方向に沿って分割された正弦波デジタル信号を生成するデジタル信号生成部と、
   上記直流高電圧信号と正弦波デジタル信号を合成して高電圧駆動信号を生成する高電圧制御部とを有し、
   上記デジタル信号生成部は、正弦波デジタル信号の周波数Ａ［Ｈｚ］に応じて、正弦波デジタル信号の時間軸方向に沿った１周期あたりの分割数Ｂを設定する分割数設定部と、該分割数設定部により設定された分割数Ｂに従って、直流低電圧信号を正弦波デジタル信号にＤＡ変換するＤＡＣ部とを有する駆動回路。

Images