JP2010093888A - 電源装置 - Google Patents

Abstract

【課題】コンバータの出力電圧であるバス電圧を上昇させる必要がなく、かつ、大容量のキャパシタに対応するための特別な放充電回路も必要なく、さらに、キャパシタの能力を生かしたエネルギーの供給が可能な電源装置を提供する。
【解決手段】コンバータ２とインバータ３との間のＤＣバスから昇降圧チョッパ１１によって電気二重層キャパシタ１０を切り離す。昇降圧チョッパ１１は、ＤＣバスとは関係なく電気二重層キャパシタ１０の電圧を制御する。具体的には、負荷電流Ｉｒが定格電流の５０％以上のときに、バス電圧Ｖｂｕｓがバス電圧指令Ｖｂｕｓ＊になるように、また、電流センサ３０からの負荷電流Ｉｒが定格電流の５０％よりも小さいときに、キャパシタ電圧Ｖｃａｐがキャパシタ電圧指令Ｖｃａｐ＊になるように、電気二重層キャパシタ１０の電気エネルギーを蓄積及び放出することにより制御する。
【選択図】図１

Description

本発明は、力行及び回生を行う負荷に対してエネルギーを供給する電源装置に関する。

従来、慣性負荷が加速及び減速して対象物を加工成形するプレス機械等の設備において、慣性負荷を加減速させるためのエネルギーを供給する電源装置が知られている。この電源装置は、電源回生コンバータやコンデンサ等を設けることにより、負荷側で発生する回生エネルギーを有効活用するようにしている。すなわち、慣性負荷が減速運転する回生時に回生エネルギーを蓄積し、慣性負荷が加速運転する力行時に、その蓄積したエネルギーを使用する。

図９は、従来の電源装置の構成を示すブロック図である。この従来の電源装置は、力行時にエネルギーを負荷１０４へ供給し、回生時に負荷１０４からの回生エネルギーを蓄積するものであり、ＡＣ電源１０１、コンバータ１０２、キャパシタ（電気二重層キャパシタ）１０３、インバータ１０５、負荷制御器１０６及び電源制御器１０７を備えている。

コンバータ１０２は、電源制御器１０７からの制御により、ＡＣ電源１０１から供給される交流電力を直流電力に変換する。キャパシタ１０３は、コンバータ１０２からの直流電力を蓄積し、力行時には蓄積したエネルギーを、インバータ１０５を介して負荷１０４へ供給し、回生時には回生エネルギーを、負荷１０４からインバータ１０５を介して蓄積する。インバータ１０５は、負荷制御器１０６からの制御により、コンバータ１０２及びキャパシタ１０３からの直流電力を、電圧及び周波数を制御した交流電力に変換して負荷１０４へ供給する。また、負荷１０４からの回生エネルギーをキャパシタ１０３に蓄積する。

このように構成された電源装置において、電源制御器１０７は、負荷状態に応じて負荷１０４の力行駆動電力量または負荷１０４からの回生電力量を予測し、キャパシタ１０３の充電量を制御するための設定電圧を決定する。そして、キャパシタ１０３の電圧が設定電圧よりも小さいときには、ＡＣ電源１０１からの電力供給運転を行わせ、キャパシタ１０３の電圧が設定電圧よりも大きいときには、電力回生運転を行わせる。これにより、負荷の運転条件に応じて、キャパシタ１０３に蓄えておく電力量を適正に制御することができる。

この電源装置には、一般に、コンバータ１０２とインバータ１０５との間のＤＣバスに、電気エネルギーが蓄積されるキャパシタ１０３が挿入されている。このキャパシタ１０３によって、力行時に負荷が要求する瞬間的な電気エネルギーが補われる。

特開２００６−２３８５２０号公報

ところで、前述した電源装置のように、コンバータとインバータとの間のＤＣバスに電気二重層キャパシタが挿入された電源装置では、電気二重層キャパシタの一個のセルの耐圧が低いから、バス電圧に相当する耐圧になるまで複数のセルを直列接続する必要があるため、多くのセルが必要となる。また、電気二重層キャパシタを構成するセルの種類が少ないことから、複数のセルで構成する場合、要求される電気エネルギーに見合った容量とすることが困難である。このため、電気二重層キャパシタは、要求される電気エネルギーに対して必要以上に大容量となり、大規模かつ高価なものになってしまうという問題があった。さらに、大容量の電気二重層キャパシタに対応するため、特別な放充電回路（電気二重層キャパシタに直接に接続される大容量の抵抗、及び、当該抵抗を使用するか否かを決定するスイッチ）が必要となるという問題もあった。

また、このような電源装置では、電気二重層キャパシタがＤＣバスに直結しているから、電気二重層キャパシタの電圧は、コンバータの設定電圧値から元電源であるＡＣ電源によるほぼピーク電圧値までスイングするに過ぎず、電気二重層キャパシタの最大電圧に近い電圧値から最小電圧に近い電圧値までフルスイングすることができない。すなわち、力行時には電気二重層キャパシタに蓄積された電気エネルギーを十分に放出し、回生時には十分な放出に見合った電気エネルギーを蓄積するようなフルスイングを行うことができない。このため、電気二重層キャパシタの能力を生かした電気エネルギーの供給を行うことができないという問題があった。

また、このような電源装置では、力行時に電気二重層キャパシタから電気エネルギーを供給するために、コンバータを制御してバス電圧を上昇させ、十分な電気エネルギーを電気二重層キャパシタに蓄積しておく必要がある。このため、発生ノイズの大きいコンバータを用いる必要があった。

そこで、本発明の目的は、コンバータによってバス電圧を上昇させる必要がなく、かつ、大容量のキャパシタに対応するための特別な放充電回路も必要なく、さらに、キャパシタの能力を生かしたエネルギーの供給が可能な電源装置を提供することにある。

上記目的を達成するために、本発明による電源装置は、負荷へエネルギーを供給する電源装置において、元電源となる入力交流電源から供給される交流電圧を直流電圧に変換する交流直流変換手段と、前記交流直流変換手段により出力された直流電圧を交流電圧に変換し、前記負荷へエネルギーを供給する直流交流変換手段と、前記交流直流変換手段により出力された直流電圧のエネルギーを蓄積し、前記蓄積したエネルギーを負荷へ放出するキャパシタと、前記交流直流変換手段と直流交流変換手段との間の直流バスと、前記キャパシタとの間に接続され、前記負荷が大きいときは、前記直流バスの電圧が所定の直流バス電圧指令になるように制御し、前記負荷が小さいときは、前記キャパシタの電圧が所定のキャパシタ電圧指令になるように制御し、前記制御を切換えて前記キャパシタのエネルギーを蓄積及び放出する昇降圧チョッパと、を備えたことを特徴とする。

また、本発明による電源装置は、さらに、前記昇降圧チョッパを動作させるゲート信号生成手段を備え、前記昇降圧チョッパが、前記直流バスの電圧及びキャパシタの電圧を昇圧するための昇圧用トランジスタ及び降圧するための降圧用トランジスタを有し、前記ゲート信号生成手段が、前記直流バス電圧指令または前記キャパシタ電圧指令に基づいてゲート信号を生成し、前記ゲート信号を昇圧用トンランジスタまたは降圧用トランジスタのうちのいずれか一方のトランジスタに出力する、ことを特徴とする。

また、本発明による電源装置は、前記ゲート信号生成手段が、前記直流バスを流れる負荷電流が所定の値以上の場合、前記直流バス電圧指令に基づいたゲート信号を生成し、前記負荷電流が所定の値よりも小さい場合、前記キャパシタ電圧指令に基づいたゲート信号を生成する、ことを特徴とする。

また、本発明による電源装置は、前記直流バス電圧指令を、前記入力交流電源による交流直流変換手段のピーク電圧よりも高い値に設定された指令とする、ことを特徴とする。

また、本発明による電源装置は、前記キャパシタ電圧指令を、前記キャパシタにおいて蓄積可能な電気エネルギーの半分に相当する電圧値に設定された指令とする、ことを特徴とする。

また、本発明による電源装置は、前記ゲート信号生成手段が、前記直流バス電圧指令と直流バスの電圧との間の偏差がゼロになるように、昇降圧チョッパ電流指令を生成する第１の制御器と、前記キャパシタ電圧指令とキャパシタの電圧との間の偏差がゼロになるように、昇降圧チョッパ電流指令を生成する第２の制御器と、前記直流バスを流れる負荷電流が所定の値以上の場合、前記第１の制御器により生成された昇降圧チョッパ電流指令と前記昇降圧チョッパを流れる電流との間の偏差がゼロになるように制御指令を生成し、前記直流バスを流れる負荷電流が所定の値よりも小さい場合、前記第２の制御器により生成された昇降圧チョッパ電流指令と前記昇降圧チョッパを流れる電流との間の偏差がゼロになるように制御指令を生成する電流制御器と、前記電流制御器により生成された制御指令に基づいてＰＷＭ信号を生成するＰＷＭ制御器と、を備え、前記ＰＷＭ制御器により生成されたＰＷＭ信号をゲート信号として、前記昇降圧チョッパ電流指令に基づいて、前記昇圧用トンランジスタまたは降圧用トランジスタのうちのいずれか一方のトランジスタに出力する、ことを特徴とする。

また、本発明による電源装置は、前記ゲート信号生成手段が、さらに、前記昇降圧チョッパ電流指令の極性に基づいて、前記昇圧用トンランジスタまたは降圧用トランジスタのうちのいずれか一方のトランジスタに前記ゲート信号を出力する演算器、を備えたことを特徴とする。

以上のように、本発明によれば、エネルギーを蓄積及び放出するキャパシタを直流バスから切り離して設けるようにし、昇降圧チョッパが、負荷が大きいときに直流バス電圧が所定の値になるように、負荷が小さいときにキャパシタ電圧が所定の値になるように、キャパシタの電気エネルギーを蓄積及び放出するようにした。これにより、コンバータによって直流バス電圧を上昇させる必要がないから、発生ノイズの大きいコンバータを用いる必要がない。また、大容量のキャパシタに対応するための特別な放充電回路も必要がない。さらに、キャパシタの能力を生かしたエネルギーの供給が可能となる。

以下、本発明を実施するための最良の形態について、図面を参照して説明する。
本発明の特徴は、電気エネルギーの放充電動作を行うキャパシタを、コンバータとインバータとの間のＤＣバスから切り離した構成としたことにある。また、本発明の特徴は、昇降圧チョッパが、負荷電流の大きいときに、ＤＣバス電圧が所定の値（元電源であるＡＣ電源によるピーク電圧よりも少し高めに設定されたバス電圧指令Ｖｂｕｓ＊）になるように、キャパシタから電気エネルギーを放充電させることにある。また、負荷電流が小さいときに、キャパシタ電圧が所定の値（例えば、キャパシタの定格電圧の約７０％に設定されたキャパシタ電圧指令Ｖｃａｐ＊）になるように、キャパシタから電気エネルギーを放充電させることにある。

〔電源装置の構成〕
まず、電源装置の構成について説明する。図１は、本発明の実施形態による電源装置の構成を示すブロック図である。この電源装置１−１は、交流−直流−交流変換電源であり、図示しない元電源である入力交流電源、コンバータ（交流直流変換手段）２、インバータ（直流交流変換手段）３、電気二重層キャパシタ１０、昇降圧チョッパ１１、減算器１２、バス電圧制御器（ＶｂｕｓＲｅｇ）１３、減算器１４，１５、ヒステリシスコンパレータ１６、電流制御器（Ｃｒｅｇ）１７、ＰＷＭ制御器１８、ノット回路１９、減算器２０、コンデンサ電圧制御器（ＶｃａｐＲｅｇ）２１、ヒステリシスコンパレータ２２、論理積回路２５，２６、電流センサ３０及び絶対値演算器３３を備えている。また、この電源装置１−１には、電源装置１−１からのモータ駆動電流により回転駆動するモータ４が接続されており、モータ４には、モータ４が回転駆動することによりクランク軸が回転し、例えばプレス加工を行う負荷５が接続されている。

図示しない入力交流電源は、モータ４を回転駆動するための元電源となる３相交流電力を供給する。コンバータ２は、ダイオード等の整流素子を用いた３相全波整流回路を備えており、図示しない入力交流電源からの３相交流電圧を入力し、直流電圧を出力する。ここで、コンバータ２とインバータ３との間のバスがＤＣバスであり、そのバスの電圧がバス電圧である。

インバータ３は、相対する２つの半導体スイッチング素子をＵＶＷ相毎に備えており、コンバータ２から直流電圧を入力し、図示しないインバータ制御部からの制御信号により半導体スイッチング素子がＯＮ／ＯＦＦ制御され、電圧及び周波数が制御された３相交流電圧を出力し、モータ４に３相交流のモータ駆動電流を供給する。モータ４が回転駆動することによりクランク軸が回転し、負荷５は例えばプレス加工を行う。図示しないインバータ制御部は、負荷５の速度（クランク軸の回転速度）が、予め設定された速度パターンの目標速度になるように、すなわち、予め設定された速度指令と実際の速度とが一致するように、制御信号を生成してインバータ３に出力する。

昇降圧チョッパ１１は、コンバータ２とインバータ３との間のＤＣバスに挿入されており、降圧用トランジスタＱ１、昇圧用トランジスタＱ２、ダイオードＤ１，Ｄ２、ＤＣリアクタ３１及び電流センサ３２を備えている。ＤＣリアクタ３１は、充電時に、充電電流Ｉｊの加速抑制つまり電流制限作用により、所定の充電電流Ｉｊを流すために用いられる。同様に、放電時に、放電電流Ｉｈの加速抑制つまり電流制限作用により、所定の放電電流Ｉｈを流すために用いられる。

電気二重層キャパシタ１０は、コンバータ２とインバータ３との間のＤＣバスに、昇降圧チョッパ１１を介して間接的に挿入されており、図示しない入力交流電源からコンバータ２を介して供給されるエネルギーと、モータ４からインバータ３を介して供給される回生エネルギーとが蓄積される。この蓄積された電気エネルギーは、主に、負荷５において例えばプレス加工を行う工程、すなわちモータ４を加速運転させてプレス加工を行う力行時に使用され、電気二重層キャパシタ１０から、プレス加工のために必要なピーク電流の多くが供給される。このように、電気二重層キャパシタ１０は、ＤＣバスに直結しておらず、昇降圧チョッパ１１によってＤＣバスから切り離されているから、バス電圧に依存することがない。また、電気二重層キャパシタ１０は、後述する負荷電流Ｉｒの大きさに基づいて降圧用トランジスタＱ１及び昇圧用トランジスタＱ２がＯＮ／ＯＦＦ制御されることにより、電気二重層キャパシタ１０に電気エネルギーが蓄積され、電気二重層キャパシタ１０から電気エネルギーが放出される。ここで、降圧とは、電気エネルギーがＤＣバスから電気二重層キャパシタ１０の方向に流れることをいい、昇圧とは、電気エネルギーが電気二重層キャパシタ１０からＤＣバスの方向に流れることをいう。

減算器１２、バス電圧制御器１３、減算器１４，１５、ヒステリシスコンパレータ１６、電流制御器１７、ＰＷＭ制御器１８、ノット回路１９、減算器２０、コンデンサ電圧制御器２１、ヒステリシスコンパレータ２２、論理積回路２５，２６、電流センサ３０及び絶対値演算器３３は、昇降圧チョッパ１１の降圧用トランジスタＱ１を動作させるためのゲート信号、及び昇圧用トランジスタＱ２を動作させるためのゲート信号を生成するためのゲート信号生成回路（手段）を構成する。

論理積回路２５の入力信号を参照して、降圧用トランジスタＱ１は、以下の（１）または（２）のときに動作する。
（１）負荷電流Ｉｒがその定格電流の例えば、５０％以上の場合、バス電圧制御器１３により出力されたバス電流指令Ｉｂｕｓ*とほぼ同値になる昇降圧チョッパ電流指令Ｉｃ＊が０以下のとき（昇降圧チョッパ電流指令Ｉｃ＊がバス電流指令Ｉｂｕｓ*とほぼ同値になる理由については後述する。）
（２）負荷電流Ｉｒがその定格電流の例えば、５０％よりも小さい場合、コンデンサ電圧制御器２１により出力されたキャパシタ電流指令Ｉｃａｐ＊を反転させた指令（（−１）を掛けた指令）である昇降圧チョッパ電流指令Ｉｃ＊が０以下のとき（昇降圧チョッパ電流指令Ｉｃ＊がキャパシタ電流指令Ｉｃａｐ＊に（−１）を掛けた指令になる理由については後述する。）

一方、論理積回路２６の入力信号を参照して、昇圧用トランジスタＱ２は、以下の（３）または（４）のときに動作する。
（３）負荷電流Ｉｒがその定格電流の例えば、５０％以上の場合、バス電圧制御器１３により出力されたバス電流指令Ｉｂｕｓ*とほぼ同値になる昇降圧チョッパ電流指令Ｉｃ＊が０よりも大きいとき
（４）負荷電流Ｉｒがその定格電流の例えば、５０％よりも小さい場合、コンデンサ電圧制御器２１により出力されたキャパシタ電流指令Ｉｃａｐ＊を反転させた指令（（−１）を掛けた指令）である昇降圧チョッパ電流指令Ｉｃ＊が０よりも大きいとき

絶対値演算器３３は、電流センサ３０から負荷電流Ｉｒを入力し、負荷電流Ｉｒの絶対値を演算して出力する。ヒステリシスコンパレータ２２は、絶対値演算器３３から負荷電流Ｉｒの絶対値を入力し、負荷電流Ｉｒの絶対値とその定格電流の５０％とを比較し、負荷電流Ｉｒの絶対値が５０％よりも小さい場合に、“１”を示す制御信号を出力する。一方、負荷電流Ｉｒの絶対値が５０％以上の場合に、“０”を示す制御信号を出力する。以下、説明を簡単にするために、負荷電流Ｉｒの絶対値を単に負荷電流Ｉｒと称する場合もある。

減算器１２は、バス電圧指令Ｖｂｕｓ＊からバス電圧Ｖｂｕｓを減算し、減算結果であるバス電圧偏差を出力する。ここで、バス電圧指令Ｖｂｕｓ＊は、元電源である入力交流電源によるコンバータ２のピーク電圧（バス電圧のピーク電圧）よりも少し高め、例えば、１０％だけ高めに設定されている。

バス電圧制御器１３は、減算器１２からバス電圧偏差を入力すると共に、ヒステリシスコンパレータ２２から制御信号を入力する。そして、バス電圧制御器１３は、“０”を示す制御信号を入力した場合（負荷電流Ｉｒが５０％以上である場合）、例えばＰＩ制御によりバス電圧偏差がゼロになるように、バス電流指令Ｉｂｕｓ＊を出力する。この場合、バス電流指令Ｉｂｕｓ＊が下限値ＬＭＴ_Ｎ１よりも小さいときは下限値ＬＭＴ＿Ｎ１を出力し、バス電流指令Ｉｂｕｓ＊が上限値ＬＭＴ＿Ｐ１よりも大きいときは上限値ＬＭＴ＿Ｐ１を出力する。

尚、バス電圧制御器１３の上限値ＬＭＴ＿Ｐ１及び下限値ＬＭＴ＿Ｎ１は、後述するコンデンサ電圧制御器２１の上限値ＬＭＴ＿Ｐ２及び下限値ＬＭＴ＿Ｎ２よりも大きな値が設定されているものとする。また、これらの上限値ＬＭＴ＿Ｐ１，ＬＭＴ＿Ｐ２及び下限値ＬＭＴ＿Ｎ１，ＬＭＴ＿Ｎ２は、後述する減算器１４において、制御出力であるバス電流指令Ｉｂｕｓ＊からキャパシタ電流指令Ｉｃａｐ＊を減算した結果が、キャパシタ電流指令Ｉｃａｐ＊の値の影響をさほど受けない結果（キャパシタ電流指令Ｉｃａｐ＊の値を打ち消すことができる結果）となるように設定されているものとする。この場合、減算器１４により、バス電流指令Ｉｂｕｓ＊とほぼ同一の値の昇降圧チョッパ電流指令Ｉｃ＊が出力される。

一方、バス電圧制御器１３は、“１”を示す制御信号を入力した場合（負荷電流Ｉｒが５０％よりも小さい場合）、バス電圧制御器１３による制御は停止し、ゼロのバス電流指令Ｉｂｕｓ＊を出力する。

減算器２０は、キャパシタ電圧指令Ｖｃａｐ＊からキャパシタ電圧Ｖｃａｐを減算し、減算結果であるキャパシタ電圧偏差を出力する。ここで、キャパシタ電圧指令Ｖｃａｐ＊は、電気二重層キャパシタ１０の定格電圧の約７０％に設定されている。この数値は、電気二重層キャパシタ１０に蓄積される最大の電気エネルギーに対して約５０％の電気エネルギーに換算することができる。つまり、キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の約７０％になるように制御されることにより、その後の充電動作及び放電動作に備えることができる。

コンデンサ電圧制御器２１は、減算器２０からキャパシタ電圧偏差を入力し、例えばＰＩ制御によりキャパシタ電圧偏差がゼロになるように、キャパシタ電流指令Ｉｃａｐ＊を出力する。この場合、キャパシタ電流指令Ｉｃａｐ＊が下限値ＬＭＴ_Ｎ２よりも小さいときは下限値ＬＭＴ＿Ｎ２を出力し、キャパシタ電流指令Ｉｃａｐ＊が上限値ＬＭＴ＿Ｐ２よりも大きいときは上限値ＬＭＴ＿Ｐ２を出力する。

尚、前述のとおり、コンデンサ電圧制御器２１の上限値ＬＭＴ＿Ｐ２及び下限値ＬＭＴ＿Ｎ２は、バス電圧制御器１３の上限値ＬＭＴ＿Ｐ１及び下限値ＬＭＴ＿Ｎ１よりも小さい値が設定されているものとする。

減算器１４は、バス電圧制御器１３からバス電流指令Ｉｂｕｓ＊を入力すると共に、コンデンサ電圧制御器２１からキャパシタ電流指令Ｉｃａｐ＊を入力し、バス電流指令Ｉｂｕｓ＊からキャパシタ電流指令Ｉｃａｐ＊を減算し、減算結果である昇降圧チョッパ電流指令Ｉｃ＊を出力する。すなわち、減算器１４は、負荷電流Ｉｒが５０％以上である場合、制御出力であるバス電流指令Ｉｂｕｓ＊からキャパシタ電流指令Ｉｃａｐ＊を減算して昇降圧チョッパ電流指令Ｉｃ＊を出力する。ここで、前述のとおり、バス電圧制御器１３の上限値ＬＭＴ＿Ｐ１及び下限値ＬＭＴ＿Ｎ１はコンデンサ電圧制御器２１の上限値ＬＭＴ＿Ｐ２及び下限値ＬＭＴ＿Ｎ２よりも大きい値が設定されており、バス電圧制御器１３による出力よりもコンデンサ電圧制御器２１による出力の方が制限を受けるから、バス電圧制御器１３の出力であるバス電流指令Ｉｂｕｓ＊に対してコンデンサ電圧制御器２１の出力であるキャパシタ電流指令Ｉｃａｐ＊を打ち消すことができる。したがって、減算器１４による減算結果である昇降圧チョッパ電流指令Ｉｃ＊は、キャパシタ電流指令Ｉｃａｐ＊が打ち消されてほぼバス電流指令Ｉｂｕｓ＊となる。また、減算器１４は、負荷電流Ｉｒが５０％よりも小さい場合、バス電流指令Ｉｂｕｓ＊がゼロであるから、（−１）×（キャパシタ電流指令Ｉｃａｐ＊）の昇降圧チョッパ電流指令Ｉｃ＊を出力する。

減算器１５は、減算器１４から昇降圧チョッパ電流指令Ｉｃ＊を入力すると共に、昇降圧チョッパ１１の電流センサ３２から昇降圧チョッパ電流Ｉｃを入力し、昇降圧チョッパ電流指令Ｉｃ＊から昇降圧チョッパ電流Ｉｃを減算し、減算結果である昇降圧チョッパ電流偏差を出力する。

電流制御器１７は、減算器１５から昇降圧チョッパ電流偏差を入力し、例えばＰＩ制御により昇降圧チョッパ電流偏差がゼロになるように、制御信号を出力する。すなわち、電流制御器１７は、負荷電流Ｉｒが５０％以上である場合、昇降圧チョッパ電流Ｉｃが昇降圧チョッパ電流指令Ｉｃ＊すなわちバス電流指令Ｉｂｕｓ＊（キャパシタ電流指令Ｉｃａｐ＊が打ち消されるため、実質的にバス電流指令Ｉｂｕｓ＊のみの指令）になるように、制御信号を出力する。また、負荷電流Ｉｒが５０％よりも小さい場合、昇降圧チョッパ電流Ｉｃが昇降圧チョッパ電流指令Ｉｃ＊すなわちキャパシタ電流指令Ｉｃａｐ＊（バス電圧制御器１３による制御は停止しているためバス電流指令Ｉｂｕｓ＊はゼロだから、キャパシタ電流指令Ｉｃａｐ＊のみの指令）の反転した指令（（−１）を掛けた指令）になるように、制御信号を出力する。

ＰＷＭ制御器１８は、電流制御器１７から制御信号を入力し、制御信号の大きさに応じた時分割信号に変換し、ＰＷＭ信号として出力する。このＰＷＭ信号は、論理積回路２５及び論理積回路２６に出力され、それぞれ降圧用トランジスタＱ１及び昇圧用トランジスタＱ２をＯＮ／ＯＦＦ制御するために用いられる。

ヒステリシスコンパレータ１６は、減算器１４から、バス電流指令Ｉｂｕｓ＊からキャパシタ電流指令Ｉｃａｐ＊を減算した結果である昇降圧チョッパ電流指令Ｉｃ＊を入力し、昇降圧チョッパ電流指令Ｉｃ＊とゼロとを比較する。そして、ヒステリシスコンパレータ１６は、昇降圧チョッパ電流指令Ｉｃ＊がゼロよりも大きい場合に“１”を示す制御信号を出力し、昇降圧チョッパ電流指令Ｉｃ＊がゼロ以下の場合に“０”を示す制御信号を出力する。

ノット回路１９は、ヒステリシスコンパレータ１６から制御信号を入力し、制御信号を反転して出力する。ノット回路１９からの反転した制御信号は降圧用の論理積回路２５に出力され、ヒステリシスコンパレータ１６からの制御信号は昇圧用の論理積回路２６に出力される。

降圧用の論理積回路２５は、ノット回路１９から反転した制御信号を入力すると共に、ＰＷＭ制御器１８からＰＷＭ信号を入力し、論理積演算を行い、ゲート信号を降圧用トランジスタＱ１に出力する。降圧用トランジスタＱ１がＯＮ／ＯＦＦ動作することにより、電気二重層キャパシタ１０に充電する。

昇圧用の論理積回路２６は、ヒステリシスコンパレータ１６から制御信号を入力すると共に、ＰＷＭ制御器１８からＰＷＭ信号を入力し、論理積演算を行い、ゲート信号を昇圧用トランジスタＱ２に出力する。昇圧用トランジスタＱ２がＯＮ／ＯＦＦ動作することにより、電気二重層キャパシタ１０から放電する。

ここで、降圧用の論理積回路２５及び降圧用トランジスタＱ１は、電気二重層キャパシタ１０に電気エネルギーを蓄積するための充電用である。また、昇圧用の論理積回路２６及び昇圧用トランジスタＱ２は、電気二重層キャパシタ１０から電気エネルギーを放出するための放電用である。

尚、電源装置１−１に、キャパシタ電圧Ｖｃａｐが予め設定された最大値以上になった場合に、降圧を止めて充電を禁止するヒステリシスコンパレータ、及び、キャパシタ電圧Ｖｃａｐが予め設定された最小値以下になった場合に、昇圧を止めて放電を禁止する放電禁止用のヒステリシスコンパレータを備えるようにしてもよい。

図２は、図１の電源装置１−１にこれらのヒステリシスコンパレータを追加した構成を示すブロック図である。この電源装置１−２は、図１に示した電源装置１−１の構成に加えて、ヒステリシスコンパレータ２３，２４を備えている。充電禁止用のヒステリシスコンパレータ２３は、キャパシタ電圧Ｖｃａｐを入力し、キャパシタ電圧Ｖｃａｐと電気二重層キャパシタ１０の定格電圧の９５％とを比較する。そして、充電禁止用のヒステリシスコンパレータ２３は、キャパシタ電圧Ｖｃａｐが９５％以上の場合に“０”を示す制御信号を出力する。このヒステリシスコンパレータ２３からの制御信号は降圧用の論理積回路２５に出力される。この場合、降圧用の論理積回路２５は、キャパシタ電圧Ｖｃａｐが９５％以上であることを示す制御信号“０”を入力した場合に、ゲート信号の出力を停止する。これにより、降圧用トランジスタＱ１は動作しないから、降圧を止めて充電を禁止することができる。

放電禁止用のヒステリシスコンパレータ２４は、キャパシタ電圧Ｖｃａｐを入力し、キャパシタ電圧Ｖｃａｐと電気二重層キャパシタ１０の定格電圧の５％とを比較する。そして、放電禁止用のヒステリシスコンパレータ２４は、キャパシタ電圧Ｖｃａｐが５％以下の場合に“０”を示す制御信号を出力する。このヒステリシスコンパレータ２４からの制御信号は昇圧用の論理積回路２６に出力される。この場合、昇圧用の論理積回路２６は、キャパシタ電圧Ｖｃａｐが５％以下であることを示す制御信号“０”を入力した場合に、ゲート信号の出力を停止する。これにより、昇圧用トランジスタＱ２は動作しないから、昇圧を止めて放電を禁止することができる。

〔電源装置の動作〕
次に、図１に示した電源装置１−１及び図２に示した電源装置１−２の動作について説明する。図３は、図２に示した電源装置１−２による、電気二重層キャパシタ１０への充電及び電気二重層キャパシタ１０からの放電の各動作を示すフローである。尚、図１に示した電源装置１−１の動作は、図３に示すフローのうちのステップＳ２０１〜２０５，２０７〜２０９と同じであるから、説明を省略する。

ヒステリシスコンパレータ２２は、電流センサ３０から絶対値演算器３３を介して負荷電流Ｉｒ（の絶対値）を入力し、負荷電流Ｉｒ（の絶対値）がその定格電流の５０％よりも小さいか否かを判定する（ステップＳ２０１）。負荷電流Ｉｒ（の絶対値）が５０％よりも小さくないと判定した場合（負荷が大きい場合）（ステップＳ２０１：Ｎ）、バス電圧制御器１３を動作させる（ステップＳ２０２）。

バス電圧指令Ｖｂｕｓ＊がバス電圧Ｖｂｕｓ以上である場合（ステップＳ２０３：Ｙ）、電気二重層キャパシタ１０から放電する（ステップＳ２０４）。具体的には、減算器１４の出力信号である昇降圧チョッパ電流指令Ｉｃ＊（この場合は、バス電流指令Ｉｂｕｓ＊とほぼ同一の指令）がゼロよりも大きいから、ヒステリシスコンパレータ１６により出力される制御信号は“１”となり、論理積回路２６からのゲート信号により昇圧用トランジスタＱ２が動作する。これにより、電気二重層キャパシタ１０からの放電が行われる。

一方、バス電圧指令Ｖｂｕｓ＊がバス電圧Ｖｂｕｓ以上でない場合（ステップＳ２０３：Ｎ）、電気二重層キャパシタ１０を充電する（ステップＳ２０９）。具体的には、減算器１４の出力信号である昇降圧チョッパ電流指令Ｉｃ＊（この場合は、バス電流指令Ｉｂｕｓ＊とほぼ同一の指令）がゼロよりも大きくないから、ヒステリシスコンパレータ１６により出力される制御信号は“０”となり、ノット回路１９により出力される制御信号は“１”となり、論理積回路２５からのゲート信号により降圧用トランジスタＱ１が動作する。これにより、電気二重層キャパシタ１０への充電が行われる。

ステップＳ２０１において、ヒステリシスコンパレータ２２は、負荷電流Ｉｒ（の絶対値）がその定格電流の５０％よりも小さいと判定した場合（負荷が小さい場合）（ステップＳ２０１：Ｙ）、バス電圧制御器１３の動作を停止する（ステップＳ２０７）。キャパシタ電圧指令Ｖｃａｐ＊がキャパシタ電圧Ｖｃａｐ以上である場合（ステップＳ２０８：Ｙ）、電気二重層キャパシタ１０を充電する（ステップＳ２０９）。具体的には、減算器１４の出力信号である昇降圧チョッパ電流指令Ｉｃ＊（この場合は、キャパシタ電流指令Ｉｃａｐ＊）がゼロ以下であるから、ヒステリシスコンパレータ１６により出力される制御信号は“０”となり、ノット回路１９により出力される制御信号は“１”となり、論理積回路２５からのゲート信号により降圧用トランジスタＱ１が動作する。これにより、電気二重層キャパシタ１０への充電が行われる。

一方、キャパシタ電圧指令Ｖｃａｐ＊がキャパシタ電圧Ｖｃａｐ以上でない場合（ステップＳ２０８：Ｎ）、電気二重層キャパシタ１０から放電する（ステップＳ２０４）。具体的には、減算器１４の出力信号である昇降圧チョッパ電流指令Ｉｃ＊（この場合は、キャパシタ電流指令Ｉｃａｐ＊）がゼロ以下であるから、ヒステリシスコンパレータ１６により出力される制御信号は“１”となり、論理積回路２６からのゲート信号により昇圧用トランジスタＱ２が動作する。これにより、電気二重層キャパシタ１０からの放電が行われる。

そして、ステップＳ２０４において電気二重層キャパシタ１０から放電したときに、放電禁止用のヒステリシスコンパレータ２４は、キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の５％よりも大きいか否かを判定する（ステップＳ２０５）。キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の５％よりも大きいと判定した場合（ステップＳ２０５：Ｙ）、処理を終了する。一方、キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の５％よりも大きくないと判定した場合（ステップＳ２０５：Ｎ）、電気二重層キャパシタ１０からの放電を禁止し（ステップＳ２０６）、処理を終了する。具体的には、論理積回路２６は、放電禁止用のヒステリシスコンパレータ２４からの制御信号“０”を入力し、ゲート信号の出力を停止する。これにより、昇圧用トランジスタＱ２の動作が停止するから、電気二重層キャパシタ１０からの放電を禁止することができる。処理を終了した後には、再び当該動作を繰り返すため、ステップＳ２０１の処理を行う。

また、ステップＳ２０９において電気二重層キャパシタ１０へ充電したときに、充電禁止用のヒステリシスコンパレータ２３は、キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の９５％よりも小さいか否かを判定する（ステップＳ２１０）。キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の９５％よりも小さいと判定した場合（ステップＳ２１０：Ｙ）、処理を終了する。一方、キャパシタ電圧Ｖｃａｐが電気二重層キャパシタ１０の定格電圧の９５％よりも小さくないと判定した場合（ステップＳ２１０：Ｎ）、電気二重層キャパシタ１０への充電を禁止し（ステップＳ２１１）、処理を終了する。具体的には、論理積回路２５は、充電禁止用のヒステリシスコンパレータ２３からの制御信号“０”を入力し、ゲート信号の出力を停止する。これにより、降圧用トランジスタＱ１の動作が停止するから、電気二重層キャパシタ１０への充電を禁止することができる。処理を終了した後には、再び当該動作を繰り返すため、ステップＳ２０１の処理を行う。

〔充電時の動作〕
次に、電気二重層キャパシタ１０が電気エネルギーを蓄積する充電時の動作について詳細に説明する。図４（１）は、充電時の動作を示すタイムチャートである。また、図５は、降圧用トランジスタＱ１がＯＮし昇圧用トランジスタＱ２がＯＦＦしているときの電流の流れを示す図であり、図６は、降圧用トランジスタＱ１及び昇圧用トランジスタＱ２がＯＦＦしているときの電流の流れを示す図である。

図４（１）に示すように、充電時に、降圧用トランジスタＱ１は、論理積回路２５からＯＮ／ＯＦＦを繰り返すゲート信号を入力し、ゲート信号がＯＮのときにＱ１電流が流れ（ａ，ｂ）、ゲート信号がＯＦＦのときにＱ１電流は流れない（ｃ，ｄ）。一方、昇圧用トランジスタＱ２は、論理積回路２６からＯＦＦのゲート信号を入力するから、Ｑ２電流は流れない（ｅ，ｆ）。

図４（１）及び図５に示すように、降圧用トランジスタＱ１がＯＮしてＱ１電流が流れると、ダイオードＤ１の両端の電圧は等しいからＤ１電流は流れない（ｇ）。また、昇圧用トランジスタＱ２がＯＦＦしているから、ダイオードＤ２のカソードにはプラス側のバス電圧がかかり、アノードにはマイナス側のバス電圧がかかるから、ダイオードＤ２は逆電圧がかかりＤ２電流は流れない（ｈ）。つまり、図５に示すように、充電時において、降圧用トランジスタＱ１がＯＮし、昇圧用トランジスタＱ２がＯＦＦしているときの充電電流Ｉｊの流れは、コンバータ２及びインバータ３→降圧用トランジスタＱ１→ＤＣリアクタ３１→電気二重層キャパシタ１０となる。この場合、図４（１）に示すように、充電電流Ｉｊは増加する（ｊ）。

一方、図４（１）及び図６に示すように、降圧用トランジスタＱ１がＯＦＦすると、ダイオードＤ１の両端の電圧は等しい状態のままであるからＤ１電流は流れない（ｇ）。そして、ＤＣリアクタ３１に残留した磁力エネルギーを電気二重層キャパシタ１０へ放出して電気二重層キャパシタ１０へ充電電流Ｉｊが供給され、ダイオードＤ２のアノードの方がカソードよりも電圧が高くなり、ダイオードＤ２にはＤ２電流が流れる（ｉ）。つまり、図６に示すように、充電時において、降圧用トランジスタＱ１がＯＦＦし、昇圧用トランジスタＱ２がＯＦＦしているときは、ＤＣリアクタ３１、電気二重層キャパシタ１０及びダイオードＤ２により閉ループが形成される。このときの充電電流Ｉｊの流れは、ＤＣリアクタ３１に残留した磁力エネルギーを電気二重層キャパシタ１０へ放出する方向となり、ＤＣリアクタ３１→電気二重層キャパシタ１０→ダイオードＤ２となる。この場合、図４（１）に示すように、充電電流Ｉｊは、ＤＣリアクタ３１からの残留した磁力エネルギーの放出に伴って減少する（ｋ）。

尚、充電時に、キャパシタ電圧Ｖｃａｐがその定格電圧の９５％以上になって、充電禁止用のヒステリシスコンパレータ２３から論理積回路２５へ“０”を示す制御信号が出力された場合、降圧用トランジスタＱ１へのゲート信号はＯＦＦになる。そうすると、図６に示すような閉ループが形成され、ＤＣリアクタ３１に残留した全ての磁力エネルギーが放出され、充電電流Ｉｊがゼロとなり、充電動作が停止する。これにより、過充電を防ぐことができる。

〔放電時の動作〕
次に、電気二重層キャパシタ１０から電気エネルギーを放出する放電時の動作について詳細に説明する。図４（２）は、放電時の動作を示すタイムチャートである。また、図７は、降圧用トランジスタＱ１及び昇圧用トランジスタＱ２がＯＦＦしているときの電流の流れを示す図であり、図８は、降圧用トランジスタＱ１がＯＦＦし昇圧用トランジスタＱ２がＯＮしているときの電流の流れを示す図である。

図４（２）に示すように、放電時に、昇圧用トランジスタＱ２は、論理積回路２６からＯＮ／ＯＦＦを繰り返すゲート信号を入力し、ゲート信号がＯＮのときにＱ２電流が流れ（ｌ，ｍ）、ゲート信号がＯＦＦのときにＱ２電流は流れない（ｎ，ｏ）。一方、降圧用トランジスタＱ１は、論理積回路２５からＯＦＦのゲート信号を入力するから、Ｑ１電流は流れない（ｐ，ｑ）。

図４（２）及び図７に示すように、降圧用トランジスタＱ１及び昇圧用トランジスタＱ２がＯＦＦすると、ダイオードＤ１にはＤ１電流が流れる（ｒ）。また、ダイオードＤ２のカソードの方がアノードよりも電圧が高くなり、ダイオードＤ２にはＤ２電流が流れない（ｓ）。つまり、図７に示すように、放電時において、降圧用トランジスタＱ１がＯＦＦし、昇圧用トランジスタＱ２がＯＦＦしているときの放電電流Ｉｈの流れは、電気二重層キャパシタ１０→ＤＣリアクタ３１→ダイオードＤ１→インバータ３となる。この場合、図４（２）に示すように、放電電流Ｉｈは減少する（ｔ）。

一方、図４（２）及び図８に示すように、昇圧用トランジスタＱ２がＯＮすると、Ｑ２電流が流れ（ｌ，ｍ）、ダイオードＤ２の両端の電圧は等しいからＤ２電流は流れない（ｓ）。また、ダイオードＤ１のカソードがバス電圧のプラス側に、アノードがバス電圧のマイナス側に接続されることになるから、Ｄ１電流は流れない（ｎ）。つまり、図８に示すように、放電時において、降圧用トランジスタＱ１がＯＦＦし、昇圧用トランジスタＱ２がＯＮしているときは、ＤＣリアクタ３１、昇圧用トランジスタＱ２及び電気二重層キャパシタ１０により閉ループが形成される。このときの放電電流Ｉｈの流れは、電気二重層キャパシタ１０→ＤＣリアクタ３１→昇圧用トランジスタＱ２→電気二重層キャパシタ１０となる。この場合、図４（２）に示すように、放電電流Ｉｈは、ＤＣリアクタ３１からの残留した磁力エネルギーの放出に伴って増加する（ｕ）。

尚、放電時に、キャパシタ電圧Ｖｃａｐがその定格電圧の５％以下になって、放電禁止用のヒステリシスコンパレータ２４から論理積回路２６へ“０”を示す制御信号が出力された場合、昇圧用トランジスタＱ２へのゲート信号はＯＦＦになる。そうすると、図７に示すように、放電電流Ｉｈは、電気二重層キャパシタ１０→ＤＣリアクタ３１→ダイオードＤ１→インバータ３の方向に流れ続けてゼロになる。これにより、放電動作は停止する。

以上のように、本発明の実施形態による電源装置１−１，１−２によれば、コンバータ２とインバータ３との間のＤＣバスから昇降圧チョッパ１１によって電気二重層キャパシタ１０を切り離すようにした。これにより、電気二重層キャパシタ１０の電圧を、バス電圧とは関係なく制御することができる。したがって、電気二重層キャパシタ１０は、必要なエネルギー量に見合った容量とすることができる。従来は、要求される電気エネルギーに対して必要以上に大容量となり、大規模かつ高価なものとなっていたが、本発明の実施形態ではこの問題を解決することができる。すなわち、電源装置１−１，１−２は、電気二重層キャパシタ１０によって瞬時的な過負荷状態に対応することができるから、大きな電源設備になることがない。

また、本発明の実施形態による電源装置１−１，１−２によれば、前述のとおり、コンバータ２とインバータ３との間のＤＣバスから電気二重層キャパシタ１０を切り離すようにした。また、電流センサ３０からの負荷電流Ｉｒが定格電流の例えば、５０％以上のときに、バス電圧Ｖｂｕｓが、元電源である入力交流電源によるピーク電圧よりも少し高めに設定されたバス電圧指令Ｖｂｕｓ＊になるように、電気二重層キャパシタ１０の電気エネルギーを蓄積及び放出することにより制御するようにした。さらに、電流センサ３０からの負荷電流Ｉｒが定格電流の例えば、５０％よりも小さいときに、電気二重層キャパシタ１０のキャパシタ電圧Ｖｃａｐが、電気二重層キャパシタ１０の定格電圧の約７０％に設定されたキャパシタ電圧指令Ｖｃａｐ＊になるように、電気二重層キャパシタ１０の電気エネルギーを蓄積及び放出することにより制御するようにした。これにより、放電時には十分な電気エネルギーを放出することができ、充電時にはそれに見合った電気エネルギーを充電することができる。したがって、電気二重層キャパシタ１０のキャパシタ電圧Ｖｃａｐをフルスイングすることができるから、電気二重層キャパシタ１０の能力を生かした電気エネルギーを供給することできる。

また、本発明の実施形態による電源装置１−１，１−２によれば、前述のとおり、コンバータ２とインバータ３との間のＤＣバスから電気二重層キャパシタ１０を切り離して、電気二重層キャパシタ１０の電圧を、バス電圧とは関係なく制御するようにした。従来は、力行時にキャパシタから電気エネルギーを供給するために、バス電圧を上昇させる必要があることから、発生ノイズの大きいコンバータを用いる必要があった。本発明の実施形態では、発生ノイズの大きいコンバータを用いる必要がない。

尚、前記説明における５０％、５％、９５％等の数値は例示であり、本発明はこれに限定されるものではない。

本発明の実施形態による電源装置の構成を示すブロック図である。 図１の電源装置に放充電を制限するヒステリシスコンパレータを追加した構成を示すブロック図である。 電気二重層キャパシタへの充電及び電気二重層キャパシタからの放電の各動作を示すフローである。 （１）は充電時の動作を示すタイムチャートである。（２）は、放電時の動作を示すタイムチャートである。 充電時において、降圧用トランジスタＱ１：ＯＮ／昇圧用トランジスタＱ２：ＯＦＦのときの電流の流れを示す図である。 充電時において、降圧用トランジスタＱ１：ＯＦＦ／昇圧用トランジスタＱ２：ＯＦＦのときの電流の流れを示す図である。 放電時において、降圧用トランジスタＱ１：ＯＦＦ／昇圧用トランジスタＱ２：ＯＦＦのときの電流の流れを示す図である。 放電時において、降圧用トランジスタＱ１：ＯＦＦ／昇圧用トランジスタＱ２：ＯＮのときの電流の流れを示す図である。 従来の電源装置の構成を示すブロック図である。

符号の説明

１ 電源装置
２ コンバータ
３ インバータ
４ モータ
５ 負荷
１０ 電気二重層キャパシタ
１１ 昇降圧チョッパ
１２，１４，１５，２０ 減算器
１３ バス電圧制御器
１６，２２，２３，２４ ヒステリシスコンパレータ
１７ 電流制御器（Ｃｒｅｇ）
１８ ＰＷＭ制御器
１９ ノット回路
２１ コンデンサ電圧制御器
２５，２６ 論理積回路
３０，３２ 電流センサ
３１ ＤＣリアクタ
３３ 絶対値演算器
１０１ ＡＣ電源
１０２ コンバータ
１０３ キャパシタ
１０４ 負荷
１０５ インバータ
１０６ 負荷制御器
１０７ 電源制御器
Ｑ１ 降圧用トランジスタ
Ｑ２ 昇圧用トランジスタ
Ｄ１，Ｄ２ ダイオード
Ｖｂｕｓ＊ バス電圧指令
Ｖｂｕｓ バス電圧
Ｉｂｕｓ＊ バス電流指令
Ｖｃａｐ＊ キャパシタ電圧指令
Ｖｃａｐ キャパシタ電圧
Ｉｃａｐ＊ キャパシタ電流指令
Ｉｃ＊ 昇降圧チョッパ電流指令
Ｉｃ 昇降圧チョッパ電流
Ｉｒ 負荷電流
Ｉｊ 充電電流
Ｉｈ 放電電流

Claims (7)

1. 負荷へエネルギーを供給する電源装置において、
   元電源となる入力交流電源から供給される交流電圧を直流電圧に変換する交流直流変換手段と、
   前記交流直流変換手段により出力された直流電圧を交流電圧に変換し、前記負荷へエネルギーを供給する直流交流変換手段と、
   前記交流直流変換手段により出力された直流電圧のエネルギーを蓄積し、前記蓄積したエネルギーを負荷へ放出するキャパシタと、
   前記交流直流変換手段と直流交流変換手段との間の直流バスと、前記キャパシタとの間に接続され、前記負荷が大きいときは、前記直流バスの電圧が所定の直流バス電圧指令になるように制御し、前記負荷が小さいときは、前記キャパシタの電圧が所定のキャパシタ電圧指令になるように制御し、前記制御を切換えて前記キャパシタのエネルギーを蓄積及び放出する昇降圧チョッパと、
   を備えたことを特徴とする電源装置。
2. 請求項１に記載の電源装置において、
   さらに、前記昇降圧チョッパを動作させるゲート信号生成手段を備え、
   前記昇降圧チョッパは、前記直流バスの電圧及びキャパシタの電圧を昇圧するための昇圧用トランジスタ及び降圧するための降圧用トランジスタを有し、
   前記ゲート信号生成手段は、前記直流バス電圧指令または前記キャパシタ電圧指令に基づいてゲート信号を生成し、前記ゲート信号を昇圧用トンランジスタまたは降圧用トランジスタのうちのいずれか一方のトランジスタに出力する、ことを特徴とする電源装置。
3. 請求項２に記載の電源装置において、
   前記ゲート信号生成手段は、前記直流バスを流れる負荷電流が所定の値以上の場合、前記直流バス電圧指令に基づいたゲート信号を生成し、前記負荷電流が所定の値よりも小さい場合、前記キャパシタ電圧指令に基づいたゲート信号を生成する、ことを特徴とする電源装置。
4. 請求項１から３までのいずれか一項に記載の電源装置において、
   前記直流バス電圧指令を、前記入力交流電源による交流直流変換手段のピーク電圧よりも高い値に設定された指令とする、ことを特徴とする電源装置。
5. 請求項１から４までのいずれか一項に記載の電源装置において、
   前記キャパシタ電圧指令を、前記キャパシタにおいて蓄積可能な電気エネルギーの半分に相当する電圧値に設定された指令とする、ことを特徴とする電源装置。
6. 請求項２に記載の電源装置において、
   前記ゲート信号生成手段は、
   前記直流バス電圧指令と直流バスの電圧との間の偏差がゼロになるように、昇降圧チョッパ電流指令を生成する第１の制御器と、
   前記キャパシタ電圧指令とキャパシタの電圧との間の偏差がゼロになるように、昇降圧チョッパ電流指令を生成する第２の制御器と、
   前記直流バスを流れる負荷電流が所定の値以上の場合、前記第１の制御器により生成された昇降圧チョッパ電流指令と前記昇降圧チョッパを流れる電流との間の偏差がゼロになるように制御指令を生成し、前記直流バスを流れる負荷電流が所定の値よりも小さい場合、前記第２の制御器により生成された昇降圧チョッパ電流指令と前記昇降圧チョッパを流れる電流との間の偏差がゼロになるように制御指令を生成する電流制御器と、
   前記電流制御器により生成された制御指令に基づいてＰＷＭ信号を生成するＰＷＭ制御器と、を備え、
   前記ＰＷＭ制御器により生成されたＰＷＭ信号をゲート信号として、前記昇降圧チョッパ電流指令に基づいて、前記昇圧用トンランジスタまたは降圧用トランジスタのうちのいずれか一方のトランジスタに出力する、ことを特徴とする電源装置。
7. 請求項６に記載の電源装置において、
   前記ゲート信号生成手段は、
   さらに、前記昇降圧チョッパ電流指令の極性に基づいて、前記昇圧用トンランジスタまたは降圧用トランジスタのうちのいずれか一方のトランジスタに前記ゲート信号を出力する演算器、を備えたことを特徴とする電源装置。

Images