JP2010087374A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010087374A
JP2010087374A JP2008256802A JP2008256802A JP2010087374A JP 2010087374 A JP2010087374 A JP 2010087374A JP 2008256802 A JP2008256802 A JP 2008256802A JP 2008256802 A JP2008256802 A JP 2008256802A JP 2010087374 A JP2010087374 A JP 2010087374A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor device
type gan
aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008256802A
Other languages
English (en)
Other versions
JP5271022B2 (ja
Inventor
Daigo Kikuta
大悟 菊田
Tetsuo Narita
哲生 成田
Shigemasa Soejima
成雅 副島
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2008256802A priority Critical patent/JP5271022B2/ja
Priority to PCT/IB2009/007033 priority patent/WO2010038150A1/en
Publication of JP2010087374A publication Critical patent/JP2010087374A/ja
Application granted granted Critical
Publication of JP5271022B2 publication Critical patent/JP5271022B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】縦型のＧａＮ系半導体装置の耐圧性能を向上する。
【解決手段】 ｎ−型のＧａＮ層６にp型のＧａＮ層１０が積層されており、ｐ型のＧａＮ層１０にｐ型のＧａＮ層１０を貫通するアパーチャー２８が形成されており、そのアパーチャー２８にｎ型のＧａＮ層２６が充填されている。ｎ型のＧａＮ層６の一部に浮遊電流ブロック領域８が形成されている。半導体装置のオフ時に、浮遊電流ブロック領域８からｎ型のＧａＮ層６に向かって空乏層が広がり、アパーチャー２８を充填しているｎ型のＧａＮ層２６の電位が低下し、ゲート絶縁膜２０の表面と裏面の間にかかる電位差が減少する。半導体装置の耐圧性能が改善される。浮遊電流ブロック領域８は、ｐ型領域であってもよく、深い準位をもった領域であってもよい。
【選択図】図１

Description

本発明は、III族窒化物系化合物半導体で形成した半導体装置に関する。
III族窒化物系化合物半導体で半導体装置を実現する開発がおこなわれており、その例が特許文献１に開示されている。
特許文献１に記載の半導体装置は、ｎ型のIII族窒化物系化合物半導体で形成されている下層に、p型のIII族窒化物系化合物半導体で形成されている上層が積層された構造を備えている。ｐ型の上層には、その上層を貫通するアパーチャーが形成されており、そのアパーチャーには、ｎ型またはｉ型のIII族窒化物系化合物半導体が充填されている。
半導体装置がオンすると、アパーチャーを充填しているIII族窒化物系化合物半導体と、その下部に位置しているｎ型のIII族窒化物系化合物半導体を電流が流れる。電流は、アパーチャーを介して半導体層を縦方向に流れる。
特開２００７-５７６４号公報
半導体装置のオフ時には、p型のIII族窒化物系化合物半導体から、アパーチャーを充填しているｎ型またはｉ型のIII族窒化物系化合物半導体と、下層を構成しているｎ型のIII族窒化物系化合物半導体に向けて空乏層が広がるはずである。アパーチャーに空乏層が広がれば、表面側電極と裏面側電極の間に高い電圧がかかっても、その空乏層で耐圧を確保できるはずである。ところが実際には、高い耐圧を確保することが難しい。
その原因を追究したところ、その原因は下記であろうと推定できるに至った。
(1)上記構造を製造する場合、ｎ型のIII族窒化物系化合物半導体で形成されている下層に、p型のIII族窒化物系化合物半導体で形成されている上層が積層された積層構造を製造する。ついで、上層の表面の一部からエッチングして上層を貫通するアパーチャーを製造する。上層を貫通するアパーチャーを製造するために、上層の表面から上層の裏面に達するまでエッチングを続ける。すなわち、アパーチャーの底面にｎ型の下層が露出するまでエッチングを続ける。アパーチャーの底面に露出したｎ型の下層の表面もまたエッチングされる。
(2) アパーチャーの底面に露出したｎ型の下層の表面からｎ型またはｉ型のIII族窒化物系化合物半導体を結晶成長し、アパーチャーにｎ型またはｉ型のIII族窒化物系化合物半導体を充填する。
(3) アパーチャーの底面に露出したｎ型の下層の表面はエッチングされており、各種の損傷が生じており、強くｎ型化している。
現状の技術では、アパーチャーを充填しているｎ型またはｉ型のIII族窒化物系化合物半導体と、その下方に位置しているｎ型のIII族窒化物系化合物半導体の間に、強くｎ型化した領域が形成されてしまう。この領域が形成されると、半導体装置のオフ時に、アパーチャーを充填しているIII族窒化物系化合物半導体に向けて空乏層が広く広がることができない。すなわち、現状の技術では、半導体装置のオフ時にアパーチャーを充填しているIII族窒化物系化合物半導体に向けて広く広がる空乏層によって耐圧を確保することができない。
アパーチャーが形成されているp型のIII族窒化物系化合物半導体層の上には、半導体装置の特性に合わせて種々の半導体構造が作られる。特許文献１の技術では、III族窒化物系化合物半導体で形成されている表面側下層と、その表面側下層よりもバンドギャップが広いIII族窒化物系化合物半導体で形成されている表面側上層が積層されているヘテロ構造を形成することによって、ＨＥＭＴを実現している。そのほかに、ＭＯＳＦＥＴ構造を実現することもできる。
半導体装置のオフ時にアパーチャーに向けて広く広がる空乏層によって耐圧を確保することができなければ、p型のIII族窒化物系化合物半導体層の上部に形成されている半導体構造に高い電圧がかかってしまう。この結果、例えばゲート絶縁層の表面と裏面の間に高い電圧がかかってゲート絶縁層が損傷する結果が生じる。
本発明は、アパーチャーが形成されているIII族窒化物系化合物半導体層を有する半導体装置の耐圧を向上することを目的に開発されたものである。
本発明の半導体装置は、ｎ型のIII族窒化物系化合物半導体で形成されている下層に、p型のIII族窒化物系化合物半導体で形成されている上層が積層されている積層構造を備えている。上層には、上層を貫通するアパーチャーが形成されており、そのアパーチャーには、ｎ型またはｉ型のIII族窒化物系化合物半導体が充填されている。
本発明の半導体装置は、ｎ型の下層の一部に、浮遊電流ブロック領域が形成されていることを特徴とする。
ｎ型の下層の一部に浮遊電流ブロック領域が形成されていると、浮遊電流ブロック領域からｎ型の下層に向けて空乏層が伸びる。この結果、アパーチャーを充填しているｎ型またはｉ型のIII族窒化物系化合物半導体にかかる電圧が減少し、p型のIII族窒化物系化合物半導体層の上部に形成されている半導体構造に高い電圧がかからないようになる。
ｎ型の下層の一部に浮遊電流ブロック領域が形成されていると、半導体装置の耐圧能力が向上する。
p型のIII族窒化物系化合物半導体層の上部に形成されている半導体構造は制約されない。例えば、III族窒化物系化合物半導体で形成されている表面側下層に、その表面側下層よりもバンドギャップが広いIII族窒化物系化合物半導体で形成されている表面側上層が積層されているヘテロ構造が形成されていてもよい。p型の上層の上にヘテロ構造が形成されている場合でも、ｎ型の下層の一部に浮遊電流ブロック領域を形成することによって、半導体装置の耐圧能力が向上する。
あるいは、III族窒化物系化合物半導体で形成されている表面側層と、その表面側層の表面を覆っているゲート絶縁層と、そのゲート絶縁層の表面に形成されているゲート電極で構成されているＦＥＴ構造が形成されていてもよい。p型の上層の上にＦＥＴ構造が形成されている場合でも、ｎ型の下層の一部に浮遊電流ブロック領域を形成することによって、半導体装置の耐圧能力が向上する。
半導体基板を平面視した状態における浮遊電流ブロック領域の形成範囲は、特に制約されるものではないが、浮遊電流ブロック領域の形成範囲と、アパーチャーの形成範囲が重複することが好ましい。
この場合、アパーチャーを充填しているｎ型のIII族窒化物系化合物半導体にかかる電圧が顕著に低下し、半導体装置の耐圧能力が効果的に向上する。
浮遊電流ブロック領域の形成範囲が、アパーチャーの形成範囲よりも広く広がっていることが好ましい。この場合、浮遊電流ブロック領域の形成範囲とアパーチャーの形成範囲の間にずれが生じても、アパーチャーの形成範囲を浮遊電流ブロック領域で覆っておく関係が確保される。製造時の位置精度に関する要求が緩和される。
ｎ型の下層の一部に存在している半導体が、伝導帯と価電子帯の中間値よりも価電子帯側の深い準位を持っていれば、その深い準位を持っている半導体が、電流が流れることを阻止する。
あるいは、ｎ型の下層の一部に存在している半導体がｐ型であれば、そのｐ型の半導体が、電流が流れることを阻止する。
浮遊電流ブロック領域は、いずれであってもよい。
本発明によると、ｎ型のIII族窒化物系化合物半導体で形成されている下層に、p型のIII族窒化物系化合物半導体で形成されている上層が積層されている積層構造を備えているとともに、ｐ型の上層を貫通するアパーチャーが形成されている型式の半導体装置の耐圧能力を向上させることができる。
本発明を実施する場合、III族窒化物系化合物半導体にＧａＮを用いることができる。それよりもバンドギャップが広いIII族窒化物系化合物半導体にはＡｌＧａＮを用いることができる。
浮遊電流ブロック領域を製造するためには、ｎ型のＧａＮ下層の形成処理を途中で停止し、Ａｌ，Ｍｇ，Ｃ，Ｚｅ，Ｆｅなどの不純物を取り込みながらＧａＮをエピタキシャル成長する方法を実施してＧａＮによって形成されている電流ブロック層を形成する。次にＧａＮで形成されている電流ブロック層の一部を残してエッチングして除去する。その後にｎ型のＧａＮ下層の形成処理を再開する。それによってｎ型のＧａＮ下層のなかに、周囲から隔離（絶縁）されており、電圧が周囲の電圧によって変動する電流ブロック領域が形成される。すなわち、浮遊電流ブロック領域が形成される。
あるいは、ｎ型のＧａＮ下層の形成処理を途中で停止し、その一部の領域にＡｌ，Ｍｇ，Ｃ，Ｚｅ，Ｆｅなどの不純物をイオン注入し、その後にｎ型のＧａＮ下層の形成処理を再開する。それによってｎ型のＧａＮ下層のなかに、電圧が周囲の電圧によって変動する浮遊電流ブロック領域を形成する。
(第１実施例)
図1は、第１実施例の半導体装置３０の断面図を示している。第１実施例の半導体装置は、ＧａＮとＡｌＧａＮのヘテロ接合を利用するＨＥＭＴであり、ソース電極１４とドレイン電極２が表裏両面に別れて形成されている。縦型の半導体装置である。
裏面側から順に、ドレイン電極２、ｎ＋型のＧａＮ層４、ｎ−型のＧａＮ層６、アパーチャー２８が形成されているｐ型のＧａＮ層１０、ｉ型のＧａＮ層２４、ＡｌＧａＮ層２２、ゲート絶縁層２０、ゲート電極１８が積層されている。アパーチャー２８には、ＧａＮ層２６が充填されている。ＧａＮ層２６は、ｉ型のＧａＮ層２４と同一工程で製造されており、ｉ型のＧａＮが結晶成長する条件で製造している。しかしながら、アパーチャー内のように周囲を壁面で囲まれた部位では、壁面で囲まれていない平面上で結晶成長する場合に比して、結晶成長時に不純物が取り込まれやすい。そのために、アパーチャー２８内に成長するＧａＮ層２６は、リアクタ内の残留不純物によって、高濃度のｎ型になりやすい。ｎ＋型のＧａＮ層４はドレインコンタクト層として機能し、ｎ−型のＧａＮ層６はドリフト層として機能する。
アパーチャー２８を挟む両サイドに、ｐ＋型のＧａＮ領域１２が形成されている。ｐ＋型のＧａＮ領域１２は、ｐ型のＧａＮ層１０の一部に形成されている。ｐ＋型のＧａＮ層１２は、ｐコンタクト領域１２として機能する。
アパーチャー２８を挟む両サイドに、ｎ＋型のＧａＮ領域１６が形成されている。ｎ＋型のＧａＮ領域１６は、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２に接している。ｎ＋型のＧａＮ領域１６は、ソースコンタクト領域１６として機能する。
アパーチャー２８を挟む両サイドに、ソース電極１４が形成されている。ソース電極１４は、ソースコンタクト領域１６とｐコンタクト領域１２に接している。
ｎ−型のＧａＮ層６の中に、浮遊電流ブロック領域８が埋め込まれている。浮遊電流ブロック領域８は、半導体装置３０を平面視したときに、アパーチャー２８とオーバラップする範囲に形成されている。正確にいうと、浮遊電流ブロック領域８は、アパーチャー２８とオーバラップする範囲を超えて広がっており、浮遊電流ブロック領域８の形成範囲が意図するものからずれても、アパーチャー２８とオーバラップする範囲には必ず浮遊電流ブロック領域８が存在する関係を満たしている。
半導体装置３０は、ドレイン電極２を直流電源の高電位側に接続し、ソース電極１４を接地して用いる。
ゲート電極１８に正電圧を印加しない状態では、ｐ型のＧａＮ層１０とｉ型のＧａＮ層２４の界面からｉ型のＧａＮ層２４に向けて空乏層が広がる。その空乏層は、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２のヘテロ接合界面にも広がる。ゲート電極１８に正電圧を印加しないと、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２のヘテロ接合界面にキャリアが存在せず、ドレイン電極２からソース電極１４に電流が流れない。半導体装置３０は、ノーマリオフの特性を備えている。
ゲート電極１８に正電圧を印加すると、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２のヘテロ接合界面に広がっていた空乏層が消失する。すると、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２のヘテロ接合界面に生じる量子井戸によって、その接合界面に２次元の電子ガスが発生する。電子がｉ型のＧａＮ層２４とＡｌＧａＮ層２２のヘテロ接合界面を高速に移動する状態となる。ソース電極１４から供給された電子は、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２のヘテロ接合界面を高速に移動し、アパーチャー２８の上部の位置において、ｉ型のＧａＮ層２４を縦方向に流れ、アパーチャー２８を充填しているＧａＮ層２６を縦に流れ、ｎ−型のＧａＮ層６を縦に流れ、ｎ＋型のＧａＮ層４を縦に流れてドレイン電極２に至る。ゲート電極１８に正電圧を印加すると、ドレイン電極２からソース電極１４に電流が流れる。
電子がｎ−型のＧａＮ層６を縦に流れるときに、アパーチャー２８の直下には浮遊電流ブロック領域８が存在するので、電子は、浮遊電流ブロック領域８を迂回しながら、ｎ−型のＧａＮ層６を縦に流れる。電子が浮遊電流ブロック領域８を迂回して流れることによって半導体装置３０のオン抵抗は若干増加するが、特段の問題はない。
ゲート電極１８に正電圧を印加しない状態では、ドレイン電極２に高電位が印加され、ソース電極１４が接地されている。ｎ＋型のＧａＮ層４は低抵抗であり、ｎ＋型のＧａＮ層４のほぼ全域がドレイン電極２の高電位に等しくなる。ｐ型のＧａＮ層１０も低抵抗であり、ソース電極１４が接地されているので、ｐ型のＧａＮ層１０のほぼ全域が接地電圧に維持される。その一方において、ｉ型のＧａＮ層２４とＡｌＧａＮ層２２は高抵抗なので、ソース電極１４が接地されていても、その全域が接地電位となるわけでない。特に、アパーチャー２８の上部に位置する範囲のｉ型のＧａＮ層２４とＡｌＧａＮ層２２は、ソース電極１４から離れているので、接地電位とならない。
このとき、浮遊電流ブロック領域８が存在しないと、アパーチャー２８を充填しているＧａＮ層２６が高電位となり、アパーチャー２８の上部に位置しているｉ型のＧａＮ層２４とＡｌＧａＮ層２２の電位が上昇してしまう。図２は、図１のIIに示す範囲の等電位線ａの分布を示す。ただし、浮遊電流ブロック領域８が存在しない場合を図示している。アパーチャー２８を充填しているＧａＮ層２６、アパーチャー２８の上部に位置している範囲のｉ型のＧａＮ層２４とＡｌＧａＮ層２２のいずれも高電圧となり、ゲート絶縁層２０の表面と裏面の間に大きな電圧差が印加されることが分る。ゲート絶縁層２０は、ゲート電極１８に正電圧を印加して半導体装置３０をオンする際の閾値電圧を低くしたいことから、薄くする必要がある。薄いゲート絶縁層２０の表面と裏面の間に大きな電圧差が印加されと、ゲート絶縁層２０が破壊されてしまう。浮遊電流ブロック領域８が存在しない半導体装置３０では、耐圧能力が低い。耐圧能力を上げようとすると、ゲート絶縁層２０を厚くする必要があり、半導体装置３０をオンする際の閾値電圧が上がってしまう。
図３は、図２と同じ図であるが、浮遊電流ブロック領域８が形成されている場合を示す。この場合、等電位線ｂが浮遊電流ブロック領域８の下にまわり込み、アパーチャー２８を充填しているＧａＮ層２６と、アパーチャー２８の上部に位置している範囲のｉ型のＧａＮ層２４とＡｌＧａＮ層２２の電位が低下する。浮遊電流ブロック領域８を形成すると、ゲート絶縁層２０の表面と裏面の間に大きな電圧差が印加されるのを防止できる。浮遊電流ブロック領域８を形成すると、半導体装置３０の耐圧能力が改善される。ゲート絶縁層２０を厚くする必要がなく、半導体装置３０をオンする際の閾値電圧が上昇してしまうことがない。
図４から図１０は、半導体装置３０の製造工程を示す。図４は、ｎ＋型のＧａＮ層４となる基板を用意し、ｎ＋型のＧａＮ層４の上面にＭＯＣＶＤ法によってｎ−型のＧａＮ層６を結晶成長し、ｎ−型のＧａＮ層６の上面に浮遊電流ブロック層８ａを結晶成長した段階を示す。ｎ−型のＧａＮ層６の厚みは10μｍであり、不純物濃度は２×１０１６ｃｍ−３である。この段階の浮遊電流ブロック層８ａはパターニングされておらず、一様に広がっている。
浮遊電流ブロック層８ａは、Ａｌ，Ｃ，Ｆｅなどの不純物を取り込みながら、ＧａＮ層を結晶成長することで形成する。Ａｌ，Ｃ，Ｆｅなどの不純物を取り込みながらＧａＮ層を結晶成長すると、伝導体と価電子帯の中間値よりも価電子帯側に準位を持つ深い準位が形成され、その深い準位が電子をトラップして電流が流れるのをブロックする。実際には、価電子帯から0.2〜1.7ｅｖだけ禁制帯域に入り込んだ準位が形成される。深い準位の密度が１０１８〜２０ｃｍ−３となる程度の量の不純物を添加する。浮遊電流ブロック層８ａは、約５００ｎｍの厚みに形成する。
ＭｇまたはＺｎなどの不純物を取り込みながら、ＧａＮ層を結晶成長することで浮遊電流ブロック層８ａ形成してもよい。この場合は、ｐ型のＧａＮ層が結晶成長する。ｐ型のＧａＮ層も浮遊電流ブロック層８ａとして機能する。
図５は、ＧａＮ結晶で形成されている浮遊電流ブロック層８ａの上面の全域にＳｉＯ２のマスク層３２を形成し、後で浮遊電流ブロック領域８を形成する範囲のマスク層３２を残存し、それ以外の範囲のマスク層３２をフォトリソグラフィーとエッチングによって除去した状態を示す。
図６は、局所的に残存したマスク層３２をマスクにして塩素系プラズマエッチングを実施し、マスク層３２から露出している範囲の浮遊電流ブロック層８ａを除去した状態を示す。この段階で、浮遊電流ブロック領域８が形成される。
図７は、マスク層３２を除去した状態を示す。
図８は、ｎ−型のＧａＮ層６とＧａＮ結晶で形成されている浮遊電流ブロック領域８の上面に、ｎ−型のＧａＮ層６を再び結晶成長し、ついでｐ型のＧａＮ層１０を結晶成長した段階を示す。浮遊電流ブロック領域８の上面に、厚さ２μｍのｎ−型のＧａＮ層６を結晶成長する。ｎ−型のＧａＮ層６の不純物濃度は、２×１０１６ｃｍ−３程度とする。ｐ型のＧａＮ層１０の厚みは０．５μｍとし、不純物濃度は、１０１９ｃｍ−３程度とする。この段階のｐ型のＧａＮ層１０にはアパーチャー２８が形成されておらず、一様に広がっている。
図９は、ｐ型のＧａＮ層１０の上面の全域にＳｉＯ２のマスク層３４を形成し、フォトリソグラフィーとエッチングによって、後でアパーチャー２８を形成する範囲のマスク層３４を除去した状態を示す。
図１０は、局所的に残存したマスク層３４をマスクにしてドライエッチング（塩素系プラズマエッチング）を実施し、マスク層３４から露出している範囲のｐ型のＧａＮ層１０を除去した状態を示す。この段階で、ｐ型のＧａＮ層１０にアパーチャー２８が形成される。この段階では、アパーチャー２８の底面に露出するｎ−型のＧａＮ層６の表面もエッチングされ、各種の損傷が生じる。また強くｎ型化する。図１０の状態が得られた後に、マスク層３４を除去する。
図１１は、ｐ型のＧａＮ層１０の表面と、アパーチャー２８の底面に露出するｎ−型のＧａＮ層６の表面に、ｉ型のＧａＮ層２６，２４を結晶成長し、ｉ型のＧａＮ層２４の表面にＡｌＧａＮ層２２を結晶成長した段階を示す。ｉ型のＧａＮ層２４が結晶成長する条件で結晶成長しても、アパーチャー２８内に形成されるＧａＮ層２６はｎ型となる。本実施例では、浮遊電流ブロック領域８を利用するので、アパーチャー２８内に形成されるＧａＮ層２６がｎ型となっても、耐圧が低下することがない。ｉ型のＧａＮ層２６，２４の代わりにｎ型のＧａＮ層２６，２４を結晶成長してもよい。あるいはｐ型のＧａＮ層２６，２４を結晶成長してもよい。ただしｐ型を利用する場合には、ｐ型のＧａＮｓ層１０よりも低濃度とする。
結晶成長の条件によっては、アパーチャー２８内に形成されるＧａＮ層２６をｉ型とすることができる。その場合でも、ｎ−型のＧａＮ層６とｉ型のＧａＮ層２６の界面に強くｎ型化した領域が発生し、その領域が半導体装置の耐圧を低下させる。本実施例では、浮遊電流ブロック領域８を利用するので、強くｎ型化した領域が形成されても、耐圧が低下することがない。
図１２は、ＡｌＧａＮ層２２とｉ型のＧａＮ層２４を選択的にエッチングしてｐ型のＧａＮ層１０とｉ型のＧａＮ層２４の表面の一部を露出し、ｐコンタクト領域１２とソースコンタクト領域１６を形成し、ゲート絶縁層２０、ゲート電極１８、ソース電極１４、ドレイン電極２を形成した段階を示す。以上によって、半導体装置３０が製造される。
（製造方法の第２実施例）
図１３から図２１に製造方法の第２実施例を示す。
図１３は、ｎ＋型のＧａＮ層４となる基板を用意し、ｎ＋型のＧａＮ層４の上面にｎ−型のＧａＮ層６を結晶成長した段階を示す。
図１４は、ｎ−型のＧａＮ層６の上面の全域にＳｉＯ２のマスク層３６を形成し、後で浮遊電流ブロック領域８を形成する範囲のマスク層３６をフォトリソグラフィーとエッチングによって除去した状態を示す。
図１５は、局所的に残存したマスク層３６をマスクにしてＡｌ，Ｃ，Ｆｅ，Ｍｇ，Ｚｎなどの不純物をイオン注入した段階を示す。Ａｌ，Ｃ，Ｆｅ，Ｍｇ，Ｚｎなどの不純物をイオン注入すると、伝導体と価電子帯の中間値よりも価電子帯側に準位を持つ深い準位が形成され、電子をトラップして電流が流れるのをブロックする。実際には、価電子帯よりも０．２〜１．７ｅｖだけ禁制帯域に入り込んだ準位が形成される。深い準位が１０１８〜２０ｃｍ−３の密度が得られる程度に不純物を添加する。浮遊電流ブロック領域８は、約５００ｎｍの厚みに形成する。
図１６は、マスク層３６を除去した状態を示す。
図１７は、一部に浮遊電流ブロック領域８が形成されているｎ−型のＧａＮ層６の上面に、ｎ−型のＧａＮ層６を再び結晶成長し、ついでｐ型のＧａＮ層１０を結晶成長した段階を示す。浮遊電流ブロック領域８の上面に、厚さ２μｍのｎ−型のＧａＮ層６を結晶成長する。ｎ−型のＧａＮ層６の不純物濃度は、２×１０１６ｃｍ−３程度とする。ｐ型のＧａＮ層１０の厚みは０．５μｍとし、不純物濃度は、１０１９ｃｍ−３程度とする。この段階のｐ型のＧａＮ層１０にはアパーチャー２８が形成されておらず、一様に広がっている。
図１８〜２１は、図９〜１２に同じであり、重複記載を省略する。
(第２実施例の半導体装置)
図２２は、第２実施例の半導体装置４０を示す。この実施例では、ｎ−型のＧａＮ結晶で形成されているドリフト層６内に、浮遊電流ブロック領域８ｂが分散して配置されている。この場合、隣接する浮遊電流ブロック８ｂ同士の間隔が、半導体装置４０のオフ時に浮遊電流ブロック８ａからｎ型のドリフト層６に向けて伸びる空乏層同士がコンタクトする長さに管理されている。この場合、アパーチャー２８の下方に、浮遊電流ブロック領域８ｂが形成されていない範囲があってもよい。
(第３実施例の半導体装置)
図２３は、第３実施例の半導体装置５０を示す。この実施例では、浮遊電流ブロック８ｃが２層に分かれて分散配置されている。浮遊電流ブロック領域が３層以上に分かれて分散配置されていてもよい。
（第4実施例の半導体装置）
図２４は、第４実施例の半導体装置６０を示す。この実施例では、ＡｌＧａＮ層２２が存在しない。ｉ型のＧａＮ層２４の上に直接にゲート絶縁層２０が形成されており、その表面にゲート電極１８が形成されている。
ＡｌＧａＮ層２２が存在しない半導体装置６０は、ＭＯＳＦＥＴとして動作する。この場合も浮遊電流ブロック領域８によって耐圧能力が向上する。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置の縦断面図を示す。 浮遊電流ブロック領域が形成されていない半導体装置の等電位線の分布を示す。 浮遊電流ブロック領域が形成されている半導体装置の等電位線の分布を示す。 第１実施例の半導体装置の製造工程の一部を実施した状態の断面を示す。 図４に続いて製造工程の一部をさらに実施した状態の断面を示す。 図５に続いて製造工程の一部をさらに実施した状態の断面を示す。 図６に続いて製造工程の一部をさらに実施した状態の断面を示す。 図７に続いて製造工程の一部をさらに実施した状態の断面を示す。 図８に続いて製造工程の一部をさらに実施した状態の断面を示す。 図９に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１０に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１１に続いて製造工程の一部をさらに実施した状態の断面を示す。 第１実施例の半導体装置の別の製造工程を示す図であり、製造工程の一部を実施した状態の断面を示す。 図１３に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１４に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１５に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１６に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１７に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１８に続いて製造工程の一部をさらに実施した状態の断面を示す。 図１９に続いて製造工程の一部をさらに実施した状態の断面を示す。 図２０に続いて製造工程の一部をさらに実施した状態の断面を示す。 第２実施例の半導体装置の断面図を示す。 第３実施例の半導体装置の断面図を示す。 第４実施例の半導体装置の断面図を示す。
符号の説明
２：ドレイン電極
４：ドレインコンタクト層（ｎ＋型ＧａＮ層）
６：ドリフト層（ｎ−型ＧａＮ層）
８：浮遊電流ブロック領域（深い準位を持つＧａＮ領域またはｐ型のＧａＮ領域）
１０：ｐ型ＧａＮ層
１２：ｐ型コンタクト領域
１４：ソース電極
１６：ソースコンタクト領域
１８：ゲート電極
２０：ゲート絶縁層
２２：ＡｌＧａＮ層
２４：ｉ型のＧａＮ層
２６：アパーチャーを充填しているＧａＮ層
２８：アパーチャー
３０:半導体装置
３２，３４，３６：マスク
４０，５０，６０：半導体装置

Claims (7)

  1. ｎ型のIII族窒化物系化合物半導体で形成されている下層に、p型のIII族窒化物系化合物半導体で形成されている上層が積層されており、
    その上層を貫通するアパーチャーが形成されており、
    そのアパーチャーにｎ型またはｉ型のIII族窒化物系化合物半導体が充填されており、
    前記下層の一部に、浮遊電流ブロック領域が形成されていることを特徴とする半導体装置。
  2. III族窒化物系化合物半導体で形成されている表面側下層の表面に、その表面側下層よりもバンドギャップが広いIII族窒化物系化合物半導体で形成されている表面側上層が積層されているヘテロ構造が、前記上層の上に形成されていることを特徴とする請求項１の半導体装置。
  3. III族窒化物系化合物半導体で形成されている表面側層と、その表面側層の表面を覆っているゲート絶縁層と、そのゲート絶縁層の表面に形成されているゲート電極で構成されているＦＥＴ構造が、前記上層の上に形成されていることを特徴とする請求項１の半導体装置。
  4. 半導体基板を平面視した状態において、前記浮遊電流ブロック領域の形成範囲と、前記アパーチャーの形成範囲が重複することを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 半導体基板を平面視した状態において、前記浮遊電流ブロック領域の形成範囲が、前記アパーチャーの形成範囲よりも広く広がっていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  6. 前記浮遊電流ブロック領域が、半導体の伝導帯と価電子帯の中間値よりも価電子帯側の深い準位を持っていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記浮遊電流ブロック領域が、ｐ型の半導体で形成されていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
JP2008256802A 2008-10-01 2008-10-01 半導体装置 Active JP5271022B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008256802A JP5271022B2 (ja) 2008-10-01 2008-10-01 半導体装置
PCT/IB2009/007033 WO2010038150A1 (en) 2008-10-01 2009-09-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256802A JP5271022B2 (ja) 2008-10-01 2008-10-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2010087374A true JP2010087374A (ja) 2010-04-15
JP5271022B2 JP5271022B2 (ja) 2013-08-21

Family

ID=41549874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256802A Active JP5271022B2 (ja) 2008-10-01 2008-10-01 半導体装置

Country Status (2)

Country Link
JP (1) JP5271022B2 (ja)
WO (1) WO2010038150A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114393A1 (ja) * 2011-02-23 2012-08-30 パナソニック株式会社 窒化物半導体装置
JP2012178403A (ja) * 2011-02-25 2012-09-13 Toyota Motor Corp ｐ型のＩＩＩ族窒化物半導体層を含む半導体装置
JP2014116600A (ja) * 2012-11-26 2014-06-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives エンハンスメントモードヘテロ接合トランジスタの製造方法
JP2017117996A (ja) * 2015-12-25 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012177699A1 (en) * 2011-06-20 2012-12-27 The Regents Of The University Of California Current aperture vertical electron transistors
CN103151392A (zh) * 2013-02-07 2013-06-12 电子科技大学 一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管
FR3005202B1 (fr) * 2013-04-30 2016-10-14 Commissariat Energie Atomique Procede de formation d'une zone implantee pour un transistor a heterojonction de type normalement bloque
FR3011981B1 (fr) * 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP2018046247A (ja) 2016-09-16 2018-03-22 株式会社東芝 半導体装置
CN109037327A (zh) * 2018-07-18 2018-12-18 大连理工大学 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN111063739A (zh) * 2019-12-10 2020-04-24 西安电子科技大学 基于SiO2电流阻挡层的氮化铝CAVET器件及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999039388A1 (de) * 1998-01-29 1999-08-05 Siemens Aktiengesellschaft Halbleiter-isolator-struktur mit reduzierter feldstärke an der oberfläche und verfahren zur herstellung derselben
JP2001523895A (ja) * 1997-11-13 2001-11-27 エービービー リサーチ リミテッド 半導体デバイスおよびＳｉＣトランジスタ
JP2003069040A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2007273856A (ja) * 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001523895A (ja) * 1997-11-13 2001-11-27 エービービー リサーチ リミテッド 半導体デバイスおよびＳｉＣトランジスタ
WO1999039388A1 (de) * 1998-01-29 1999-08-05 Siemens Aktiengesellschaft Halbleiter-isolator-struktur mit reduzierter feldstärke an der oberfläche und verfahren zur herstellung derselben
JP2003069040A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2007273856A (ja) * 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012114393A1 (ja) * 2011-02-23 2012-08-30 パナソニック株式会社 窒化物半導体装置
US8884332B2 (en) 2011-02-23 2014-11-11 Panasonic Corporation Nitride semiconductor device
JP2012178403A (ja) * 2011-02-25 2012-09-13 Toyota Motor Corp ｐ型のＩＩＩ族窒化物半導体層を含む半導体装置
JP2014116600A (ja) * 2012-11-26 2014-06-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives エンハンスメントモードヘテロ接合トランジスタの製造方法
JP2017117996A (ja) * 2015-12-25 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2010038150A1 (en) 2010-04-08
JP5271022B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5271022B2 (ja) 半導体装置
JP6174874B2 (ja) 半導体装置
JP6817559B2 (ja) 半導体装置
JP5954831B2 (ja) 半導体装置の製造方法
WO2017010040A1 (ja) 窒化物半導体装置
JP2008053448A (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
WO2013073127A1 (ja) 半導体装置及びその製造方法
WO2020213291A1 (ja) 窒化物半導体装置およびその製造方法
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP2011138916A (ja) 半導体装置およびその製造方法
WO2020158394A1 (ja) 窒化物半導体装置
JP2009060049A (ja) 窒化物系化合物半導体装置
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2018125500A (ja) 半導体装置及びその製造方法
JP5707463B2 (ja) 半導体装置とその製造方法
JP2008147593A (ja) Ｍｉｓ構造を内蔵するｈｅｍｔ
US20220165875A1 (en) Nitride semiconductor apparatus
CN114080691A (zh) 氮化物基半导体装置及其制造方法
WO2023042617A1 (ja) 半導体装置
KR20140115585A (ko) 멀티 필드 플레이트 트랜지스터 및 그 제조 방법
CN114207840B (zh) 氮化物基半导体装置及其制造方法
WO2021149599A1 (ja) 窒化物半導体装置の製造方法および窒化物半導体装置
JP5638225B2 (ja) へテロ接合電界効果トランジスタ及びその製造方法
WO2019003363A1 (ja) 半導体装置及びその製造方法
JP6047998B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5271022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250