JP2010079541A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2010079541A JP2010079541A JP2008246204A JP2008246204A JP2010079541A JP 2010079541 A JP2010079541 A JP 2010079541A JP 2008246204 A JP2008246204 A JP 2008246204A JP 2008246204 A JP2008246204 A JP 2008246204A JP 2010079541 A JP2010079541 A JP 2010079541A
- Authority
- JP
- Japan
- Prior art keywords
- redundancy
- control device
- semiconductor
- processing devices
- test apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体試験装置1は、半導体試験装置1を統括制御するテスタコントローラ10と、半導体デバイスの試験結果を用いてリダンダンシ演算を行うリダンダンシシステム20とを備える。リダンダンシシステム20は、オペレーティングシステム(OS)が起動されている状態でリダンダンシ演算を実行する複数のリダンダンシ演算装置40a〜40nと、これらを制御するリダンダンシ制御装置30とを備える。テスタコントローラ10は、半導体試験装置1の電源投入時に、リダンダンシ制御装置30及びリダンダンシ演算装置40a〜40nで用いられるOSを圧縮したOSである圧縮OS12を、バスBを介してリダンダンシ制御装置30及びリダンダンシ演算装置40a〜40nに直接転送する。
【選択図】図1
Description
この発明によると、半導体試験装置の電源投入時に、複数の処理装置の各々で起動されるオペレーティングシステムが、制御装置から複数の処理装置の各々に対して直接転送される。
また、本発明の半導体試験装置は、前記制御装置が、前記複数の処理装置の各々と所定のバス(B)を介して接続されており、当該バスを介して前記オペレーティングシステムを前記複数の処理装置にそれぞれ転送することを特徴としている。
また、本発明の半導体試験装置は、前記複数の処理装置が、前記制御装置によって管理されるアドレス空間(AS)に一部の領域(R1、R11〜Rn1)が割り当てられたメモリ(31、41a〜41n)をそれぞれ備えており、前記制御装置は、前記複数の処理装置の各々が備えるメモリの前記アドレス空間に割り当てられた領域を指定することで、前記オペレーティングシステムを前記複数の処理装置の各々に転送することを特徴としている。
また、本発明の半導体試験装置は、前記制御装置によって転送される前記オペレーティングシステムは、所定の圧縮方式によって圧縮されており、前記複数の処理装置は、前記制御装置により転送された前記オペレーティングシステム(12)をそれぞれ伸長してから起動することを特徴としている。
また、本発明の半導体試験装置は、前記制御装置が、前記複数の処理装置のうちの前記オペレーティングシステムの転送を完了した処理装置に対して転送完了を示す転送完了通知を行い、前記複数の処理装置は、前記制御装置からの前記転送完了通知を受けてから前記制御装置により転送された前記オペレーティングシステムをそれぞれ伸長することを特徴としている。
また、本発明の半導体試験装置は、前記複数の処理装置が、前記半導体デバイスに生じた不良の救済を行う上で必要なデータを前記半導体デバイスの試験結果を用いて作成するリダンダンシ演算を、前記所定の処理としてそれぞれ行うことを特徴としている。
10 テスタコントローラ
12 圧縮OS
30 リダンダンシ制御装置
31 メモリ
40a〜40n リダンダンシ演算装置
41a〜41n メモリ
AS アドレス空間
B バス
R1 公開領域
R11〜Rn1 公開領域
Claims (6)
- 半導体デバイスの試験を行う半導体試験装置において、
所定のオペレーティングシステムが起動されている状態で、所定の処理を行う複数の処理装置と、
前記複数の処理装置の各々で起動される前記オペレーティングシステムを、電源投入時に前記複数の処理装置にそれぞれ転送する制御装置と
を備えることを特徴とする半導体試験装置。 - 前記制御装置は、前記複数の処理装置の各々と所定のバスを介して接続されており、当該バスを介して前記オペレーティングシステムを前記複数の処理装置にそれぞれ転送することを特徴とする請求項1記載の半導体試験装置。
- 前記複数の処理装置は、前記制御装置によって管理されるアドレス空間に一部の領域が割り当てられたメモリをそれぞれ備えており、
前記制御装置は、前記複数の処理装置の各々が備えるメモリの前記アドレス空間に割り当てられた領域を指定することで、前記オペレーティングシステムを前記複数の処理装置の各々に転送する
ことを特徴とする請求項1又は請求項2記載の半導体試験装置。 - 前記制御装置によって転送される前記オペレーティングシステムは、所定の圧縮方式によって圧縮されており、
前記複数の処理装置は、前記制御装置により転送された前記オペレーティングシステムをそれぞれ伸長してから起動する
ことを特徴とする請求項1から請求項3の何れか一項に記載の半導体試験装置。 - 前記制御装置は、前記複数の処理装置のうちの前記オペレーティングシステムの転送を完了した処理装置に対して転送完了を示す転送完了通知を行い、
前記複数の処理装置は、前記制御装置からの前記転送完了通知を受けてから前記制御装置により転送された前記オペレーティングシステムをそれぞれ伸長する
ことを特徴とする請求項4記載の半導体試験装置。 - 前記複数の処理装置は、前記半導体デバイスに生じた不良の救済を行う上で必要なデータを前記半導体デバイスの試験結果を用いて作成するリダンダンシ演算を、前記所定の処理としてそれぞれ行うことを特徴とする請求項1から請求項5の何れか一項に記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008246204A JP5212865B2 (ja) | 2008-09-25 | 2008-09-25 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008246204A JP5212865B2 (ja) | 2008-09-25 | 2008-09-25 | 半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079541A true JP2010079541A (ja) | 2010-04-08 |
JP5212865B2 JP5212865B2 (ja) | 2013-06-19 |
Family
ID=42209921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008246204A Expired - Fee Related JP5212865B2 (ja) | 2008-09-25 | 2008-09-25 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5212865B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02105962A (ja) * | 1988-10-14 | 1990-04-18 | Mitsubishi Electric Corp | システム起動装置 |
JPH10105409A (ja) * | 1996-10-02 | 1998-04-24 | Sharp Corp | 装置用スレーブモジュール管理システム |
JPH11265289A (ja) * | 1998-03-16 | 1999-09-28 | Mitsubishi Electric Corp | 情報処理装置および情報処理装置の高速初期起動方法 |
JP2006170761A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 半導体集積回路テストシステム |
JP2008192227A (ja) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | Ic試験装置およびic試験方法 |
-
2008
- 2008-09-25 JP JP2008246204A patent/JP5212865B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02105962A (ja) * | 1988-10-14 | 1990-04-18 | Mitsubishi Electric Corp | システム起動装置 |
JPH10105409A (ja) * | 1996-10-02 | 1998-04-24 | Sharp Corp | 装置用スレーブモジュール管理システム |
JPH11265289A (ja) * | 1998-03-16 | 1999-09-28 | Mitsubishi Electric Corp | 情報処理装置および情報処理装置の高速初期起動方法 |
JP2006170761A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 半導体集積回路テストシステム |
JP2008192227A (ja) * | 2007-02-05 | 2008-08-21 | Yokogawa Electric Corp | Ic試験装置およびic試験方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5212865B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4124345B2 (ja) | 試験装置 | |
JP6228177B2 (ja) | コンピュータシステムにおけるオペレーティングシステムの通信ネットワーク経由でのロードおよびブートを最適化するための方法、コンピュータプログラム、および装置 | |
US9716612B2 (en) | Evaluation of field replaceable unit dependencies and connections | |
CN105373404A (zh) | 软件镜像烧录方法及设备 | |
US10802916B2 (en) | System and method to enable rapid recovery of an operating system image of an information handling system after a malicious attack | |
US20150278032A1 (en) | Providing services on system being recovered | |
US11043269B2 (en) | Performing a test of memory components with fault tolerance | |
CN111897697A (zh) | 服务器硬件故障修复方法和装置 | |
JP5373334B2 (ja) | 試験機器ネットワーク | |
TW202107283A (zh) | 用以測試包含處理單元與程式及/或資料記憶體之受測裝置的自動化測試設備、包含測試控制器、通向受測裝置的介面、共享記憶體之自動化測試設備和用以測試受測裝置之方法 | |
JP2010072843A (ja) | 検証用デバイス及び検証装置並びに検証システム | |
KR102104532B1 (ko) | 프로그래머블 표시기, 정보 처리 장치, 화면 데이터 작성 지원 프로그램, 및 화면 표시 시스템 | |
CN113268366A (zh) | 内核运行方法、设备和系统 | |
JP6217543B2 (ja) | 電子制御装置及び電子制御装置に対する記憶内容の書き換えシステム | |
JP5212865B2 (ja) | 半導体試験装置 | |
CN114490226B (zh) | Fpga芯片的原型验证方法、装置、计算机设备及介质 | |
JP2020112469A (ja) | 試験装置、試験方法、インタフェースユニット | |
TWI479323B (zh) | 多核心處理單元之進階可編程中斷控制器識別符(apic id)指定技術 | |
CN112948315A (zh) | 存储区域共享方法、存储介质及电子设备 | |
JP2019128608A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
US11811596B1 (en) | System and method for automating the remote provisioning of data processing systems | |
CN114003452A (zh) | 设备测试方法、控制设备、测试设备及存储介质 | |
TWI385404B (zh) | 電腦測試方法 | |
JP6338726B1 (ja) | サーバ管理装置、サーバ管理プログラムおよびサーバ管理方法 | |
JP2007065980A (ja) | プログラム試験装置及びプログラム試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121031 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |