JPH10105409A - 装置用スレーブモジュール管理システム - Google Patents
装置用スレーブモジュール管理システムInfo
- Publication number
- JPH10105409A JPH10105409A JP26165696A JP26165696A JPH10105409A JP H10105409 A JPH10105409 A JP H10105409A JP 26165696 A JP26165696 A JP 26165696A JP 26165696 A JP26165696 A JP 26165696A JP H10105409 A JPH10105409 A JP H10105409A
- Authority
- JP
- Japan
- Prior art keywords
- module
- slave
- address
- slave module
- download
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Stored Programmes (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 複数の基板を用いて構成される装置におい
て、装置の立ち上がりからスレーブモジュールへのプロ
グラムのダウンロードと動作確認を短時間で行なうこと
ができ、装置の機能追加やバージョンアップを容易にす
る装置用スレーブモジュール管理システムを提供する。 【解決手段】 複数のスレージモジュール１２と装置全
体を管理するマスタモジュール１１とバスシステムとを
備え、マスタモジュール１１からスレーブモジュール１
２にプログラムをダウンロードできるようにする。この
とき、スレーブモジュール１２は、該モジュールの固有
アドレスに加えて、複数のスレーブモジュールに共通の
ダウンロードアドレスを設定し、該モジュールの記憶手
段（ＲＡＭ）を各アドレスに対応して区分する。このダ
ウンロードアドレスを用いることにより、複数のスレー
ブモジュール１２に対して同時にダウンロードを行なう
ことができるようにする。
て、装置の立ち上がりからスレーブモジュールへのプロ
グラムのダウンロードと動作確認を短時間で行なうこと
ができ、装置の機能追加やバージョンアップを容易にす
る装置用スレーブモジュール管理システムを提供する。 【解決手段】 複数のスレージモジュール１２と装置全
体を管理するマスタモジュール１１とバスシステムとを
備え、マスタモジュール１１からスレーブモジュール１
２にプログラムをダウンロードできるようにする。この
とき、スレーブモジュール１２は、該モジュールの固有
アドレスに加えて、複数のスレーブモジュールに共通の
ダウンロードアドレスを設定し、該モジュールの記憶手
段（ＲＡＭ）を各アドレスに対応して区分する。このダ
ウンロードアドレスを用いることにより、複数のスレー
ブモジュール１２に対して同時にダウンロードを行なう
ことができるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のモジュール
がバスを共有するバスシステムを使用して構成される装
置において、プログラムもしくはデータをスレーブモジ
ュールにダウンロードするときのスレーブモジュール管
理システムに関する。
がバスを共有するバスシステムを使用して構成される装
置において、プログラムもしくはデータをスレーブモジ
ュールにダウンロードするときのスレーブモジュール管
理システムに関する。
【０００２】
【従来の技術】近年のデバイス技術や信号処理技術の進
歩により、ＣＰＵとその周辺装置を用いたマイクロコン
ピュータ（以下、マイコンと記す）が幅広く製品や機器
に組み込まれるようになっている。マイコンの最大の特
徴は、それを組み込んだ装置や基板の動作をプログラム
によって容易に変更可能なことである。この様なプログ
ラムは、マイコンのメモリ上に配置されマイコンの動作
を決定するが、その配置のされかたはＲＯＭによって固
定的に配置される方法から、ＲＡＭに外部装置からダウ
ンロードされる方法まで様々である。なかでも近年はＲ
ＡＭや外部装置の価格が低下していることから、上記の
ダウンロードを用いる方法が主流になりつつある。
歩により、ＣＰＵとその周辺装置を用いたマイクロコン
ピュータ（以下、マイコンと記す）が幅広く製品や機器
に組み込まれるようになっている。マイコンの最大の特
徴は、それを組み込んだ装置や基板の動作をプログラム
によって容易に変更可能なことである。この様なプログ
ラムは、マイコンのメモリ上に配置されマイコンの動作
を決定するが、その配置のされかたはＲＯＭによって固
定的に配置される方法から、ＲＡＭに外部装置からダウ
ンロードされる方法まで様々である。なかでも近年はＲ
ＡＭや外部装置の価格が低下していることから、上記の
ダウンロードを用いる方法が主流になりつつある。
【０００３】一方、通信装置や制御装置等の産業用の装
置では、ある機能を有する複数の基板を用いて装置を構
成する方法が良く用いられる。これは、装置の機能を１
枚の基板で実現しようとすると、基板が大きくなりすぎ
たり処理が複雑になるためで、複数の基板に機能を分散
することと、装置自体の保守やバージョンアップを容易
にすることが目的である。この様な考え方は一般的であ
り、従って装置を構成するための規格、例えば、ＶＭＥ
（Versa Module European)バス規格等も標準化されてい
る。また、この様な規格に準拠した部品や基板も市販さ
れており、容易に安価で入手することが可能である。
置では、ある機能を有する複数の基板を用いて装置を構
成する方法が良く用いられる。これは、装置の機能を１
枚の基板で実現しようとすると、基板が大きくなりすぎ
たり処理が複雑になるためで、複数の基板に機能を分散
することと、装置自体の保守やバージョンアップを容易
にすることが目的である。この様な考え方は一般的であ
り、従って装置を構成するための規格、例えば、ＶＭＥ
（Versa Module European)バス規格等も標準化されてい
る。また、この様な規格に準拠した部品や基板も市販さ
れており、容易に安価で入手することが可能である。
【０００４】ＶＭＥバスを用いた通信装置では、装置全
体の管理を行う基板であるマスタモジュールと、それぞ
れの機能を実現する基板である複数のスレーブモジュー
ルで装置が構成される。装置の構成はマスタモジュール
が管理しており、従って装置全体の機能や構成はマスタ
モジュールが把握することになる。
体の管理を行う基板であるマスタモジュールと、それぞ
れの機能を実現する基板である複数のスレーブモジュー
ルで装置が構成される。装置の構成はマスタモジュール
が管理しており、従って装置全体の機能や構成はマスタ
モジュールが把握することになる。
【０００５】ＶＭＥバスを用いた装置でプログラムのダ
ウンロードを行う場合には、まず、マスタモジュールが
それぞれのスレーブモジュールに対応したプログラムを
ハードディスク等の外部記憶装置から読み出す。次に、
マスタモジュールは読み出したプログラムを対応するス
レーブモジュールに転送し、スレーブモジュールは決め
られたスレーブモジュール上のＲＡＭにプログラムを配
置する。
ウンロードを行う場合には、まず、マスタモジュールが
それぞれのスレーブモジュールに対応したプログラムを
ハードディスク等の外部記憶装置から読み出す。次に、
マスタモジュールは読み出したプログラムを対応するス
レーブモジュールに転送し、スレーブモジュールは決め
られたスレーブモジュール上のＲＡＭにプログラムを配
置する。
【０００６】従来のダウンロード時のシステムを図１１
を参照にして説明する。図１１は、従来のシステムにお
けるデータの流れを示す図で、図中、１１はマスタモジ
ュール、１２はスレーブモジュールであり、この例で
は、同一機能を有する例えばＡタイプのスレーブモジュ
ールＡ−１，Ａ−２，Ａ−３が接続されているものとす
る。マスタモジュール１１は、スレーブモジュール１２
に固有に割り当てられたアドレスに対してデータアクセ
スを行うことでプログラムのダウンロードを行う。この
場合、スレーブモジュールＡ−１，Ａ−２，Ａ−３は同
一機能であるが、それぞれのスレーブモジュールに対し
て同一の内容をＡ−１に対してはアドレス0200 0000-、
Ａ−２に対してはアドレス0220 0000-、Ａ−３に対して
はアドレス0240 0000-の異なるアドレスで別々にダウン
ロードを行う。従って、同じ様な動作をこの例では３回
行うことになる。
を参照にして説明する。図１１は、従来のシステムにお
けるデータの流れを示す図で、図中、１１はマスタモジ
ュール、１２はスレーブモジュールであり、この例で
は、同一機能を有する例えばＡタイプのスレーブモジュ
ールＡ−１，Ａ−２，Ａ−３が接続されているものとす
る。マスタモジュール１１は、スレーブモジュール１２
に固有に割り当てられたアドレスに対してデータアクセ
スを行うことでプログラムのダウンロードを行う。この
場合、スレーブモジュールＡ−１，Ａ−２，Ａ−３は同
一機能であるが、それぞれのスレーブモジュールに対し
て同一の内容をＡ−１に対してはアドレス0200 0000-、
Ａ−２に対してはアドレス0220 0000-、Ａ−３に対して
はアドレス0240 0000-の異なるアドレスで別々にダウン
ロードを行う。従って、同じ様な動作をこの例では３回
行うことになる。
【０００７】次いで、従来のダウンロード時のデータア
クセスタイミングを図１２，１３を参照して説明する。
図１２，１３は、ＤＴＡＣＫ信号がタイミング制御され
ていない場合のダウンロード時のデータと制御信号のタ
イミングチャートで、スレーブモジュールＡ−１のタイ
ミングチャートを図１２（Ａ）に、スレーブモジュール
Ａ−２のタイミングチャートを図１２（Ｂ）に、また、
上記のスレーブモジュールＡ−１，Ａ−２が同時にデー
タを取得したときのタイミングチャートを図１３に示す
ものである。
クセスタイミングを図１２，１３を参照して説明する。
図１２，１３は、ＤＴＡＣＫ信号がタイミング制御され
ていない場合のダウンロード時のデータと制御信号のタ
イミングチャートで、スレーブモジュールＡ−１のタイ
ミングチャートを図１２（Ａ）に、スレーブモジュール
Ａ−２のタイミングチャートを図１２（Ｂ）に、また、
上記のスレーブモジュールＡ−１，Ａ−２が同時にデー
タを取得したときのタイミングチャートを図１３に示す
ものである。
【０００８】図１２に示すように、通常のデータアクセ
ス時は、マスタモジュールが出力するデータＤ００−Ｄ
３２（図１２（ｂ））を確定した後に、ＤＳ（図１２
（ａ））をアサート（有効）し、データがＶＭＥバス上
に出力されたことをスレーブモジュールに対して知らせ
る。スレーブモジュールはアドレスが一致した場合、デ
ータを取り込み、ＤＴＡＣＫ（図１２（ｃ））をアサー
トしマスタモジュールに対してデータが取り込めたこと
を知らせる。マスタモジュールはＤＴＡＣＫのアサート
を見て、データＤ００−Ｄ３２を無効にし、ＤＳをネゲ
ート（無効）する。マスタモジュールのＤＳネゲートを
見て、スレーブモジュールはＤＴＡＣＫをネゲートしデ
ータアクセスを完了する。ＤＴＡＣＫはハードウェア的
に生成される信号で、同一のモジュールであっても、個
々のハードウェア間でバラツキがある。
ス時は、マスタモジュールが出力するデータＤ００−Ｄ
３２（図１２（ｂ））を確定した後に、ＤＳ（図１２
（ａ））をアサート（有効）し、データがＶＭＥバス上
に出力されたことをスレーブモジュールに対して知らせ
る。スレーブモジュールはアドレスが一致した場合、デ
ータを取り込み、ＤＴＡＣＫ（図１２（ｃ））をアサー
トしマスタモジュールに対してデータが取り込めたこと
を知らせる。マスタモジュールはＤＴＡＣＫのアサート
を見て、データＤ００−Ｄ３２を無効にし、ＤＳをネゲ
ート（無効）する。マスタモジュールのＤＳネゲートを
見て、スレーブモジュールはＤＴＡＣＫをネゲートしデ
ータアクセスを完了する。ＤＴＡＣＫはハードウェア的
に生成される信号で、同一のモジュールであっても、個
々のハードウェア間でバラツキがある。
【０００９】複数のスレーブモジュールがレスポンスを
同時に返すと、ＶＭＥバス上のＤＴＡＣＫ信号は、それ
ぞれのスレーブモジュールのＤＴＡＣＫ信号のＯＲ信号
となる。従って図１３の様に、スレーブモジュールＡ−
１のＤＴＡＣＫ信号（図１３（ｄ））とスレーブモジュ
ールＡ−２のＤＴＡＣＫ信号（図１３（ｅ））のタイミ
ングがずれた場合には、得られるＤＴＡＣＫ信号（図１
３（ｃ））は乱れた波形となり、正常に動作させること
ができない。
同時に返すと、ＶＭＥバス上のＤＴＡＣＫ信号は、それ
ぞれのスレーブモジュールのＤＴＡＣＫ信号のＯＲ信号
となる。従って図１３の様に、スレーブモジュールＡ−
１のＤＴＡＣＫ信号（図１３（ｄ））とスレーブモジュ
ールＡ−２のＤＴＡＣＫ信号（図１３（ｅ））のタイミ
ングがずれた場合には、得られるＤＴＡＣＫ信号（図１
３（ｃ））は乱れた波形となり、正常に動作させること
ができない。
【００１０】
【発明が解決しようとする課題】従来のプログラムのダ
ウンロードの方法を、複数の基板を用いて構成される装
置に用いた場合、装置に実装されている基板の枚数分の
ダウンロードの処理が必要となる。従って装置が大規模
になり複雑化・多機能化し、装置に実装される基板が増
えるに従いダウンロードに掛かる時間も長くなり、装置
を立ち上げてから使用できるようになるまで膨大な待ち
時間が発生することになる。また、このような待ち時間
は、装置の保守やバージョンアップを行う時にも発生す
る物であり、装置の動作確認をするための作業時間の効
率を低下させる要因にもなっている。
ウンロードの方法を、複数の基板を用いて構成される装
置に用いた場合、装置に実装されている基板の枚数分の
ダウンロードの処理が必要となる。従って装置が大規模
になり複雑化・多機能化し、装置に実装される基板が増
えるに従いダウンロードに掛かる時間も長くなり、装置
を立ち上げてから使用できるようになるまで膨大な待ち
時間が発生することになる。また、このような待ち時間
は、装置の保守やバージョンアップを行う時にも発生す
る物であり、装置の動作確認をするための作業時間の効
率を低下させる要因にもなっている。
【００１１】本発明は、以上の問題点を鑑みてなされた
もので、複数の基板を用いて構成されるマイクロコンピ
ュータや通信装置，制御装置等において、特別な機能や
部品を追加することなく、装置の機能追加やバージョン
アップを容易に可能とするのみでなく、短時間でプログ
ラムのダウンロードを行うことが可能となり、装置の立
ち上げから動作確認を短い時間でスムーズに行うことが
できる装置用スレーブモジュール管理システムを提供す
ることをその解決すべき課題とする。
もので、複数の基板を用いて構成されるマイクロコンピ
ュータや通信装置，制御装置等において、特別な機能や
部品を追加することなく、装置の機能追加やバージョン
アップを容易に可能とするのみでなく、短時間でプログ
ラムのダウンロードを行うことが可能となり、装置の立
ち上げから動作確認を短い時間でスムーズに行うことが
できる装置用スレーブモジュール管理システムを提供す
ることをその解決すべき課題とする。
【００１２】
【課題を解決するための手段】請求項１の発明は、装置
の機能を実現する複数のスレーブモジュールと、該スレ
ーブモジュール全体を管理するマスタモジュールと、前
記各モジュールを接続するバスシステムを備え、前記バ
スシステムを介して前記マスタモジュールから前記スレ
ーブモジュールにプログラムもしくはデータをダウンロ
ードできるようにしたものである。
の機能を実現する複数のスレーブモジュールと、該スレ
ーブモジュール全体を管理するマスタモジュールと、前
記各モジュールを接続するバスシステムを備え、前記バ
スシステムを介して前記マスタモジュールから前記スレ
ーブモジュールにプログラムもしくはデータをダウンロ
ードできるようにしたものである。
【００１３】請求項２の発明は、請求項１の発明におい
て、前記スレーブモジュールに、該スレーブモジュール
固有に割り当てられる固有アドレスに加えて、前記ダウ
ンロードを行なうためのダウンロードアドレスを設定す
るとともに、前記スレーブモジュールに備えられた記憶
手段を区分して、前記各アドレスに対応した記憶領域を
有するようにし、前記ダウンロードを前記ダウンロード
アドレスに対応する領域に対して行なうようしたもので
ある。
て、前記スレーブモジュールに、該スレーブモジュール
固有に割り当てられる固有アドレスに加えて、前記ダウ
ンロードを行なうためのダウンロードアドレスを設定す
るとともに、前記スレーブモジュールに備えられた記憶
手段を区分して、前記各アドレスに対応した記憶領域を
有するようにし、前記ダウンロードを前記ダウンロード
アドレスに対応する領域に対して行なうようしたもので
ある。
【００１４】請求項３の発明は、請求項１または２の発
明において、前記複数のスレーブモジュールに対して同
時に前記ダウンロードを行なうことができるようにする
ようにしたものである。
明において、前記複数のスレーブモジュールに対して同
時に前記ダウンロードを行なうことができるようにする
ようにしたものである。
【００１５】請求項４の発明は、請求項２または３の発
明において、前記スレーブモジュールに、前記固有アド
レスと前記ダウンロードアドレスとを識別する機能を持
つアドレスデコーダ部と、該アドレスデコーダ部によっ
て識別したアドレスに応じて前記マスタモジュールに対
してタイミングを制御したＤＴＡＣＫ信号を出力するＤ
ＴＡＣＫタイミング制御部とを備え、前記ダウンロード
時に、正常なＤＴＡＣＫ信号をＤＴＡＣＫタイミング制
御部から出力できるようにしたものである。
明において、前記スレーブモジュールに、前記固有アド
レスと前記ダウンロードアドレスとを識別する機能を持
つアドレスデコーダ部と、該アドレスデコーダ部によっ
て識別したアドレスに応じて前記マスタモジュールに対
してタイミングを制御したＤＴＡＣＫ信号を出力するＤ
ＴＡＣＫタイミング制御部とを備え、前記ダウンロード
時に、正常なＤＴＡＣＫ信号をＤＴＡＣＫタイミング制
御部から出力できるようにしたものである。
【００１６】請求項５の発明は、請求項４の発明におい
て、前記スレーブモジュールに設けられたＣＰＵからの
コマンドにより、設定アドレスを切り替えることができ
るアドレス切り替え部を設け、各スレーブモジュールに
備えられた前記記憶手段として、異なるアドレスであっ
ても使用できる共有ＲＡＭを用いるようにしたものであ
る。
て、前記スレーブモジュールに設けられたＣＰＵからの
コマンドにより、設定アドレスを切り替えることができ
るアドレス切り替え部を設け、各スレーブモジュールに
備えられた前記記憶手段として、異なるアドレスであっ
ても使用できる共有ＲＡＭを用いるようにしたものであ
る。
【００１７】
【発明の実施の形態】本発明による装置用スレーブモジ
ュール管理システムにより、プログラムをダウンロード
することで、複数の基板を用いて構成される通信装置や
制御装置においても装置の機能追加やバーションアップ
を容易に可能とするのみでなく、短時間でプログラムの
ダウンロードを行なうことが可能となり、装置の立ち上
げから動作確認を短い時間でスムーズに行なうことが可
能となる。更に、上記のようなシステムを用いること
で、特別なハードウェアを追加することなく短時間での
ダウンロードを実現することが可能となる。
ュール管理システムにより、プログラムをダウンロード
することで、複数の基板を用いて構成される通信装置や
制御装置においても装置の機能追加やバーションアップ
を容易に可能とするのみでなく、短時間でプログラムの
ダウンロードを行なうことが可能となり、装置の立ち上
げから動作確認を短い時間でスムーズに行なうことが可
能となる。更に、上記のようなシステムを用いること
で、特別なハードウェアを追加することなく短時間での
ダウンロードを実現することが可能となる。
【００１８】（実施形態１）本発明における装置用スレ
ーブモジュール管理システムの一実施形態を添付された
図面を参照して具体的に説明する。なお、実施形態を説
明するための全図において、同一の機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。ま
ず、図１，２，３を用いて、共有バスにＶＭＥバスを用
いた場合の本発明のスレーブモジュールに対するダウン
ロードのデータの流れを説明する。図１は、本発明によ
る装置用スレーブモジュール管理システムの一実施形態
を説明するためのシステム構成図で、図中、１１はマス
タモジュール、１２はスレーブモジュールＡ、１３はス
レーブモジュールＢである。図２は、図１に示したシス
テム構成のアドレスマップである。図３は、図１に示し
たシステム構成におけるデータの流れを示した図で、ダ
ウンロード時のデータの流れを（Ａ）に、レスポンス
（DTACK）の流れを（Ｂ）に示すものである。
ーブモジュール管理システムの一実施形態を添付された
図面を参照して具体的に説明する。なお、実施形態を説
明するための全図において、同一の機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。ま
ず、図１，２，３を用いて、共有バスにＶＭＥバスを用
いた場合の本発明のスレーブモジュールに対するダウン
ロードのデータの流れを説明する。図１は、本発明によ
る装置用スレーブモジュール管理システムの一実施形態
を説明するためのシステム構成図で、図中、１１はマス
タモジュール、１２はスレーブモジュールＡ、１３はス
レーブモジュールＢである。図２は、図１に示したシス
テム構成のアドレスマップである。図３は、図１に示し
たシステム構成におけるデータの流れを示した図で、ダ
ウンロード時のデータの流れを（Ａ）に、レスポンス
（DTACK）の流れを（Ｂ）に示すものである。
【００１９】図１に示すようにこの実施形態のシステム
構成では、マスタモジュール１１と、２種類の機能を実
現するスレーブモジュール１２，１３がそれぞれ接続さ
れている。ここでは、例えば、Ａ，Ｂタイプのモジュー
ルとし、それぞれＡ−１〜３，Ｂ−１〜３のスレーブモ
ジュールを備えるものとする。また、図２に示すよう
に、スレーブモジュール１２，１３に対しては、個々の
モジュールに対する固有のアドレス以外に、同一の機能
を持つモジュールに共通のダウンロードアドレスが用意
されている。
構成では、マスタモジュール１１と、２種類の機能を実
現するスレーブモジュール１２，１３がそれぞれ接続さ
れている。ここでは、例えば、Ａ，Ｂタイプのモジュー
ルとし、それぞれＡ−１〜３，Ｂ−１〜３のスレーブモ
ジュールを備えるものとする。また、図２に示すよう
に、スレーブモジュール１２，１３に対しては、個々の
モジュールに対する固有のアドレス以外に、同一の機能
を持つモジュールに共通のダウンロードアドレスが用意
されている。
【００２０】図３（Ａ）において、システムを管理する
マスタモジュール１１は、前述のダウンロードアドレス
に対してプログラムもしくはデータをＶＭＥバス規格の
データアクセスの条件でＶＭＥバスに出力する。この場
合のマスタモジュール１１がアクセスするアドレスは、
例えば、図２に示す02e0 0000-である。それぞれのスレ
ーブモジュール１２，１３は、マスタモジュール１１の
出すアドレスがスレーブモジュール１２，１３のデコー
ドアドレスに一致した場合そのデータを取り込む。この
場合、Ａタイプのスレーブモジュール１２は、全て共通
のデコードアドレスである02e0 0000-を有しているの
で、全てのＡタイプのスレーブモジュールがデータを受
信することができる。そして、それぞれのスレーブモジ
ュール（Ａ−１〜Ａ−３）１２は、ＶＭＥバスの規格に
従って、マスタモジュール１１に対して、レスポンス
（DTACK）を返す（図３（Ｂ））。マスタモジュール１
１は、ＤＴＡＣＫの受信によって、データアクセスが成
功したことを判断する。
マスタモジュール１１は、前述のダウンロードアドレス
に対してプログラムもしくはデータをＶＭＥバス規格の
データアクセスの条件でＶＭＥバスに出力する。この場
合のマスタモジュール１１がアクセスするアドレスは、
例えば、図２に示す02e0 0000-である。それぞれのスレ
ーブモジュール１２，１３は、マスタモジュール１１の
出すアドレスがスレーブモジュール１２，１３のデコー
ドアドレスに一致した場合そのデータを取り込む。この
場合、Ａタイプのスレーブモジュール１２は、全て共通
のデコードアドレスである02e0 0000-を有しているの
で、全てのＡタイプのスレーブモジュールがデータを受
信することができる。そして、それぞれのスレーブモジ
ュール（Ａ−１〜Ａ−３）１２は、ＶＭＥバスの規格に
従って、マスタモジュール１１に対して、レスポンス
（DTACK）を返す（図３（Ｂ））。マスタモジュール１
１は、ＤＴＡＣＫの受信によって、データアクセスが成
功したことを判断する。
【００２１】次いで、上記ダウンロードの物理的なデー
タの流れに従った、実際のダウンロードのシーケンスを
図４を参照して説明する。図４は、図１のシステム構成
で、スレーブモジュールＡとスレーブモジュールＢに、
それぞれ異なったプログラムをダウンロードする場合の
基本的なシーケンスチャートである。まず、装置の電源
が投入され、個々のモジュールの内部初期化を行う。内
部初期化が完了した後、装置全体の管理を行うマスタモ
ジュールは、装置のＶＭＥバスに接続されているスレー
ブモジュールの種別や接続状況を認識する。このときの
スレーブモジュールの認識に関しては、例えば、特開平
８−３６５４３号公報によるスレーブボード検出方法及
びその装置を用いることで実現できる。
タの流れに従った、実際のダウンロードのシーケンスを
図４を参照して説明する。図４は、図１のシステム構成
で、スレーブモジュールＡとスレーブモジュールＢに、
それぞれ異なったプログラムをダウンロードする場合の
基本的なシーケンスチャートである。まず、装置の電源
が投入され、個々のモジュールの内部初期化を行う。内
部初期化が完了した後、装置全体の管理を行うマスタモ
ジュールは、装置のＶＭＥバスに接続されているスレー
ブモジュールの種別や接続状況を認識する。このときの
スレーブモジュールの認識に関しては、例えば、特開平
８−３６５４３号公報によるスレーブボード検出方法及
びその装置を用いることで実現できる。
【００２２】マスタモジュールが、装置内の全てのスレ
ーブモジュールの認識を完了すると、マスタモジュール
は、複数の種類のモジュール群の中から、モジュールＡ
に対するダウンロードを開始する。以下、シーケンスチ
ャートに従って、図３に示された通りのデータアクセス
とレスポンスの繰り返しで、必要なダウンロードが終了
するまで繰り返す。モジュールＡに対するダウンロード
が終了すると、同様にモジュールＢに対するダウンロー
ドを行う。スレーブモジュールの種類が３種類以上ある
場合には、更にこのような動作を繰り返す。全てのスレ
ーブモジュールに対するダウンロードが終了すると、マ
スタモジュールは各スレーブモジュールに対して装置全
体の初期化コマンドを出力し、そのレスポンスによって
装置全体が正常に動作する状態になったことを確認す
る。
ーブモジュールの認識を完了すると、マスタモジュール
は、複数の種類のモジュール群の中から、モジュールＡ
に対するダウンロードを開始する。以下、シーケンスチ
ャートに従って、図３に示された通りのデータアクセス
とレスポンスの繰り返しで、必要なダウンロードが終了
するまで繰り返す。モジュールＡに対するダウンロード
が終了すると、同様にモジュールＢに対するダウンロー
ドを行う。スレーブモジュールの種類が３種類以上ある
場合には、更にこのような動作を繰り返す。全てのスレ
ーブモジュールに対するダウンロードが終了すると、マ
スタモジュールは各スレーブモジュールに対して装置全
体の初期化コマンドを出力し、そのレスポンスによって
装置全体が正常に動作する状態になったことを確認す
る。
【００２３】図５は、図１の構成で図４の動作中にダウ
ンロードの不良が発生した場合の動作について説明した
シーケンスチャートである。ダウンロード時に、同一種
類の複数のスレーブモジュールの中の一つのモジュール
からデータアクセスのレスポンスとしてＮＧが返却され
た場合には、マスタモジュールは再度同一の内容をダウ
ンロードする。この時、既にＯＫのレスポンスを返して
いる他のスレーブモジュールには、同一の内容を再度読
み込ませ、正常に受け取ったデータに上書きを行う。以
下、図４と同様に、ダウンロードが終了し、マスタモジ
ュールが初期化コマンドを出力するまで同じ動作を繰り
返す。
ンロードの不良が発生した場合の動作について説明した
シーケンスチャートである。ダウンロード時に、同一種
類の複数のスレーブモジュールの中の一つのモジュール
からデータアクセスのレスポンスとしてＮＧが返却され
た場合には、マスタモジュールは再度同一の内容をダウ
ンロードする。この時、既にＯＫのレスポンスを返して
いる他のスレーブモジュールには、同一の内容を再度読
み込ませ、正常に受け取ったデータに上書きを行う。以
下、図４と同様に、ダウンロードが終了し、マスタモジ
ュールが初期化コマンドを出力するまで同じ動作を繰り
返す。
【００２４】次いで、上記データアクセス及びシーケン
スを実現するための、スレーブモジュールの構成方法
と、ＶＭＥバス上のデータアクセス時の制御信号の動作
タイミングを図６及び７を参照して説明する。図６は、
図１に示したシステムに備えるスレーブモジュールの構
成を示す図で、図中、１３はＶＭＥバス、１４はバスバ
ッファ、１５は共有ＲＡＭ、１６はアドレスデコーダ、
１７はバスコントローラ、１８はＣＰＵ、１９はＲＯ
Ｍ、２０はＩ／Ｏであり、共有ＲＡＭ１５はマスタモジ
ュールからダウンロードされるプログラムもしくはデー
タを保存し、スレーブボード内部でプログラム動作時に
ボード固有の動作をさせるためのものである。図７は、
スレーブモジュール内のアドレスデコーダ，バスコント
ローラ及び共有ＲＡＭ部の構成をより詳細に示す図で、
図中、２１はアドレス切り替え部である。
スを実現するための、スレーブモジュールの構成方法
と、ＶＭＥバス上のデータアクセス時の制御信号の動作
タイミングを図６及び７を参照して説明する。図６は、
図１に示したシステムに備えるスレーブモジュールの構
成を示す図で、図中、１３はＶＭＥバス、１４はバスバ
ッファ、１５は共有ＲＡＭ、１６はアドレスデコーダ、
１７はバスコントローラ、１８はＣＰＵ、１９はＲＯ
Ｍ、２０はＩ／Ｏであり、共有ＲＡＭ１５はマスタモジ
ュールからダウンロードされるプログラムもしくはデー
タを保存し、スレーブボード内部でプログラム動作時に
ボード固有の動作をさせるためのものである。図７は、
スレーブモジュール内のアドレスデコーダ，バスコント
ローラ及び共有ＲＡＭ部の構成をより詳細に示す図で、
図中、２１はアドレス切り替え部である。
【００２５】図７において、マスタモジュールからアク
セスされるアドレスに対して、アドレスデコーダ１６は
アクセスデータを格納する共有ＲＡＭ１５のアドレスを
決定する。このアドレスデコーダ１６の出力によって、
データは共有ＲＡＭ１５上の所定の領域に格納される。
例えば、図１のモジュールＡのダウンロードアドレスで
ある02e0 0000-がアクセスされた場合には、データは共
有ＲＡＭ１５上のプログラムダウンロード領域に格納さ
れる。モジュール固有のアドレスである、例えば、0200
0000-がアクセスされた場合には、共有ＲＡＭ１５上の
ボード専用メモリ領域に格納される。アドレスデコーダ
１６はマスタモジュールが出力するアドレスをデコード
しデータを格納する領域を決定すると共に、バスコント
ローラ１７に対して、アクセスアドレスに応じてＶＭＥ
バス上に出力するＤＴＡＣＫタイミングを制御するため
の信号をＤＴＡＣＫタイミング制御部に出力する。
セスされるアドレスに対して、アドレスデコーダ１６は
アクセスデータを格納する共有ＲＡＭ１５のアドレスを
決定する。このアドレスデコーダ１６の出力によって、
データは共有ＲＡＭ１５上の所定の領域に格納される。
例えば、図１のモジュールＡのダウンロードアドレスで
ある02e0 0000-がアクセスされた場合には、データは共
有ＲＡＭ１５上のプログラムダウンロード領域に格納さ
れる。モジュール固有のアドレスである、例えば、0200
0000-がアクセスされた場合には、共有ＲＡＭ１５上の
ボード専用メモリ領域に格納される。アドレスデコーダ
１６はマスタモジュールが出力するアドレスをデコード
しデータを格納する領域を決定すると共に、バスコント
ローラ１７に対して、アクセスアドレスに応じてＶＭＥ
バス上に出力するＤＴＡＣＫタイミングを制御するため
の信号をＤＴＡＣＫタイミング制御部に出力する。
【００２６】図８は、図７に示すＤＴＡＣＫタイミング
制御回路におけるダウンロード時のＤＴＡＣＫのタイミ
ングチャート図である。ダウンロード時には図７のＤＴ
ＡＣＫタイミング制御回路によって、通常のデータアク
セス時と比較して、それぞれのＤＴＡＣＫのアサートの
タイミングと、アサートされている時間を長くすること
で、ＶＭＥバス上のＤＴＡＣＫ−Ｄの信号を安定すると
共に、スレーブモジュール固有のハードウェア的なタイ
ミングのバラツキがあってもこれを吸収することが可能
となり、ダウンロード時でも正常なレスポンスを返すこ
とができる。
制御回路におけるダウンロード時のＤＴＡＣＫのタイミ
ングチャート図である。ダウンロード時には図７のＤＴ
ＡＣＫタイミング制御回路によって、通常のデータアク
セス時と比較して、それぞれのＤＴＡＣＫのアサートの
タイミングと、アサートされている時間を長くすること
で、ＶＭＥバス上のＤＴＡＣＫ−Ｄの信号を安定すると
共に、スレーブモジュール固有のハードウェア的なタイ
ミングのバラツキがあってもこれを吸収することが可能
となり、ダウンロード時でも正常なレスポンスを返すこ
とができる。
【００２７】図９は、スレーブモジュールのプログラム
ダウンロードのフロー図であり、この図を用いて、本発
明のシステムにより、プログラムやデータを個別に書き
換えることができ、メモリを効率的に使用できることを
説明する。スレーブモジュールの初期化プログラム（Ｉ
ＰＬ）により、ハードウェアの初期化後、マスタモジュ
ールからのダウンロードプログラムを受けるために、ア
ドレスデコーダは共有ＲＡＭ上の入力領域をプログラム
ダウンロード領域に切り替える。図４に示したシーケン
スに従って、プログラムがダウンロードされ、ダウンロ
ードが終了するとアドレスデコーダは共有ＲＡＭ上の入
力領域を専用メモリ領域に切り替える。もし、マスタモ
ジュールが、複数のスレーブモジュール中で特定のモジ
ュールのみを対象としてプログラムもしくは共有データ
の書き換えを必要とする場合には、ボード専用アドレス
（スレーブモジュール固有のアドレス）を使用してアク
セスし、対象ボードのアドレス切り替え部をプログラム
領域に切り替えることで、容易にプログラムや共有デー
タを書き換えることが可能となる。
ダウンロードのフロー図であり、この図を用いて、本発
明のシステムにより、プログラムやデータを個別に書き
換えることができ、メモリを効率的に使用できることを
説明する。スレーブモジュールの初期化プログラム（Ｉ
ＰＬ）により、ハードウェアの初期化後、マスタモジュ
ールからのダウンロードプログラムを受けるために、ア
ドレスデコーダは共有ＲＡＭ上の入力領域をプログラム
ダウンロード領域に切り替える。図４に示したシーケン
スに従って、プログラムがダウンロードされ、ダウンロ
ードが終了するとアドレスデコーダは共有ＲＡＭ上の入
力領域を専用メモリ領域に切り替える。もし、マスタモ
ジュールが、複数のスレーブモジュール中で特定のモジ
ュールのみを対象としてプログラムもしくは共有データ
の書き換えを必要とする場合には、ボード専用アドレス
（スレーブモジュール固有のアドレス）を使用してアク
セスし、対象ボードのアドレス切り替え部をプログラム
領域に切り替えることで、容易にプログラムや共有デー
タを書き換えることが可能となる。
【００２８】（実施形態２）図１０は、本発明による装
置用スレーブモジュール管理システムの他の実施形態の
構成を示した図で、図中、３１はマスタプロセッサ、３
２は共有メモリ、３３はバスインタフェース、３４はス
レーブプロセッサである。近年のＬＳＩ技術の進歩で、
従来は基盤レベルでしかできなかった機能モジュール
が、ＬＳＩ化されるようになってきている。図１０は複
数のプロセッサモジュール３４と共有バスで構成される
ＬＳＩを使用したシステムの構成である。図において、
マスタプロセッサ３１は、システム全体の制御を行う。
共有メモリ３２には、装置の動作に関するプログラムや
データが納められている。スレーブプロセッサ３４は、
内部的には図６の構成と同じように、ＣＰＵとメモリか
ら構成されている。この様なシステム構成は、大量のデ
ータを処理し、かつ処理内容に関して柔軟性を持たせる
必要のある画像処理装置に有効である。各部の動作は実
施形態１の記載例と同じである。
置用スレーブモジュール管理システムの他の実施形態の
構成を示した図で、図中、３１はマスタプロセッサ、３
２は共有メモリ、３３はバスインタフェース、３４はス
レーブプロセッサである。近年のＬＳＩ技術の進歩で、
従来は基盤レベルでしかできなかった機能モジュール
が、ＬＳＩ化されるようになってきている。図１０は複
数のプロセッサモジュール３４と共有バスで構成される
ＬＳＩを使用したシステムの構成である。図において、
マスタプロセッサ３１は、システム全体の制御を行う。
共有メモリ３２には、装置の動作に関するプログラムや
データが納められている。スレーブプロセッサ３４は、
内部的には図６の構成と同じように、ＣＰＵとメモリか
ら構成されている。この様なシステム構成は、大量のデ
ータを処理し、かつ処理内容に関して柔軟性を持たせる
必要のある画像処理装置に有効である。各部の動作は実
施形態１の記載例と同じである。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
は以下の効果がある。本発明のシステムによれば、複数
の基板を用いて構成される通信装置や制御装置において
も装置の機能追加やバージョンアップを容易に可能とす
るのみでなく、短時間でプログラムのダウンロードを行
うことが可能となり、装置の立ち上げから動作確認を短
い時間でスムーズに行うことが可能となる。更に、特別
なハードウェアを追加することなく短時間でのダウンロ
ードを実現することが可能となる。
は以下の効果がある。本発明のシステムによれば、複数
の基板を用いて構成される通信装置や制御装置において
も装置の機能追加やバージョンアップを容易に可能とす
るのみでなく、短時間でプログラムのダウンロードを行
うことが可能となり、装置の立ち上げから動作確認を短
い時間でスムーズに行うことが可能となる。更に、特別
なハードウェアを追加することなく短時間でのダウンロ
ードを実現することが可能となる。
【図１】本発明による装置用スレーブモジュール管理シ
ステムの一実施形態を説明するためのシステム構成図で
ある。
ステムの一実施形態を説明するためのシステム構成図で
ある。
【図２】図１に示したシステム構成のアドレスマップで
ある。
ある。
【図３】図１に示したシステム構成におけるデータの流
れを示した図である。
れを示した図である。
【図４】図１のシステム構成で、スレーブモジュールＡ
とスレーブモジュールＢに、それぞれ異なったプログラ
ムをダウンロードする場合の基本的なシーケンスチャー
トである。
とスレーブモジュールＢに、それぞれ異なったプログラ
ムをダウンロードする場合の基本的なシーケンスチャー
トである。
【図５】図１の構成で図４の動作中にダウンロードの不
良が発生した場合の動作について説明したシーケンスチ
ャートである。
良が発生した場合の動作について説明したシーケンスチ
ャートである。
【図６】図１に示したシステムに備えるスレーブモジュ
ールの構成を示す図である。
ールの構成を示す図である。
【図７】スレーブモジュール内のアドレスデコーダ，バ
スコントローラ及び共有ＲＡＭ部の構成をより詳細に示
す図である。
スコントローラ及び共有ＲＡＭ部の構成をより詳細に示
す図である。
【図８】図７に示すＤＴＡＣＫタイミング制御回路にお
けるダウンロード時のＤＴＡＣＫのタイミングチャート
図である。
けるダウンロード時のＤＴＡＣＫのタイミングチャート
図である。
【図９】スレーブモジュールのプログラムダウンロード
のフロー図である。
のフロー図である。
【図１０】本発明による装置用スレーブモジュール管理
システムの他の実施形態の構成を示した図である。
システムの他の実施形態の構成を示した図である。
【図１１】従来のシステムにおけるデータの流れを示す
図でである。
図でである。
【図１２】ＤＴＡＣＫ信号がタイミング制御されていな
い場合のダウンロード時のデータと制御信号のタイミン
グチャートである。
い場合のダウンロード時のデータと制御信号のタイミン
グチャートである。
【図１３】ＤＴＡＣＫ信号がタイミング制御されていな
い場合のダウンロード時のデータと制御信号のタイミン
グチャートである。
い場合のダウンロード時のデータと制御信号のタイミン
グチャートである。
１１…マスタモジュール、１２…スレーブモジュール
Ａ、１３…スレーブモジュールＢ、１３…ＶＭＥバス、
１４…バスバッファ、１５…共有ＲＡＭ、１６…アドレ
スデコーダ、１７…バスコントローラ、１８…ＣＰＵ、
１９…ＲＯＭ、２０…Ｉ／Ｏ、２１…アドレス切り替え
部、３１…マスタプロセッサ、３２…共有メモリ、３３
…バスインタフェース、３４…スレーブプロセッサ。
Ａ、１３…スレーブモジュールＢ、１３…ＶＭＥバス、
１４…バスバッファ、１５…共有ＲＡＭ、１６…アドレ
スデコーダ、１７…バスコントローラ、１８…ＣＰＵ、
１９…ＲＯＭ、２０…Ｉ／Ｏ、２１…アドレス切り替え
部、３１…マスタプロセッサ、３２…共有メモリ、３３
…バスインタフェース、３４…スレーブプロセッサ。
Claims (5)
- 【請求項１】 装置の機能を実現する複数のスレーブモ
ジュールと、該スレーブモジュール全体を管理するマス
タモジュールと、前記各モジュールを接続するバスシス
テムを備え、前記バスシステムを介して前記マスタモジ
ュールから前記スレーブモジュールにプログラムもしく
はデータをダウンロードできることを特徴とする装置用
スレーブモジュール管理システム。 - 【請求項２】 前記スレーブモジュールに、該スレーブ
モジュール固有に割り当てられる固有アドレスに加え
て、前記ダウンロードを行なうためのダウンロードアド
レスを設定するとともに、前記スレーブモジュールに備
えられた記憶手段を区分して、前記各アドレスに対応し
た記憶領域を有するようにし、前記ダウンロードを前記
ダウンロードアドレスに対応する領域に対して行なうよ
うにすることを特徴とする請求項１記載の装置用スレー
ブモジュール管理システム。 - 【請求項３】 前記複数のスレーブモジュールに対して
同時に前記ダウンロードを行なうことができるようにす
ることを特徴とする請求項１または２記載の装置用スレ
ーブモジュール管理システム。 - 【請求項４】 前記スレーブモジュールに、前記固有ア
ドレスと前記ダウンロードアドレスとを識別する機能を
持つアドレスデコーダ部と、該アドレスデコーダ部によ
って識別したアドレスに応じて前記マスタモジュールに
対してタイミングを制御したＤＴＡＣＫ信号を出力する
ＤＴＡＣＫタイミング制御部とを備え、前記ダウンロー
ド時に、正常なＤＴＡＣＫ信号をＤＴＡＣＫタイミング
制御部から出力できるようにしたことを特徴とする請求
項２または３記載の装置用スレーブモジュール管理シス
テム。 - 【請求項５】 前記スレーブモジュールに設けられたＣ
ＰＵからのコマンドにより、設定アドレスを切り替える
ことができるアドレス切り替え部を設け、各スレーブモ
ジュールに備えられた前記記憶手段として、異なるアド
レスであっても使用できる共有ＲＡＭを用いるようにし
たことを特徴とする請求項４記載の装置用スレーブモジ
ュール管理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26165696A JPH10105409A (ja) | 1996-10-02 | 1996-10-02 | 装置用スレーブモジュール管理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26165696A JPH10105409A (ja) | 1996-10-02 | 1996-10-02 | 装置用スレーブモジュール管理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105409A true JPH10105409A (ja) | 1998-04-24 |
Family
ID=17364946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26165696A Pending JPH10105409A (ja) | 1996-10-02 | 1996-10-02 | 装置用スレーブモジュール管理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10105409A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0992270A3 (en) * | 1998-10-08 | 2003-10-08 | Sony Computer Entertainment Inc. | Portable information terminal and recording medium |
| JP2005135223A (ja) * | 2003-10-31 | 2005-05-26 | Yokogawa Electric Corp | フィールド機器のメモリ更新方法およびそのシステム |
| JP2008165285A (ja) * | 2006-12-27 | 2008-07-17 | High Energy Accelerator Research Organization | 中性子計測用のデータ収集装置及びプログラムダウンロード方法 |
| JP2010079541A (ja) * | 2008-09-25 | 2010-04-08 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2016116924A (ja) * | 2016-02-22 | 2016-06-30 | 株式会社ソフイア | 遊技機 |
| CN113407472A (zh) * | 2021-06-29 | 2021-09-17 | 南京南瑞继保工程技术有限公司 | 一种嵌入式装置及其程序并行下载方法 |
-
1996
- 1996-10-02 JP JP26165696A patent/JPH10105409A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0992270A3 (en) * | 1998-10-08 | 2003-10-08 | Sony Computer Entertainment Inc. | Portable information terminal and recording medium |
| JP2005135223A (ja) * | 2003-10-31 | 2005-05-26 | Yokogawa Electric Corp | フィールド機器のメモリ更新方法およびそのシステム |
| JP2008165285A (ja) * | 2006-12-27 | 2008-07-17 | High Energy Accelerator Research Organization | 中性子計測用のデータ収集装置及びプログラムダウンロード方法 |
| JP4538639B2 (ja) * | 2006-12-27 | 2010-09-08 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 中性子計測用のデータ収集装置及びプログラムダウンロード方法 |
| JP2010079541A (ja) * | 2008-09-25 | 2010-04-08 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2016116924A (ja) * | 2016-02-22 | 2016-06-30 | 株式会社ソフイア | 遊技機 |
| CN113407472A (zh) * | 2021-06-29 | 2021-09-17 | 南京南瑞继保工程技术有限公司 | 一种嵌入式装置及其程序并行下载方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7062578B2 (en) | Flexible processing hardware architecture | |
| US6629157B1 (en) | System and method for virtualizing the configuration space of PCI devices in a processing system | |
| US7483974B2 (en) | Virtual management controller to coordinate processing blade management in a blade server environment | |
| US5835784A (en) | System for booting processor from remote memory by preventing host processor from configuring an environment of processor while configuring an interface unit between processor and remote memory | |
| US5335329A (en) | Apparatus for providing DMA functionality to devices located in a bus expansion chassis | |
| US20060190656A1 (en) | Flexible processing hardware architecture | |
| US6611912B1 (en) | Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard | |
| JPH0775014B2 (ja) | コンピュータにｂｉｏｓをロードする装置及び方法 | |
| EP1599796A1 (en) | An autoconfigurable method and system having automated downloading | |
| US5446898A (en) | Method and apparatus for configuring and installing a loadable ABIOS device support layer in a computer system | |
| US5495611A (en) | Method and apparatus for dynamic load of an ABIOS device support layer in a computer system | |
| US6401201B2 (en) | Arrangements offering firmware support for different input/output (I/O) types | |
| JPH10105409A (ja) | 装置用スレーブモジュール管理システム | |
| US5463589A (en) | Method and system for automatic configuration of memory devices | |
| US5481709A (en) | Method and apparatus for providing a modular ABIOS device support layer in a computer system | |
| US20040059902A1 (en) | Computer system for accessing initialization data and method therefor | |
| KR100463838B1 (ko) | 유아이에이 시스템을 위한 부트로더의 프로그램 다운로드및 엔에프에스 개발환경 지원방법 | |
| US6480922B1 (en) | Computer software control and communication system and method | |
| EP0576126A2 (en) | A method and apparatus for providing a modular ABIOS device support layer in a computer system | |
| JP3305474B2 (ja) | 情報処理装置の起動装置 | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH09319585A (ja) | ローディング装置 | |
| JPH07219918A (ja) | 並列計算機のシステム立上げ方式 | |
| JPH03160542A (ja) | マイクロコンピュータ装置 |