JP2010066881A - クロック信号出力回路及びクロック信号出力回路の発振動作方法 - Google Patents

Abstract

【課題】外部発振子を用いずとも、継続して逓倍クロック信号を生成出力できるクロック信号出力回路を提供する。
【解決手段】記憶用メモリ１２に、基準クロック信号ＰＲＥＦの周期をリングオシレータ１及び周期カウンタ５によりカウントしたデータを記憶させ、クロック信号出力回路１１は、セレクタ１３を介すことで、除算器７及びシステムクロック生成部９が記憶用メモリ１２に記憶させたデータに基づいて演算処理を行い、逓倍クロック信号を生成して出力する。したがって、外部発振子３を発振動作させて基準クロック信号を常時得る必要がなくなる。
【選択図】図１

Description

本発明は、リングオシレータによって生成されるクロック信号に基づき、基準クロック信号の周波数をデジタル的な演算処理により逓倍した逓倍クロック信号を生成して出力するクロック信号出力回路，及び当該回路の発振動作方法に関する。

近年、マイクロコンピュータなどの集積回路においては動作クロック周波数が上昇しているため、集積回路にＰＬＬ回路を利用して構成されるクロック信号出力回路を内蔵しておき、外部より供給されるクロック信号を内部で逓倍してＣＰＵなどに供給する構成を採用するものが多い。また、そのようなクロック信号出力回路には、リングオシレータによって生成される高速なクロック信号により低速な基準クロック信号の周期を測定し、デジタル的なデータ処理により逓倍クロック信号を生成して出力するように構成されるものがある（一般に、デジタルＰＬＬ，ＤＰＬＬと称される）。

図８は、クロック信号出力回路の構成例を概略的に示したものである。尚、詳細な構成については、特許文献１に開示されている。リングオシレータ１は、複数（例えば３２）個の遅延ゲート、例えばインバータゲート２（論理反転ゲート）をリング状に接続して構成され、デジタル的な発振動作により高速なクロック信号を発生させるものである。
基準クロック信号（ＰＲＥＦ）は、例えば水晶発振子などの外部発振子３を発振回路により発振させて出力される例えば高精度のクロックを、分周回路４により分周したものである（ＤＩＶは分周比）。その基準クロック信号の周期を、周期カウンタ５により、リングオシレータ１の高速クロック信号ＲＣＫでカウントする。周期カウンタ５のカウントデータは、逓倍設定レジスタ６に設定される逓倍値に応じて、除算器７で除算（右ビットシフト）される。

ここで、リングオシレータ１においては、インバータゲート２の１個おきの出力端子より、高速クロック信号ＲＣＫの周期に対して例えば１／１６の位相差を有する１６個のパルスエッジを取り出すことができる。それらのパルスエッジを選択して逓倍クロック信号の出力タイミングを設定することで、高速クロック信号ＲＣＫに対して４ビット分の分解能が実現される。

リングオシレータ１を備えるデジタル制御発振回路（ＤＣＯ）８は、システムクロック生成部９にダウンカウンタを内蔵しており、カウント許可信号が与えられるとダウンカウントを開始し、そのカウント値が「２」になった時点から、下位４ビットの値に応じて選択された１６個の位相差（パルスの内何れか１つの立上がりエッジのタイミング）に応じて、逓倍クロック信号：システムクロックＰＯＵＴを出力する。以上がクロック信号出力回路１０（デジタルＰＬＬ回路）を構成している。

以上の制御は、基準クロック信号の８周期を一制御周期とするステートカウンタに基づいて行われる。基準クロック信号の周期測定は制御周期の第４ステートで行われて第５ステートで確定し、第６ステートで演算処理対象として信号ＤＬＣによりラッチされる。ラッチされたデータは第８ステートで信号ＣＬＲによりクリアされる。
特開平８−２６５１１１号公報

クロック信号出力回路１０では、基準クロック信号の周期測定をステートカウンタの制御周期毎に行っているが、動作環境によっては、基準クロック信号の周期やリングオシレータ１の発振周期がほとんど変動しない場合があり、周期測定を繰り返し行う必要性が低い場合がある。そして、外部発振子３は比較的高価な部品であるため、周期測定を繰り返し行う必要性が低いにもかかわらず基準クロック信号を与え続けているとすれば、コストを不要に上昇させていることになる。

本発明は上記事情に鑑みてなされたものであり、その目的は、外部発振子を用いずとも、継続して逓倍クロック信号を生成出力できるクロック信号出力回路，及びクロック信号出力回路の発振動作方法を提供することにある。

請求項１記載のクロック信号出力回路によれば、記憶手段に、周期カウンタにより基準クロック信号の周期をカウントしたデータが記憶され、データ選択手段が、周期カウンタによりカウントされたデータに替えて記憶手段に記憶されたデータを供給すれば、そのデータに基づき演算処理を行い、逓倍クロック信号を生成して出力することができる。したがって、外部発振子を発振動作させて基準クロック信号を常時得る必要がなくなり、クロック信号出力回路を低コストで構成できる。

請求項２記載のクロック信号出力回路によれば、複数の記憶手段に、動作環境温度が異なる場合について周期カウンタが基準クロック信号の周期をカウントしたデータをそれぞれ記憶させる。そして、データ選択手段は、温度検出手段により検出された動作環境の温度に応じて、複数の記憶手段に記憶されたデータより演算処理を行わせるデータを選択する。すなわち、リングオシレータの発振周波数は動作環境温度の影響を受けて変化する場合があるので、クロック信号出力回路が実際に動作する場合の温度に応じて演算処理に用いるデータを選択すれば、適切な周波数の逓倍クロック信号を得ることができる。

請求項３記載のクロック信号出力回路によれば、データ選択手段は、複数の記憶手段に記憶されているデータと温度検出手段により検出された温度とに基づいて、演算処理を行わせるデータを補間演算するので、記憶手段の数を少なくした場合でも、温度補正を適切に行うことができる。

請求項４記載のクロック信号出力回路によれば、複数の記憶手段に、電源電圧が異なる場合について周期カウンタが基準クロック信号の周期をカウントしたデータをそれぞれ記憶させる。そして、データ選択手段は、電圧検出手段により検出された電源電圧に応じて、複数の記憶手段に記憶されたデータより演算処理を行わせるデータを選択する。すなわち、リングオシレータの発振周波数は電源電圧の影響を受けて変化する場合があるので、クロック信号出力回路が実際に動作する場合の電源電圧に応じて演算処理に用いるデータを選択すれば、適切な周波数の逓倍クロック信号を得ることができる。

請求項５記載のクロック信号出力回路によれば、データ選択手段は、複数の記憶手段に記憶されているデータと電圧検出手段により検出された電源電圧とに基づいて、演算処理を行わせるデータを補間演算するので、記憶手段の数を少なくした場合でも、電圧補正を適切に行うことができる。

（第１実施例）
以下、本発明の第１実施例について図１及び図２を参照して説明する。尚、図８と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図１に示すように、本実施例のクロック信号出力回路１１は、クロック信号出力回路１０に対して、記憶用メモリ１２（記憶手段）及びセレクタ１３（データ選択手段）を追加したものである。記憶用メモリ１２には、周期カウンタ５によってカウントされた基準クロック信号ＰＲＥＦのカウントデータが書き込まれて記憶される。記憶用メモリ１２は、例えばＥＥＰＲＯＭなどの不揮発性メモリである。また、記憶用メモリ１２に書き込まれたデータは、常時出力される状態になる。

セレクタ１３は、周期カウンタ５によってカウントされたデータと記憶用メモリ１２に書き込まれたデータとを切り替えて除算器７（逓倍クロック信号生成手段）に出力するもので、記憶用メモリ１２に対するデータの書き込みが完了すると同時に、図示しない制御ロジックにより、セレクタ１３の入力選択が、周期カウンタ５側より記憶用メモリ１２側に切り替えられるようになっている。

また、図８では示さなかったが、クロック信号出力回路１０の動作を制御するため、３ビットのステートカウンタ１４（特許文献１の３ビットカウンタ８に対応する）がある。ステートカウンタ１４は、基準クロック信号ＰＲＥＦに基づきカウント動作を行う３ビットのカウンタであり、そのカウンタ値で示されるステート０〜７を１周期として逓倍クロック信号ＰＯＵＴの生成動作を行うようになっている。そして、クロック信号出力回路１１では、ステートカウンタ１４に対し、セレクタ１５を介すことで基準クロック信号ＰＲＥＦに替えて、周波数が同程度のＣＲクロック信号を与えるＣＲ発振回路１６が用意されている。

次に、本実施例の作用について図２も参照して説明する。図２は、クロック信号出力回路１１を製品として出荷する前の検査工程で行う調整作業の内容を示すフローチャートである。初期状態において、セレクタ１３は周期カウンタ５側を選択しており、セレクタ１５は分周回路４側（基準クロック信号ＰＲＥＦ）を選択している。

この状態で、クロック信号出力回路１１を通常通りに動作させ、ステート３において、周期カウンタ５により基準クロック信号ＰＲＥＦの１周期のカウント値を計測させ（ステップＳ１）、そのカウントデータを、記憶用メモリ１２に書き込んで記憶させる（ステップＳ２）。すると、上述したように、セレクタ１３が記憶用メモリ１２側に切り替わり（ステップＳ３）、それに伴いセレクタ１５も、ＣＲ発振回路１６を選択するように切り替わる（ステップＳ４）。そして、最後に外部発振子３を除去して（ステップＳ５）作業を終了する。

以降にクロック信号出力回路１１が動作する場合、除算器７には、セレクタ１３により、周期カウンタ５のカウントデータに替わって記憶用メモリ１２に書き込まれたデータが与えられ、システムクロック生成部９（逓倍クロック信号生成手段）において逓倍クロック信号ＰＯＵＴを生成出力するための演算処理が実行されるようになる。したがって、外部発振子３，並びに分周回路４及び周期カウンタ５は、演算処理を行うためには不要となる。
そしてこの場合、ステートカウンタ１４は、ＣＲ発振回路１６より与えられるＣＲクロック信号によって動作するが、演算処理を行う周期については厳密な等時性が要求されることはないので問題はない。

以上のように本実施例によれば、記憶用メモリ１２に、基準クロック信号ＰＲＥＦの周期をリングオシレータ１及び周期カウンタ５によりカウントしたデータを記憶させ、クロック信号出力回路１１は、セレクタ１３を介すことで除算器７及びシステムクロック生成部９が記憶用メモリ１２に記憶させたデータに基づいて演算処理を行い、逓倍クロック信号ＰＯＵＴを生成して出力する。従って、外部発振子３を発振動作させて基準クロック信号を常時得る必要がなくなり、クロック信号出力回路１１を低コストで構成できる。

（第２実施例）
図３乃至図５は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例のクロック信号出力回路２１は、記憶用メモリ１２が複数（例えば「３」）用意されており、それらの記憶用メモリ１２Ａ〜１２Ｃには、クロック信号出力回路２１が動作する環境の温度帯が異なる場合に、周期カウンタ５により計測された基準クロック信号ＰＲＥＦのカウント値が書き込まれるようになっている。

そして、セレクタ１３に対しては、レジスタ２２を介してデータが与えられるようになっており、記憶用メモリ１２Ａ〜１２Ｃに書き込まれたデータの何れかが、ＣＰＵ２３（データ選択手段）により選択されてレジスタ２２にセットされる。ＣＰＵ２３は、ＲＯＭ２４に書き込まれた制御プログラムに従って動作するようになっており、ＣＰＵ２３，ＲＯＭ２４，記憶用メモリ１２Ａ〜１２Ｃ，レジスタ２２は、アドレス及びデータバス２５を介して接続されている。尚、ＣＰＵ２３は、逓倍クロック信号ＰＯＵＴが供給されて動作するマイクロコンピュータをＲＯＭ２４などと共に構成している。

また、クロック信号出力回路２１は、感温回路２６を備えている。感温回路２６は、例えばサーミスタや、温度に応じて接合電圧Ｖｔが変化するダイオード或いはトランジスタなどで構成され、動作環境温度を検出する温度センサ２７（温度検出手段）と、Ａ／Ｄ変換器２８とで構成されており、温度センサ２７が出力するアナログの検出信号は、Ａ／Ｄ変換器２８によりＡ／Ｄ変換され、バス２５を介してＣＰＵ２３に読み込まれるようになっている。

次に、第２実施例の作用について図４及び図５も参照して説明する。図４は、第１実施例と同様に検査工程において、各記憶用メモリ１２Ａ〜１２Ｃに対し、周期カウンタ５のカウント値を書き込んで記憶させる場合の処理手順を概略的に示すプロセスチャートである。先ず、セレクタ１３が基準クロック信号ＰＲＥＦを選択している状態で、クロック信号出力回路２１を低温環境下（例えば−２０℃）において動作させ、その場合の周期カウンタ５のカウント値を記憶用メモリ１２Ａに書き込んで記憶させる（ステップＰ１）。

次に、クロック信号出力回路２１を室温環境下（例えば２５℃）において動作させた場合のカウント値を記憶用メモリ１２Ｂに書き込み記憶させ（ステップＰ２）、更に、クロック信号出力回路２１を高温環境下（例えば８０℃）において動作させた場合のカウント値を記憶用メモリ１２Ｃに書き込み記憶させる（ステップＰ３）。そして、第１実施例のステップＳ５と同様に、外部発振子３を除去してから（ステップＰ４）クロック信号出力回路２１を出荷する（ステップＰ５）。

図５は、クロック信号出力回路２１が出荷された後に動作する場合のＣＰＵ２３による制御内容を示すフローチャートである。尚、レジスタ２２には、ＣＰＵ２３を動作させるため適当な初期値が設定されているものとする。先ず、ＣＰＵ２３は、感温回路２６により動作環境温度を検出すると（ステップＳ１１）、その温度が、低温帯，室温帯，高温帯の何れに属するかを判断する（ステップＳ１２）。例えば、検出温度が
低温帯：０℃未満の範囲
室温帯：０℃以上から４０℃以下の範囲
高温帯：４０℃超の範囲
これらの何れの範囲に属するかによって温度帯を判別する。

温度帯を判定すると、ＣＰＵ２３は、前回に温度検出を行った際に判定した温度帯から変化があったか否かを判定する（ステップＳ１３）。変化がなければ（ＮＯ）ステップＳ１１に移行し、変化があれば（ＹＥＳ）対応する記憶用メモリ１２からデータを読み出し、そのデータをレジスタ２２に書き込んでセットする（ステップＳ１４）。それから、ステップＳ１１に移行する。

例えば、温度帯が「室温」から「高温」に変化した場合には、記憶用メモリ１２より読み出したデータをレジスタ２２にセットする。尚、レジスタ２２に対するデータの書き込みが一度も行われていない場合もステップＳ１３で「ＹＥＳ」と判断する。また、ステップＳ１１における温度検出は、最初はクロック信号出力回路２１に電源が投入されて動作を開始した時点に行い、それ以降は、例えば数１０分〜１時間程度の周期で行うようにすれば良い。

以上のように第２実施例によれば、複数の記憶用メモリ１２Ａ〜１２Ｃに、動作環境温度が異なる場合について周期カウンタ５が基準クロック信号の周期をカウントしたデータをそれぞれ記憶させ、ＣＰＵ２３は、温度センサ２７により検出された動作環境の温度に応じて、記憶用メモリ１２Ａ〜１２Ｃに記憶されたデータより演算処理を行わせるデータを選択するようにした、すなわち、リングオシレータ１の発振周波数は動作環境温度の影響を受けて変化する場合があるので、クロック信号出力回路２１が実際に動作する場合の温度に応じて演算処理に用いるデータを選択すれば、適切な周波数の逓倍クロック信号を得ることができる。

（第３実施例）
図６及び図７は本発明の第３実施例を示すものであり、第２実施例と異なる部分について説明する。第３実施例は、第２実施例の構成において、ＣＰＵ２３が、記憶用メモリ１２に記憶されたカウント値に基づいて補間演算を行うことで、クロック信号出力回路２１の温度特性を求める場合を示す。尚、この場合、記憶用メモリ１２は、例えば低温帯，高温帯に応じたメモリ１２Ａ，１２Ｃの２つだけあれば良い。

図６は、クロック信号出力回路２１の温度特性を評価する段階と、検査工程の段階と、出荷後に実動作する段階とのそれぞれで行う作業・処理内容を概略的に示すフローチャートである。先ず、クロック信号出力回路２１を、環境温度が異なる状態で動作させて、その温度特性がどのような傾向を示すかを評価し（ステップＰ１１）、その評価結果に応じて、最適な温度特性の近似式を求める（ステップＰ１２）。またこのとき、その近似式を算出するために必要な基準データ数も決定する。

次の検査時では、第２実施例と同様にして、低温帯，高温帯でクロック信号出力回路２１を動作させた場合のカウント値を取得して、記憶用メモリ１２Ａ，１２Ｃに書き込んで記憶させる（ステップＰ１３）。図７は、温度特性の一例であり、例えば直線近似を行う場合を示す。低温Ｔ１で動作させた場合のカウント値Ｃ１と、高温Ｔ２で動作させた場合のカウント値Ｃ２とを求めれば、温度特性式は次式のように定まる。
Ｃ＝ （Ｃ２−Ｃ１）／（Ｔ２−Ｔ１）×Ｔ
−（Ｃ２−Ｃ１）／（Ｔ２−Ｔ１）×Ｔ１＋Ｃ１
尚、温度Ｔは、クロック信号出力回路２１が実動作する場合の環境温度である。

そして、クロック信号出力回路２１が実動作する場合、ＣＰＵ２３は、感温回路２６によりその時点の動作環境温度Ｔを計測すると（ステップＰ１４）、温度特性式に従い、温度Ｔに対応するカウント値を算出する（ステップＰ１５）。それから、算出したカウント値をレジスタ２２に書き込んでセットすると（ステップＰ１６）ステップＰ１４に戻る。

以上のように第３実施例によれば、ＣＰＵ２３は、記憶用メモリ１２Ａ，１２Ｃに記憶されているデータと温度センサ２７により検出された温度とに基づいて、クロック信号出力回路２１演算処理を行わせるデータを補間演算するので、記憶用メモリ１２の数を少なくした場合でも、温度補正を適切に行うことができる。

本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第２実施例における温度帯の範囲は、適宜変更して実施すれば良い。
第２実施例において、温度に応じたカウント値を記憶させる記憶手段は、４つ以上であっても良い。また、必ずしも複数のメモリデバイスを用いる必要はなく、単一のメモリデバイスに複数のカウント値を一括して記憶させても良い。
また、第２実施例において、記憶手段にカウント値を記憶させる容量が十分に確保できる場合には、温度帯を判別する必要はなく、検出温度に近い値に対応するデータを読み出しても良い。

第２，第３実施例を、動作環境温度に替えて、電源電圧について適用しても良い。すなわち、複数の記憶メモリに、電源電圧が異なる場合について基準クロック信号の周期をカウントしたデータをそれぞれ記憶させ、クロック信号出力回路に電源電圧を検出する手段を設ける。例えば、Ａ／Ｄ変換器で電圧データを読み込んだり、電源電圧とバンドギャップ回路等で生成した基準電圧とをコンパレータにより比較したり、クロック信号出力回路の外部より与えた基準電圧データと比較を行っても良い。
そして、ＣＰＵ２３は、電圧検出手段により検出された電源電圧に応じて、複数の記憶用メモリに記憶されたデータより演算処理を行わせるデータを選択する。リングオシレータ１の発振周波数は電源電圧の影響を受けて変化する場合がある。したがって、クロック信号出力回路が実際に動作する場合の電源電圧に応じて演算処理に用いるデータを選択すれば、適切な周波数の逓倍クロック信号を得ることができる。また、このような電源電圧変動に応じた補正を、第２，第３実施例における動作環境温度の変動に応じた補正と同時に行っても良い。

第３実施例における温度特性の近似を、曲線近似で行っても良い。その場合、必要な基準データ数は３以上となる。
第２，第３実施例の制御を、ＣＰＵ２３に替えて、ハードウエアロジック回路で行うようにしても良い。
クロック信号出力回路の実動作時についても、任意のタイミングで外部から基準となるクロック信号を入力して、リングオシレータ１及び周期カウンタ５で計測した値と、出荷前の段階で記憶させたデータ値とを比較することで、補正を行っても良い。外部から基準クロックを与える場合、例えば通信用マスタ機器等の高精度クロック機器から、クロック入力やパルス通信等によって与える。この場合、基準クロックを常時与える必要はなく、定期的に与えて補正すれば良いので、システム性能を低下させることはない。

１制御周期は、基準クロック信号ＰＲＥＦの８周期に限ることはない。
また、基準クロック信号ＰＲＥＦの周期を周期カウンタ５により計測する期間が、ステートカウンタ１４における制御ステートに無関係に設定可能である場合、ステートカウンタ１４には、最初からＣＲ発振回路１６からのＣＲクロック信号を与えても良い。
温度検出手段としては、その他、抵抗値の温度変化を検出しても良いし、クロック信号出力回路の外部に存在する温度センサによって検出された温度データをＣＰＵ２３に与えるような手段でも良い。
リングオシレータを構成する遅延ゲート数も、３２個に限ることはない。

本発明の第１実施例であり、クロック信号出力回路の構成を示す図 製品出荷前の検査工程で行う調整作業の内容を示すフローチャート 本発明の第２実施例を示す図１相当図 検査工程において各記憶用メモリにカウント値を記憶させる場合の処理手順を示すプロセスチャート 出荷後に動作する場合のＣＰＵによる制御内容を示すフローチャート 本発明の第３実施例であり、評価時，検査時，実動作時の処理を示すプロセスチャート 温度特性の一例を示す図 従来技術を示す図１相当図

符号の説明

図面中、１はリングオシレータ、２はインバータゲート（遅延ゲート）、３は外部発振子、５は周期カウンタ、１１はクロック信号出力回路、１２は記憶用メモリ（記憶手段）、１３はセレクタ（データ選択手段）、２１はクロック信号出力回路、２３はＣＰＵ（データ選択手段）、２７は温度センサ（温度検出手段）を示す。

Claims (10)

1. 複数個の遅延ゲートをリング状に接続して構成されるリングオシレータを備え、外部発振子を発振させて生成出力される基準クロック信号の周期を、前記リングオシレータにより生成される高速クロック信号で周期カウンタがカウントしたデータに基づいて演算処理を行ない、前記基準クロック信号の周波数を逓倍した逓倍クロック信号を生成して出力するクロック信号出力回路において、
   前記周期カウンタにより前記基準クロック信号の周期をカウントしたデータが記憶される記憶手段と、
   前記演算処理に用いるデータを、前記周期カウンタによりカウントされたデータと、前記記憶手段に記憶されたデータとの何れかより選択して供給するデータ選択手段とを備えたことを特徴とするクロック信号出力回路。
2. 前記記憶手段を複数備えると共に、
   動作環境の温度を検出する温度検出手段を備え、
   前記複数の記憶手段には、動作環境温度が異なる場合について、前記周期カウンタにより前記基準クロック信号の周期をカウントしたデータがそれぞれ記憶され、
   前記データ選択手段は、前記温度検出手段により検出された温度に応じて、前記複数の記憶手段に記憶されたデータより、前記演算処理を行わせるデータを選択することを特徴とする請求項１記載のクロック信号出力回路。
3. 前記データ選択手段は、前記複数の記憶手段に記憶されているデータと、前記温度検出手段により検出された温度とに基づいて、前記演算処理を行わせるデータを補間演算することを特徴とする請求項２記載のクロック信号出力回路。
4. 前記記憶手段を複数備えると共に、
   電源電圧を検出する電圧検出手段を備え、
   前記複数の記憶手段には、電源電圧が異なる場合について、前記周期カウンタにより前記基準クロック信号の周期をカウントしたデータがそれぞれ記憶され、
   前記データ選択手段は、前記電圧検出手段により検出された電源電圧に応じて、前記複数の記憶手段に記憶されたデータより、前記演算処理を行わせるデータを選択することを特徴とする請求項１ないし３の何れかに記載のクロック信号出力回路。
5. 前記データ選択手段は、前記複数の記憶手段に記憶されているデータと、前記電圧検出手段により検出された電源電圧とに基づいて、前記演算処理を行わせるデータを補間演算することを特徴とする請求項４記載のクロック信号出力回路。
6. 複数個の遅延ゲートをリング状に接続して構成されるリングオシレータを備え、外部発振子を発振させて生成出力される基準クロック信号の周期を、前記リングオシレータにより生成される高速クロック信号で周期カウンタがカウントしたデータに基づいて演算処理を行ない、前記基準クロック信号の周波数を逓倍した逓倍クロック信号を生成して出力するクロック信号出力回路を発振動作させる方法において、
   前記周期カウンタが、前記基準クロック信号の周期をカウントしたデータを記憶手段に予め記憶させ、
   以降は、前記外部発振子を除去し、前記記憶手段に記憶されたデータに基づいて前記演算処理を行わせることを特徴とするクロック信号出力回路の発振動作方法。
7. 複数の記憶手段に、動作環境温度が異なる場合について、前記周期カウンタが前記基準クロック信号の周期をカウントしたデータをそれぞれ記憶し、
   前記温度検出手段により検出された動作環境の温度に応じて、前記複数の記憶手段に記憶されたデータより、前記演算処理を行わせるデータを選択することを特徴とする請求項６記載のクロック信号出力回路の発振動作方法。
8. 前記複数の記憶手段に記憶されているデータと、前記温度検出手段により検出された温度とに基づいて、前記演算処理を行わせるデータを補間演算することを特徴とする請求項７記載のクロック信号出力回路の発振動作方法。
9. 複数の記憶手段に、電源電圧が異なる場合について、前記周期カウンタが前記基準クロック信号の周期をカウントしたデータをそれぞれ記憶し、
   前記電圧検出手段により検出された電源電圧に応じて、前記複数の記憶手段に記憶されたデータより、前記演算処理を行わせるデータを選択することを特徴とする請求項６ないし８の何れかに記載のクロック信号出力回路の発振動作方法。
10. 前記複数の記憶手段に記憶されているデータと、前記電圧検出手段により検出された電源電圧とに基づいて、前記演算処理を行わせるデータを補間演算することを特徴とする請求項９記載のクロック信号出力回路の発振動作方法。

Images