JP2010062064A - 発光装置及びその製造方法 - Google Patents
発光装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010062064A JP2010062064A JP2008228175A JP2008228175A JP2010062064A JP 2010062064 A JP2010062064 A JP 2010062064A JP 2008228175 A JP2008228175 A JP 2008228175A JP 2008228175 A JP2008228175 A JP 2008228175A JP 2010062064 A JP2010062064 A JP 2010062064A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- light emitting
- film
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
【課題】隣り合う下部電極を区切る樹脂膜をエッチングにより形成するに際して、その樹脂膜が所望の箇所以外でエッチングされないようにする。
【解決手段】複数の下部電極8aが表面に配列されてなる中間製造物1aの表面に有機層30を成膜して下部電極8aを有機層30で被覆し、有機層30の上に無機層31を成膜し、無機層31の上にレジスト膜32を形成し、レジスト膜32のうち下部電極8aに重なる部分を露光・現像により除去し、レジスト膜32をマスクとして無機層31をエッチングし、レジスト膜32及び無機バンク14をマスクとして有機層30をエッチングすることで下部電極8aを露出させ、有機物の液体を下部電極8aの上に塗布することで下部電極8aの上に有機エレクトロルミネッセンス層8b,8cを形成し、有機エレクトロルミネッセンス層8b,8c及び無機層31の上に上部電極8dを成膜する。
【選択図】図13
【解決手段】複数の下部電極8aが表面に配列されてなる中間製造物1aの表面に有機層30を成膜して下部電極8aを有機層30で被覆し、有機層30の上に無機層31を成膜し、無機層31の上にレジスト膜32を形成し、レジスト膜32のうち下部電極8aに重なる部分を露光・現像により除去し、レジスト膜32をマスクとして無機層31をエッチングし、レジスト膜32及び無機バンク14をマスクとして有機層30をエッチングすることで下部電極8aを露出させ、有機物の液体を下部電極8aの上に塗布することで下部電極8aの上に有機エレクトロルミネッセンス層8b,8cを形成し、有機エレクトロルミネッセンス層8b,8c及び無機層31の上に上部電極8dを成膜する。
【選択図】図13
Description
本発明は、発光装置及びその製造方法に関する。
表示装置、ページプリンタその他の出力装置には、自発光型のEL(Electro Luminescence)素子を用いた発光装置が設けられている。例えば、表示装置には、EL素子をマトリクス状に配列してなるディスプレイパネルが設けられている。ページプリンタには、EL素子を線状に配列してなるライン型露光装置が設けられている。
発光装置を製造するに際しては、複数の下部電極が基板の上に設けられたものを用いる。まず、この基板の上に非感光性の樹脂層を成膜し、その樹脂層の上にレジストを塗布して、そのレジストの露光・現像をすることによってそのレジストのうち下部電極の上の部分を除去する。その後、残留したレジストをマスクとして、樹脂層をエッチングすると、下部電極が露出する。露出した下部電極に向けて液体状のEL材料を塗布する。この時、残留した樹脂層によって隣り合う下部電極が区分けされているから、液体状のEL材料が隣り合う下部電極同士で滲むことを防止することができる。こうして下部電極の上にEL層を形成した後、EL層及び樹脂層の上に上部電極を成膜して、発光装置が完成する。
特開2002−075640号公報
発光装置を製造するに際しては、複数の下部電極が基板の上に設けられたものを用いる。まず、この基板の上に非感光性の樹脂層を成膜し、その樹脂層の上にレジストを塗布して、そのレジストの露光・現像をすることによってそのレジストのうち下部電極の上の部分を除去する。その後、残留したレジストをマスクとして、樹脂層をエッチングすると、下部電極が露出する。露出した下部電極に向けて液体状のEL材料を塗布する。この時、残留した樹脂層によって隣り合う下部電極が区分けされているから、液体状のEL材料が隣り合う下部電極同士で滲むことを防止することができる。こうして下部電極の上にEL層を形成した後、EL層及び樹脂層の上に上部電極を成膜して、発光装置が完成する。
しかしながら、レジストと樹脂層は共に有機材料であるため、エッチング選択比が小さく、樹脂層をエッチングする際に、レジストもエッチングされてしまう。そうすると、レジストがマスクとして機能せず、樹脂層がレジストの下側の部分でもエッチングされてしまう。
そこで、本発明の課題は、隣り合う下部電極を区切る樹脂層をエッチングにより形成するに際して、その樹脂層が所望の箇所以外でエッチングされないようにすることである。
以上の課題を解決するため、本発明の一の態様によれば、
下部電極、有機エレクトロルミネッセンス層、上部電極の順に積層されてなる複数の発光部を有する発光装置の製造方法において、
前記下部電極が表面に配列されてなるベースの表面に有機層を成膜して、前記下部電極を前記有機層で被覆し、
前記有機層の上に無機層を成膜し、
前記無機層の上にレジストを形成して、該レジストのうち前記下部電極に重なる部分を露光・現像により除去し、
前記レジストをマスクとして前記無機層をエッチングし、
前記無機層をマスクとして前記有機層をエッチングすることで前記下部電極を露出させ
ることを特徴とする発光装置の製造方法が提供される。
下部電極、有機エレクトロルミネッセンス層、上部電極の順に積層されてなる複数の発光部を有する発光装置の製造方法において、
前記下部電極が表面に配列されてなるベースの表面に有機層を成膜して、前記下部電極を前記有機層で被覆し、
前記有機層の上に無機層を成膜し、
前記無機層の上にレジストを形成して、該レジストのうち前記下部電極に重なる部分を露光・現像により除去し、
前記レジストをマスクとして前記無機層をエッチングし、
前記無機層をマスクとして前記有機層をエッチングすることで前記下部電極を露出させ
ることを特徴とする発光装置の製造方法が提供される。
好ましくは、上記製造方法において、前記有機層をエッチングした後、前記レジストを除去する。
好ましくは、上記製造方法において、窒化シリコン、酸化シリコン、金属単体又は金属合金を前記無機層に用いる。
好ましくは、上記製造方法において、前記無機層が窒化シリコン又は酸化シリコンからなる場合、前記無機層をドライエッチング法によってエッチングする。
好ましくは、上記製造方法において、前記無機層が金属単体からなる場合、前記無機層をウェットエッチング法によってエッチングする。
本発明の他の態様によれば、
ベースと、
前記ベースの表面に配列された複数の下部電極と、
前記下部電極の周囲において前記ベースの表面に形成された有機バンクと、
前記有機バンクの上に形成された無機バンクと、
前記下部電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層及び前記無機バンクの上に形成された上部電極と、を備えることを特徴とする発光装置が提供される。
ベースと、
前記ベースの表面に配列された複数の下部電極と、
前記下部電極の周囲において前記ベースの表面に形成された有機バンクと、
前記有機バンクの上に形成された無機バンクと、
前記下部電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層及び前記無機バンクの上に形成された上部電極と、を備えることを特徴とする発光装置が提供される。
好ましくは、上記発光装置において、前記無機バンクが窒化シリコン、酸化シリコン、金属単体又は金属合金からなる。
本発明によれば、無機層と有機層の選択比が大きいから、無機層をマスクとして有機層をエッチングするに際して、有機層が所望の箇所以外でエッチングされることを防止することができる。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
図1は、発光装置1を概略的に示す平面図であり、図2は、発光装置1の一部を概略的に示す平面図である。
この発光装置1は、自発光型のディスプレイパネルである。即ち、図1、図2に示すように、発光装置1においては、R(赤),G(緑)又はB(青)に発光する複数の画素Pが所定のパターンでマトリクス状に配列されている。
複数の走査線2が行方向に延びており、複数の信号線3が列方向に延びており、複数の電圧供給線4が行方向に延びている。そして、複数の走査線2が互いに平行となるよう配列され、複数の信号線3が平面視して走査線2と直交するよう配列され、隣り合う走査線2の間において電圧供給線4が走査線2と平行になるよう設けられている。一組の走査線2及び電圧供給線4並びに隣り合う二本の信号線3によって囲われる範囲が、画素Pに相当する。
また、走査線2、信号線3及び電圧供給線4の上には、有機バンク13が設けられている。有機バンク13には矩形状の複数の開口部13aが形成されている。これら開口部13aがマトリクス状に配列されることで有機バンク13が網状に形成され、1つの画素Pにつき1つの開口部13aが対応している。
図3は、アクティブマトリクス駆動方式で動作する発光装置1の1つの画素Pに相当する回路を示した回路図である。
図3に示すように、1つの画素Pにつき、スイッチトランジスタ5、駆動トランジスタ6、キャパシタ7及びEL素子8が設けられている。スイッチトランジスタ5のゲートが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうちの一方が信号線3に接続され、スイッチトランジスタ5のドレインとソースのうちの他方がキャパシタ7の一方の電極及び駆動トランジスタ6のゲートに接続されている。駆動トランジスタ6のソースとドレインのうちの一方が電圧供給線4に接続され、駆動トランジスタ6のソースとドレインのうち他方がキャパシタ7の他方の電極及びEL素子8のアノードに接続されている。なお、全ての画素PのEL素子8のカソードは、一定電圧Vcomに保たれ、具体的には接地されている。
また、この発光装置1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線3がデータドライバに接続され、これらドライバによって発光装置1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、一定電圧源又はドライバによって所定の電力が供給される。
図4は、発光装置1の1つの画素Pに相当する平面図であり、図5は、図4のV−Vに沿った面の矢視断面図であり、図6は、図4のVI−VIに沿った面の矢視断面図である。なお、図4においては、電極及び配線を主に示す。
図4に示すように、スイッチトランジスタ5及び駆動トランジスタ6が信号線3に沿うように配列されている。キャパシタ7がスイッチトランジスタ5の近傍に配置されている。EL素子8が駆動トランジスタ6の近傍に配置されている。また、スイッチトランジスタ5、駆動トランジスタ6、キャパシタ7及びEL素子8は、走査線2と電圧供給線4の間に配置されているとともに、隣り合う信号線3の間に配置されている。
図5、図6に示すように、信号線3が基板10上に形成され、ゲート絶縁膜11が基板10の一面に成膜され、信号線3が基板10とゲート絶縁膜11との間に形成されてゲート絶縁膜11によって被覆されている。走査線2及び電圧供給線4がゲート絶縁膜11の上に形成され、ゲート絶縁膜11の上に保護絶縁膜12が成膜され、走査線2及び電圧供給線4がゲート絶縁膜11と保護絶縁膜12との間に形成されて保護絶縁膜12によって被覆されている。保護絶縁膜12の上に有機バンク13が形成され、有機バンク13の上に無機バンク14が形成されている。
ゲート絶縁膜11は、例えば、窒化シリコン又は酸化シリコンからなる。保護絶縁膜12は、例えば、窒化シリコン又は酸化シリコンからなる。有機バンク13は、絶縁性の樹脂材料、特に非感光性の樹脂材料からなる。無機バンク14は、窒化シリコン、酸化シリコン、金属単体(例えば、クロム)、金属合金(例えば、Al合金(Al、Nd、Tiの合金等)、Mo合金(Mo、Nbの合金等))その他の無機物からなる。無機バンク14は、導電性であってもよいし、絶縁性であってもよい。
また、図4、図6に示すように、スイッチトランジスタ5は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ5は、ゲート電極5a、半導体膜5b、チャネル保護膜5d、不純物半導体膜5f,5g、電極5h、電極5i等を有するものである。
ゲート電極5aは、基板10とゲート絶縁膜11の間に形成されている。このゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。また、ゲート電極5aの上にゲート絶縁膜11が成膜されており、そのゲート絶縁膜11によってゲート電極5aが被覆されている。
このゲート絶縁膜11上であってゲート電極5aに対応する位置に真性な半導体膜5bが形成されており、半導体膜5bがゲート絶縁膜11を挟んでゲート電極5aと相対している。
半導体膜5bは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜5bにチャネルが形成される。また、半導体膜5bの中央部上には、絶縁性のチャネル保護膜5dが形成されている。このチャネル保護膜5dは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜5bの一端部の上には、不純物半導体膜5fが一部チャネル保護膜5dに重なるようにして形成されており、半導体膜5bの他端部の上には、不純物半導体膜5gが一部チャネル保護膜5dに重なるようにして形成されている。そして、不純物半導体膜5f,5gは互いに離間して、半導体膜5bの両端側に形成されている。不純物半導体膜5f,5gはn型半導体又はp型半導体である。
不純物半導体膜5fの上には、電極5hが形成されている。不純物半導体膜5gの上には、電極5iが形成されている。電極5h,5iのうち一方がドレインであり、他方がソースである。電極5h,5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。
チャネル保護膜5d、電極5h,電極5iの上には、保護絶縁膜12が成膜され、チャネル保護膜5d及び電極5h,電極5iが保護絶縁膜12によって被覆されている。こうして、スイッチトランジスタ5が保護絶縁膜12によって覆われるようになっている。
このゲート絶縁膜11上であってゲート電極5aに対応する位置に真性な半導体膜5bが形成されており、半導体膜5bがゲート絶縁膜11を挟んでゲート電極5aと相対している。
半導体膜5bは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜5bにチャネルが形成される。また、半導体膜5bの中央部上には、絶縁性のチャネル保護膜5dが形成されている。このチャネル保護膜5dは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜5bの一端部の上には、不純物半導体膜5fが一部チャネル保護膜5dに重なるようにして形成されており、半導体膜5bの他端部の上には、不純物半導体膜5gが一部チャネル保護膜5dに重なるようにして形成されている。そして、不純物半導体膜5f,5gは互いに離間して、半導体膜5bの両端側に形成されている。不純物半導体膜5f,5gはn型半導体又はp型半導体である。
不純物半導体膜5fの上には、電極5hが形成されている。不純物半導体膜5gの上には、電極5iが形成されている。電極5h,5iのうち一方がドレインであり、他方がソースである。電極5h,5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。
チャネル保護膜5d、電極5h,電極5iの上には、保護絶縁膜12が成膜され、チャネル保護膜5d及び電極5h,電極5iが保護絶縁膜12によって被覆されている。こうして、スイッチトランジスタ5が保護絶縁膜12によって覆われるようになっている。
また、図4、図5に示すように、駆動トランジスタ6は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ6は、ゲート電極6a、半導体膜6b、チャネル保護膜6d、不純物半導体膜6f,6g、電極6h、電極6i等を有するものである。
ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。ゲート電極6aは、ゲート電極5aと同様に基板10とゲート絶縁膜11の間に形成されて、ゲート絶縁膜11によって被覆されている。
このゲート絶縁膜11の上であってゲート電極6aに対応する位置には、半導体膜6bが形成されている。この半導体膜6bはゲート絶縁膜11を挟んでゲート電極6aと相対している。
半導体膜6bの中央部上には、チャネル保護膜6dが形成されている。このチャネル保護膜6dは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜6bの一端部の上には、不純物半導体膜6fが一部チャネル保護膜6dに重なるようにして形成されており、半導体膜6bの他端部の上には、不純物半導体膜6gが一部チャネル保護膜6dに重なるようにして形成されている。そして、不純物半導体膜6f,6gは互いに離間して、半導体膜6bの両端側に形成されている。なお、不純物半導体膜6f,6gはn型半導体又はp型半導体である。
不純物半導体膜6fの上には、電極6hが形成され、不純物半導体膜6gの上には、電極6iが形成されている。電極6h,6iのうち一方がドレインであり、他方がソースである。電極6h,電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。電極6hが電圧供給線4と一体を成して、電圧供給線4に連なっている。
チャネル保護膜6d、電極6h及び電極6iの上に保護絶縁膜12が成膜され、チャネル保護膜6d、電極6h及び電極6iが保護絶縁膜12によって被覆されている。こうして、駆動トランジスタ6は保護絶縁膜12によって覆われている。
このゲート絶縁膜11の上であってゲート電極6aに対応する位置には、半導体膜6bが形成されている。この半導体膜6bはゲート絶縁膜11を挟んでゲート電極6aと相対している。
半導体膜6bの中央部上には、チャネル保護膜6dが形成されている。このチャネル保護膜6dは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜6bの一端部の上には、不純物半導体膜6fが一部チャネル保護膜6dに重なるようにして形成されており、半導体膜6bの他端部の上には、不純物半導体膜6gが一部チャネル保護膜6dに重なるようにして形成されている。そして、不純物半導体膜6f,6gは互いに離間して、半導体膜6bの両端側に形成されている。なお、不純物半導体膜6f,6gはn型半導体又はp型半導体である。
不純物半導体膜6fの上には、電極6hが形成され、不純物半導体膜6gの上には、電極6iが形成されている。電極6h,6iのうち一方がドレインであり、他方がソースである。電極6h,電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。電極6hが電圧供給線4と一体を成して、電圧供給線4に連なっている。
チャネル保護膜6d、電極6h及び電極6iの上に保護絶縁膜12が成膜され、チャネル保護膜6d、電極6h及び電極6iが保護絶縁膜12によって被覆されている。こうして、駆動トランジスタ6は保護絶縁膜12によって覆われている。
キャパシタ7は、図4、図6に示すように、対向する一対の電極7a、7b等で構成されている。そして、基板10とゲート絶縁膜11との間に一方の電極7aが形成され、ゲート絶縁膜11と保護絶縁膜12との間に他方の電極7bが形成されている。電極7aと電極7bが、誘電体であるゲート絶縁膜11を挟んで相対している。
キャパシタ7の電極7aは、駆動トランジスタ6のゲート電極6aと一体を成して、ゲート電極6aに連なっている。キャパシタ7の電極7bは、駆動トランジスタ6の電極6iと一体を成して、電極6iに連なっている。
キャパシタ7の電極7aは、駆動トランジスタ6のゲート電極6aと一体を成して、ゲート電極6aに連なっている。キャパシタ7の電極7bは、駆動トランジスタ6の電極6iと一体を成して、電極6iに連なっている。
信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aは、基板10に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5の電極5h,5i及び駆動トランジスタ6の電極6h,6iは、ゲート絶縁膜11に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5の電極5h,5i及び駆動トランジスタ6の電極6h,6iは、ゲート絶縁膜11に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、ゲート絶縁膜11には、コンタクトホール11a〜11cが画素Pごとに形成されている。コンタクトホール11aはゲート電極5aと走査線2とが重なる領域に形成され、コンタクトホール11a内にコンタクトプラグ20aが埋め込まれ、コンタクトプラグ20aによってスイッチトランジスタ5のゲート電極5aと走査線2が電気的に導通している。また、コンタクトホール11bは電極5hと信号線3とが重なる領域にコンタクトホール11bに形成され、コンタクトホール11b内にコンタクトプラグ20bが埋め込まれ、コンタクトプラグ20bによってスイッチトランジスタ5の電極5hと信号線3が電気的に導通している。コンタクトホール11cはゲート電極6aと電極5iとが重なる領域に形成され、コンタクトプラグ20cによってスイッチトランジスタ5の電極5iとキャパシタ7の電極7aが電気的に導通するとともにスイッチトランジスタ5の電極5iと駆動トランジスタ6のゲート電極6aが電気的に導通する。なお、このコンタクトプラグ20a〜20cを介することなく、走査線2が直接ゲート電極5aと接触し、電極5hが信号線3と接触し、電極5iがゲート電極6aと接触してもよい。
ゲート絶縁膜11には矩形状の複数の開口部11fが形成されている。これら開口部11fがマトリクス状に配列されることでゲート絶縁膜11が網状に形成され、1つの画素Pにつき1つの開口部11fが対応している。保護絶縁膜12には矩形状の複数の開口部12aが形成されている。これら開口部12aがマトリクス状に配列されることで保護絶縁膜12が網状に形成され、1つの画素Pにつき1つの開口部12aが対応している。無機バンク14には矩形状の複数の開口部14aが形成されている。これら開口部14aがマトリクス状に配列されることで無機バンク14が網状に形成され、1つの画素Pにつき1つの開口部14aが対応している。そして、開口部11f、開口部12a、開口部13a及び開口部14aが重なっている。開口部11f及び開口部12a〜14aの周囲に、スイッチトランジスタ5、駆動トランジスタ6及びキャパシタ7が配置されている。
発光部としてのEL素子8は、下部電極8a、正孔注入層8b、発光層8c及び上部電極8dを有する。下部電極8aはアノードとして機能する電極であり、上部電極8dがカソードとして機能する電極である。上部電極8dは全ての画素Pに共通にした単一な電極であり、下部電極8a、正孔注入層8b及び発光層8cは画素Pごとに区切られて、画素Pごとに独立している。なお、正孔注入層8b及び発光層8cが有機エレクトロルミネッセンス層である。
下部電極8aは基板10上に形成されており、下部電極8aの中央部が開口部11f及び開口部12a〜14a内にあり、下部電極8aの外縁部分がゲート絶縁膜11及び保護絶縁膜12によって覆われている。この下部電極8aは、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、カドミウム−錫酸化物(CTO)、アルミその他の導電性材料からなる。下部電極8aの端部分が保護絶縁膜12とゲート絶縁膜11の層間にあり、その部分が駆動トランジスタ6の電極6iに重なって、下部電極8aと電極6iが接続している。なお、ゲート絶縁膜11に開口部11fが形成されていなくてもよい。この場合、下部電極8aは、基板10の上ではなく、開口部12a内においてゲート絶縁膜11の上に形成されている。また、ゲート絶縁膜11に開口部11fが形成されず、保護絶縁膜12に開口部12aが形成されていなくてもよい。この場合、下部電極8aは、基板10の上ではなく、開口部13a内において保護絶縁膜12の上に形成され、下部電極8aと電極6iがコンタクトホールを介して接続されている。
開口部11f及び開口部12a〜14a内において、下部電極8a、正孔注入層8b及び発光層8cが下から下部電極8a、正孔注入層8b、発光層8cの順に積層されている。
正孔注入層8bは、例えば、ポリフルオレン系材料からなる。正孔注入層8bは、導電性高分子であるPEDOT(ポリチオフェン)及びドーパントであるPSS(ポリスチレンスルホン酸)からものでもよい。
発光層8cは、例えばポリフェニレンビニレン系発光材料又はポリフルオレン系発光材料からなる。なお、R(赤)に発光する画素P、G(緑)に発光する画素P、B(青)に発光する画素Pは、それぞれ発光層8cの発光材料を異にする。画素PのR(赤),G(緑),B(青)のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
発光層8cは、例えばポリフェニレンビニレン系発光材料又はポリフルオレン系発光材料からなる。なお、R(赤)に発光する画素P、G(緑)に発光する画素P、B(青)に発光する画素Pは、それぞれ発光層8cの発光材料を異にする。画素PのR(赤),G(緑),B(青)のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
発光層8cの上に上部電極8dが形成されている。上部電極8dは、発光層8cのほかに有機バンク13及び無機バンク14等も被覆している。上部電極8dは、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、カドミウム−錫酸化物(CTO)その他の導電性材料からなる。
下部電極8aと上部電極8dのどちらか一方又は両方が透明電極である。下部電極8aが透明電極である場合、基板10も透明であることが好ましい。下部電極8a及び基板10が透明である場合、発光層8cで発した光が基板10からその下に出射し、このような発光装置1をボトムエミッション型の発光装置という。一方、上部電極8dが透明電極である場合、発光層8cで発した光が上部電極8dからその上に出射し、このような発光装置1をトップエミッション型の発光装置という。また、下部電極8a及び上部電極8dの両方が透明電極である場合、下部電極8aの下に反射膜(例えば、アルミ)が形成されていれば、発光装置1がトップエミッション型の発光装置となり、上部電極8dの上に反射膜が形成されていれば、発光装置1がボトムエミッション型の発光装置となる。なお、下部電極8a、上部電極8dが透明電極である場合、その材料は錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)であることが好ましい。
有機バンク13は、正孔注入層8b又は発光層8cを湿式法により形成するに際して、正孔注入層8b又は発光層8cとなる材料が溶媒に溶解または分散された液体が隣接する画素Pに滲み出ないようにするためのものである。
この発光装置1は、次のように駆動されて発光する。
所定レベルの電圧が全ての電圧供給線4に印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。
各走査線2が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応するスイッチトランジスタ5がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された電圧に応じて、駆動トランジスタ6の電極6aと電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aと電極6i間の電位差は保持される。
このため、駆動トランジスタ6は選択時と同じレベルのドレイン−ソース電流を流し続け、EL素子8の発光輝度を維持するようになっている。
所定レベルの電圧が全ての電圧供給線4に印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。
各走査線2が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応するスイッチトランジスタ5がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された電圧に応じて、駆動トランジスタ6の電極6aと電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aと電極6i間の電位差は保持される。
このため、駆動トランジスタ6は選択時と同じレベルのドレイン−ソース電流を流し続け、EL素子8の発光輝度を維持するようになっている。
次に、発光装置1の製造方法について説明する。
まず、基板10上にゲートメタル層をスパッタリング法によって堆積させ、フォトリソグラフィーによりそのゲートメタル層を形状加工して信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aを形成する。
次いで、プラズマCVDによって窒化シリコン又は酸化シリコンのゲート絶縁膜11を堆積する。
次いで、アモルファスシリコン又はポリシリコンの半導体層(半導体膜5b,6bのもとになるもの)、窒化シリコン又は酸化シリコンの絶縁層(チャネル保護膜5d,6dのもとになるもの)を順に堆積した後、フォトリソグラフィー法・エッチング法によってその絶縁膜をチャネル保護膜5d、6dに形状加工する。続いて、不純物層(不純物半導体膜5f,5g,6f,6gのもとになるもの)を堆積した後、フォトリソグラフィー法・エッチング法によってその不純物層を不純物半導体膜5f,5g,6f,6gに形状加工するとともに、それに連続してその半導体層を半導体膜5b,6bに形状加工する。
次いで、フォトリソグラフィー・エッチング法によってコンタクトホール11a〜11cをゲート絶縁膜11に形成する。次いで、コンタクトホール11a〜11c内にコンタクトプラグ20a〜20cを埋め込む。なお、コンタクトプラグ20a〜20cを埋め込む工程を省略してもよい。
次いで、気相成長法によってソース・ドレインメタル層をゲート絶縁膜11等の上に堆積して、フォトリソグラフィー法・エッチング法によってそのソース・ドレインメタル層を走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5の電極5h,5i及び駆動トランジスタ6の電極6h,6iに形状加工する。
次いで、ゲート絶縁膜11をフォトリソグラフィー法・エッチング法によって形状加工して、ゲート絶縁膜11に開口部11fを形成する。次いで、ITO膜を堆積した後にそのITO膜を下部電極8aに形状加工する。なお、開口部11fを形成せずに、下部電極8aを形成してもよい。
次いで、気相成長法により保護絶縁膜12を成膜し、保護絶縁膜12をフォトリソグラフィー法・気相成長法で形状加工することによって保護絶縁膜12に開口部12aを形成する。保護絶縁膜12によってスイッチトランジスタ5、駆動トランジスタ6及びキャパシタ7等が覆われ、開口部12aが形成されると、下部電極8aの中央部が開口部12a内で露出する。以上の工程を経て製造された中間製造物1aの断面を図7に示す。この中間製造物1aがベースとなる。この中間製造物1aの表面において、下部電極8aがマトリクス状に配列された状態となっている。
まず、基板10上にゲートメタル層をスパッタリング法によって堆積させ、フォトリソグラフィーによりそのゲートメタル層を形状加工して信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aを形成する。
次いで、プラズマCVDによって窒化シリコン又は酸化シリコンのゲート絶縁膜11を堆積する。
次いで、アモルファスシリコン又はポリシリコンの半導体層(半導体膜5b,6bのもとになるもの)、窒化シリコン又は酸化シリコンの絶縁層(チャネル保護膜5d,6dのもとになるもの)を順に堆積した後、フォトリソグラフィー法・エッチング法によってその絶縁膜をチャネル保護膜5d、6dに形状加工する。続いて、不純物層(不純物半導体膜5f,5g,6f,6gのもとになるもの)を堆積した後、フォトリソグラフィー法・エッチング法によってその不純物層を不純物半導体膜5f,5g,6f,6gに形状加工するとともに、それに連続してその半導体層を半導体膜5b,6bに形状加工する。
次いで、フォトリソグラフィー・エッチング法によってコンタクトホール11a〜11cをゲート絶縁膜11に形成する。次いで、コンタクトホール11a〜11c内にコンタクトプラグ20a〜20cを埋め込む。なお、コンタクトプラグ20a〜20cを埋め込む工程を省略してもよい。
次いで、気相成長法によってソース・ドレインメタル層をゲート絶縁膜11等の上に堆積して、フォトリソグラフィー法・エッチング法によってそのソース・ドレインメタル層を走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5の電極5h,5i及び駆動トランジスタ6の電極6h,6iに形状加工する。
次いで、ゲート絶縁膜11をフォトリソグラフィー法・エッチング法によって形状加工して、ゲート絶縁膜11に開口部11fを形成する。次いで、ITO膜を堆積した後にそのITO膜を下部電極8aに形状加工する。なお、開口部11fを形成せずに、下部電極8aを形成してもよい。
次いで、気相成長法により保護絶縁膜12を成膜し、保護絶縁膜12をフォトリソグラフィー法・気相成長法で形状加工することによって保護絶縁膜12に開口部12aを形成する。保護絶縁膜12によってスイッチトランジスタ5、駆動トランジスタ6及びキャパシタ7等が覆われ、開口部12aが形成されると、下部電極8aの中央部が開口部12a内で露出する。以上の工程を経て製造された中間製造物1aの断面を図7に示す。この中間製造物1aがベースとなる。この中間製造物1aの表面において、下部電極8aがマトリクス状に配列された状態となっている。
次いで、樹脂材料、特に非感光性の樹脂材料(例えば、旭硝子製 AL-Polymer等)を保護絶縁膜12の上に及び開口部12a内に塗布し、その樹脂材料を硬化させて有機層30を形成する(図8参照)。次いで、有機層30を焼成する。
次いで、気相成長法によって有機層30の上に無機層31を堆積する(図9参照)。無機層31は、窒化シリコン膜、酸化シリコン膜、金属膜(例えば、クロムの膜)、金属合金膜その他の無機物の膜である。
次いで、無機層31の上にレジスト(例えば、ナガセケムテックス株式会社製 NPR3510PG等)を塗布し、レジスト膜32を成膜する(図10参照)。次に、レジスト膜32を露光・現像して、レジスト膜32を形状加工する(図11参照)。ここで、レジスト膜32の平面視形状を保護絶縁膜12の平面視形状と同一にする。即ち、矩形状の複数の開口部32aをレジスト膜32に形成して、開口部32aを開口部12aに重ねるようにする。
次いで、気相成長法によって有機層30の上に無機層31を堆積する(図9参照)。無機層31は、窒化シリコン膜、酸化シリコン膜、金属膜(例えば、クロムの膜)、金属合金膜その他の無機物の膜である。
次いで、無機層31の上にレジスト(例えば、ナガセケムテックス株式会社製 NPR3510PG等)を塗布し、レジスト膜32を成膜する(図10参照)。次に、レジスト膜32を露光・現像して、レジスト膜32を形状加工する(図11参照)。ここで、レジスト膜32の平面視形状を保護絶縁膜12の平面視形状と同一にする。即ち、矩形状の複数の開口部32aをレジスト膜32に形成して、開口部32aを開口部12aに重ねるようにする。
次いで、残留したレジスト膜32をマスクとして用い、無機層31をエッチングする(図12参照)。特に、無機層31が窒化シリコン膜又は酸化シリコン膜である場合、ドライエッチング法によって無機層31を形状加工することが好ましく、無機層31がクロムといった金属膜である場合には、ウェットエッチング法によって無機層31を形状加工することが好ましい。そうすると、レジスト膜32の平面視形状が無機層31に転写され、無機層31が網状の無機バンク14となる。ドライエッチングに用いるガスは、SF6及びO2等である。ウェットエッチングに用いるエッチャントは、例えば、ナガセケムテックス株式会社製 K-3等である。無機層31とレジスト膜32のエッチング選択比が大きいので、レジスト膜32が殆どエッチングされない。
次いで、残留したレジスト膜32及び無機バンク14をマスクとして用い、ドライエッチング法又はウェットエッチング法によって有機層30を形状加工する(図13参照)。そうすると、無機バンク14の平面視形状が有機層30に転写され、有機層30が網状の有機バンク13となる。有機層30と無機バンク14のエッチング選択比が大きいので、無機バンク14は殆どエッチングされない。有機層30がエッチングされることで、下部電極8aが露出する。
次いで、レジスト膜32を除去液等によって除去する。
ここでは、有機層30を形状加工する際、残留したレジスト膜32及び無機バンク14をマスクとして用いているが、無機層31を形状加工した後、レジスト膜32を除去し、その後、無機バンク14のみをマスクとして用い有機層30を形状加工しても良い。しかし、エッチングされる時の無機層31のダメージを低減させるため、有機層30を形状加工した後、レジスト膜32を除去する方が望ましい。
次いで、レジスト膜32を除去液等によって除去する。
ここでは、有機層30を形状加工する際、残留したレジスト膜32及び無機バンク14をマスクとして用いているが、無機層31を形状加工した後、レジスト膜32を除去し、その後、無機バンク14のみをマスクとして用い有機層30を形状加工しても良い。しかし、エッチングされる時の無機層31のダメージを低減させるため、有機層30を形状加工した後、レジスト膜32を除去する方が望ましい。
次いで、液体塗布機を用いて液体を開口部13a,14a内に塗布する。特に、液体塗布機のなかでも特に液滴吐出機(例えば、インクジェットプリンタ)を用いて、液体を滴状にして開口部13a,14a内に吐出することが好ましい。塗布する液体は、有機材料(正孔注入層8bの原材料)が溶媒又は分散媒に溶解され、又は分散されたものである。塗布された液体が乾燥することで、正孔注入層8bが下部電極8aの上に形成される。そして、液体の塗布を繰り返すことで全ての開口部13a,14a内に液体を塗布し、正孔注入層8bをマトリクス状に印刷する。
有機バンク13及び無機バンク14が形成されているから、正孔注入層8bの印刷の際には、隣り合う開口部13a同士で液体が滲まない。特に、有機バンク13をドライエッチング法により作成した場合、有機バンク13が無機バンク14の下側に窪んでいるから、液体の滲みを効率よく防止することができる。
次いで、正孔注入層8bの印刷と同様にして、発光層8cをマトリクス状に印刷する。塗布する液体は、有機材料(発光層8cの原材料)が溶媒又は分散媒に溶解され、又は分散されたものである。
次いで、気相成長法により無機バンク14及び発光層8cの上に上部電極8dを成膜する。有機バンク13が無機バンク14の下側に窪んだ状態に形成されても、上部電極8dを気相成長法に成膜すれば、上部電極8dが途切れることなく形成される。
以上により、発光装置1を完成させる。
次いで、気相成長法により無機バンク14及び発光層8cの上に上部電極8dを成膜する。有機バンク13が無機バンク14の下側に窪んだ状態に形成されても、上部電極8dを気相成長法に成膜すれば、上部電極8dが途切れることなく形成される。
以上により、発光装置1を完成させる。
本実施形態によれば、無機バンク14がクロム等のように抵抗率の低い導電性材料からなる場合、上部電極8dが抵抗率の高い導電性材料であっても、無機バンク14によって導電性が補足される。そうすると、上部電極8dの電圧はどの位置であっても、ほぼ均一になる。
また、無機バンク14がクロム等のように黒色の無機物からなる場合、無機バンク14がブラックマトリックスとして機能し、コントラストの向上及び色材の混色防止が図られる。
また、無機バンク14が無機物からなるから、エッチングにより有機バンク13を容易に作成することができる。
また、無機バンク14が無い場合よりも、無機バンク14の厚みだけトランジスタ5,6と上部電極8dの距離をとることができる。そのため、トランジスタ5,6のいわゆるバックゲート効果による閾値特性の変動を抑えることができる。
なお、本発明は上記実施形態に限定されるものでなく、上記実施形態に対して種々の設計変更を行ったものも本発明の範囲に含まれる。
例えば、上記実施形態では、図1に示すように有機バンク13が網状であったのに対し、図14に示すように複数の条状有機バンク113が配列されていてもよい。条状有機バンク113は列方向に延びており、条状有機バンク113が保護絶縁膜12を介して信号線3に重なり、条状有機バンク113の幅は信号線3の幅よりも広い。条状有機バンク113が行方向に配列され、複数の画素Pが隣り合う条状有機バンク113の間で列方向に配列されている。条状有機バンク113に重なる無機バンクも条状である。条状有機バンク113及び条状無機バンクにした発光装置100を製造するに際しては、上記図11に相当する工程においてレジストを条状にパターニングすることだけが上記実施形態と異なり、他は上記実施形態と同様の工程を経る。
また、以上の実施の形態において、発光装置1,100をディスプレイパネルに適用した場合を例に説明したが、本発明はこれに限定されるものではなく、例えば、発光装置1を露光装置、光アドレッシング装置、照明装置などに適用してもよい。発光装置1の用途に応じて、全ての画素Pの発光色を同一にしてもよい。
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
1、100 発光装置
1a 中間製造物
8a 下部電極
8b 正孔注入層
8c 発光層
8d 上部電極
13 無機バンク
14 有機バンク
30 有機層
31 無機層
32 レジスト膜
P 画素
1a 中間製造物
8a 下部電極
8b 正孔注入層
8c 発光層
8d 上部電極
13 無機バンク
14 有機バンク
30 有機層
31 無機層
32 レジスト膜
P 画素
Claims (7)
- 下部電極、有機エレクトロルミネッセンス層、上部電極の順に積層されてなる複数の発光部を有する発光装置の製造方法において、
前記下部電極が表面に配列されてなるベースの表面に有機層を成膜して、前記下部電極を前記有機層で被覆し、
前記有機層の上に無機層を成膜し、
前記無機層の上にレジストを形成して、該レジストのうち前記下部電極に重なる部分を露光・現像により除去し、
前記レジストをマスクとして前記無機層をエッチングし、
前記無機層をマスクとして前記有機層をエッチングすることで前記下部電極を露出させ
ることを特徴とする発光装置の製造方法。 - 前記有機層をエッチングした後、前記レジストを除去することを特徴とする請求項1に記載の発光装置の製造方法。
- 窒化シリコン、酸化シリコン、金属単体又は金属合金を前記無機層に用いることを特徴とする請求項1又は2に記載の発光装置の製造方法。
- 前記無機層が窒化シリコン又は酸化シリコンからなる場合、前記無機層をドライエッチング法によってエッチングすることを特徴とする請求項3に記載の発光装置の製造方法。
- 前記無機層が金属単体からなる場合、前記無機層をウェットエッチング法によってエッチングすることを特徴とする請求項3に記載の発光装置の製造方法。
- ベースと、
前記ベースの表面に配列された複数の下部電極と、
前記下部電極の周囲において前記ベースの表面に形成された有機バンクと、
前記有機バンクの上に形成された無機バンクと、
前記下部電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層及び前記無機バンクの上に形成された上部電極と、を備えることを特徴とする発光装置。 - 前記無機バンクが窒化シリコン、酸化シリコン、金属単体又は金属合金からなることを特徴とする請求項6に記載の発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008228175A JP2010062064A (ja) | 2008-09-05 | 2008-09-05 | 発光装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008228175A JP2010062064A (ja) | 2008-09-05 | 2008-09-05 | 発光装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010062064A true JP2010062064A (ja) | 2010-03-18 |
Family
ID=42188632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008228175A Pending JP2010062064A (ja) | 2008-09-05 | 2008-09-05 | 発光装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010062064A (ja) |
-
2008
- 2008-09-05 JP JP2008228175A patent/JP2010062064A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6211873B2 (ja) | 有機el表示装置及び有機el表示装置の製造方法 | |
JP2009218156A (ja) | Elパネル及びelパネルの製造方法 | |
JP4809087B2 (ja) | エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法 | |
KR101004874B1 (ko) | 표시패널 및 그 제조방법 | |
JP6189692B2 (ja) | Oled表示パネル | |
JP2005327674A (ja) | 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法 | |
US20040263072A1 (en) | Flat panel display | |
KR102568516B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
JP4848675B2 (ja) | トランジスタアレイパネル及びトランジスタアレイパネルの製造方法 | |
JP2010287634A (ja) | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 | |
JP4973698B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5028402B2 (ja) | El素子の製造方法及びelパネルの製造方法 | |
JP2011014358A (ja) | 発光パネルの製造方法及び発光パネルの製造装置 | |
JP2009231090A (ja) | Elパネル及びelパネルの製造方法 | |
JP2010009753A (ja) | 有機el表示装置及びその製造方法 | |
JP2011014347A (ja) | 発光装置及び発光装置の製造方法 | |
JP5151802B2 (ja) | 発光装置及びその製造方法 | |
US8653569B2 (en) | Transistor, display device, electronic device, manufacturing method of transistor, and manufacturing method of display device | |
JP5163482B2 (ja) | 発光装置 | |
JP2010062064A (ja) | 発光装置及びその製造方法 | |
JP2012069540A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置 | |
JP2007157608A (ja) | エレクトロルミネッセンスディスプレイパネル及びその製造方法 | |
JP5471564B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5381414B2 (ja) | 発光パネルの製造方法及び発光パネルの製造装置 | |
JP2010152059A (ja) | 電子機器の製造方法及び短絡体 |