JP2010049159A - 発光装置及びその製造方法 - Google Patents
発光装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010049159A JP2010049159A JP2008215176A JP2008215176A JP2010049159A JP 2010049159 A JP2010049159 A JP 2010049159A JP 2008215176 A JP2008215176 A JP 2008215176A JP 2008215176 A JP2008215176 A JP 2008215176A JP 2010049159 A JP2010049159 A JP 2010049159A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- light emitting
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005192 partition Methods 0.000 claims abstract description 47
- 238000005401 electroluminescence Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000576 coating method Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 description 49
- 239000012535 impurity Substances 0.000 description 26
- 238000002347 injection Methods 0.000 description 21
- 239000007924 injection Substances 0.000 description 21
- 239000011347 resin Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 239000007788 liquid Substances 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229910003437 indium oxide Inorganic materials 0.000 description 9
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910017150 AlTi Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002612 dispersion medium Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polyphenylene vinylene Polymers 0.000 description 2
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229940100890 silver compound Drugs 0.000 description 1
- 150000003379 silver compounds Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】有機エレクトロルミネッセンス層の膜厚を均等にできるようにする。
【解決手段】発光装置１は、ゲート絶縁膜１１の上に設けられたアノード９ａと、アノード９ａの片側に形成され、アノード９ａとともに回路を成す駆動トランジスタ６と、アノード９ａに関して駆動トランジスタ６の反対側に形成され、アノード９ａ及び駆動トランジスタ６と接続されずに配置されたダミートランジスタ２０と、アノード９ａの両側において駆動トランジスタ６及びダミートランジスタ２０のそれぞれの上に設けられた一対の隔壁１３と、アノード９ａの上に形成された正孔注入層９ｂと、正孔注入層９ｂの上に形成された発光層９ｃと、発光層９ｃ及び隔壁１３の上に形成されたカソード９ｄと、を備える。
【選択図】図５
【解決手段】発光装置１は、ゲート絶縁膜１１の上に設けられたアノード９ａと、アノード９ａの片側に形成され、アノード９ａとともに回路を成す駆動トランジスタ６と、アノード９ａに関して駆動トランジスタ６の反対側に形成され、アノード９ａ及び駆動トランジスタ６と接続されずに配置されたダミートランジスタ２０と、アノード９ａの両側において駆動トランジスタ６及びダミートランジスタ２０のそれぞれの上に設けられた一対の隔壁１３と、アノード９ａの上に形成された正孔注入層９ｂと、正孔注入層９ｂの上に形成された発光層９ｃと、発光層９ｃ及び隔壁１３の上に形成されたカソード９ｄと、を備える。
【選択図】図５
Description
本発明は、発光装置及びその製造方法に関する。
表示装置、ページプリンタその他の出力装置には、自発光型のＥＬ（Electro Luminescence）素子を用いた発光装置が設けられている。例えば、表示装置には、ＥＬ素子をマトリクス状に配列してなるディスプレイパネルが設けられている。ページプリンタには、ＥＬ素子を線状に配列してなるライン型露光装置が設けられている。
発光装置を製造するに際しては、複数の第一電極が基板の上に設けられたものを用いる。その基板には、１つの第一電極につき１又は複数のトランジスタが設けられている。トランジスタは第一電極の周囲の一部に配置されている。そして、樹脂を基板に塗布して、トランジスタ及び第一電極の上に樹脂膜を成膜し、その樹脂膜をパターニングすることによってその樹脂膜のうち第一電極の上の部分を除去し、トランジスタの上の部分を残留させる。そうすると、残留した樹脂膜が第一電極の周囲に設けられた状態となり、トランジスタが樹脂膜の下に設けられた状態となる。その後、露出した第一電極に向けて液体状のＥＬ材料を塗布する。この時、残留した樹脂膜によって隣り合う第一電極が区分けされているから、液体状のＥＬ材料が隣り合う第一電極同士で滲むことを防止することができ、残留した樹脂膜は隔壁として機能することとなる（例えば、特許文献１参照）。こうして第一電極の上に有機エレクトロルミネッセンス層を形成した後、有機エレクトロルミネッセンス層及び樹脂膜の上に第二電極を成膜して、発光装置が完成する。
特開２００２−７５６４０号公報
ところで、隔壁（樹脂膜）の高さは、隔壁の下にトランジスタが設けられているか否かで異なり、第一電極の周囲に位置する隔壁の高さが異なると、有機エレクトロルミネッセンス層を形成する際、有機エレクトロルミネッセンス層の膜厚が均一にならないといった問題があった。有機エレクトロルミネッセンス層の膜厚が均等でないと、発光ムラが生じてしまう。
そこで、本発明は、上記問題点を解決しようとしてなされたものであり、有機エレクトロルミネッセンス層の膜厚を均等にできるようにすることを課題とする。
そこで、本発明は、上記問題点を解決しようとしてなされたものであり、有機エレクトロルミネッセンス層の膜厚を均等にできるようにすることを課題とする。
以上の課題を解決するために、本発明の一の態様によれば、
基板と、
前記基板の上に設けられた第一電極と、
前記第一電極の片側において前記基板の上に形成され、前記第一電極と接続された第一トランジスタと、
前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成され、前記第一電極及び前記第一トランジスタと接続されずに配置されたダミー部材と、
前記第一電極の両側において前記第一トランジスタ及び前記ダミー部材のそれぞれの上に設けられた一対の隔壁と、
前記第一電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層上に形成された第二電極と、を備えることを特徴とする発光装置が提供される。
基板と、
前記基板の上に設けられた第一電極と、
前記第一電極の片側において前記基板の上に形成され、前記第一電極と接続された第一トランジスタと、
前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成され、前記第一電極及び前記第一トランジスタと接続されずに配置されたダミー部材と、
前記第一電極の両側において前記第一トランジスタ及び前記ダミー部材のそれぞれの上に設けられた一対の隔壁と、
前記第一電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層上に形成された第二電極と、を備えることを特徴とする発光装置が提供される。
好ましくは、前記発光装置が、前記ダミー部材はトランジスタ構造を有し、
前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成され、前記第一電極及び前記第一トランジスタと接続され、前記ダミー部材とともに前記隔壁によって被覆された第二トランジスタ及び第三トランジスタを更に備え、
前記第二トランジスタ、前記第三トランジスタ及び前記ダミー部材は、チャネルを形成するそれぞれの半導体膜が所定の線上に位置しているように形成されている。
前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成され、前記第一電極及び前記第一トランジスタと接続され、前記ダミー部材とともに前記隔壁によって被覆された第二トランジスタ及び第三トランジスタを更に備え、
前記第二トランジスタ、前記第三トランジスタ及び前記ダミー部材は、チャネルを形成するそれぞれの半導体膜が所定の線上に位置しているように形成されている。
好ましくは、前記第一のトランジスタのチャネル幅は、前記第二のトランジスタと前記第三トランジスタのチャネル幅の和よりも長い。
好ましくは、前記ダミー部材は、前記第一トランジスタ、前記第二トランジスタ及び前記第三トランジスタと高さが等しくなるように形成されている。
本発明の他の態様によれば、
基板と、
前記基板の上に設けられた第一電極と、
前記第一電極の両側に設けられ、相互に接続された複数のトランジスタと、
前記複数のトランジスタを覆い、前記第一電極の両側にそれぞれ設けられた一対の隔壁と、
前記第一電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層上に形成された第二電極と、を備え、
前記複数のトランジスタのうち、前記第一電極の一方側に設けられたトランジスタのチャネル幅の総和と、前記第一電極の他方側に設けられたトランジスタのチャネル幅の総和の短い方に、前記複数のトランジスタと同じ高さのダミー部材が設けられていることを特徴とする発光装置が提供される。
基板と、
前記基板の上に設けられた第一電極と、
前記第一電極の両側に設けられ、相互に接続された複数のトランジスタと、
前記複数のトランジスタを覆い、前記第一電極の両側にそれぞれ設けられた一対の隔壁と、
前記第一電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層上に形成された第二電極と、を備え、
前記複数のトランジスタのうち、前記第一電極の一方側に設けられたトランジスタのチャネル幅の総和と、前記第一電極の他方側に設けられたトランジスタのチャネル幅の総和の短い方に、前記複数のトランジスタと同じ高さのダミー部材が設けられていることを特徴とする発光装置が提供される。
本発明の他の態様によれば、
基板の上に第一電極を設け、
前記第一電極と接続された第一トランジスタを前記第一電極の片側において前記基板の上に形成するとともに、前記第一電極及び前記第一トランジスタと接続されずに配置されたダミー部材を前記第一トランジスタの形成工程と同工程で前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成し、
前記第一トランジスタ、前記ダミー部材及び前記第一電極の上に隔壁を成膜し、前記隔壁をパターニングすることで前記第一電極を露出させ、
有機エレクトロルミネッセンス層を湿式塗布法により前記第一電極の上に形成し、
第二電極を前記有機エレクトロルミネッセンス層上に形成することを特徴とする発光装置の製造方法が提供される。
基板の上に第一電極を設け、
前記第一電極と接続された第一トランジスタを前記第一電極の片側において前記基板の上に形成するとともに、前記第一電極及び前記第一トランジスタと接続されずに配置されたダミー部材を前記第一トランジスタの形成工程と同工程で前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成し、
前記第一トランジスタ、前記ダミー部材及び前記第一電極の上に隔壁を成膜し、前記隔壁をパターニングすることで前記第一電極を露出させ、
有機エレクトロルミネッセンス層を湿式塗布法により前記第一電極の上に形成し、
第二電極を前記有機エレクトロルミネッセンス層上に形成することを特徴とする発光装置の製造方法が提供される。
好ましくは、前記製造方法において、前記第一電極及び前記第一トランジスタと接続された第二トランジスタ及び第三トランジスタを前記第一トランジスタ及び前記ダミー部材の形成工程と同工程で前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成して、前記第二トランジスタ、前記第三トランジスタ及び前記ダミー部材が、チャネルを形成するそれぞれの半導体膜を所定の線上に位置させるように形成されている。
本発明によれば、第一トランジスタ及びダミー部材が第一電極の両側にそれぞれ形成され、一対の隔壁がトランジスタ及びダミー部材のそれぞれの上に設けられているから、これら隔壁の高さをほぼ等しくすることができる。そのため、有機エレクトロルミネッセンス層を形成する際に第一電極の上に塗布された液体が隔壁に這い上がっても、その液体が均等の厚みで分布する。そのため、有機エレクトロルミネッセンス層の厚さを均等することができる。それゆえ、有機エレクトロルミネッセンス層の発光ムラを抑えることができる。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
図１は、発光装置１を概略的に示す平面図である。
この発光装置１は、自発光型のディスプレイパネルである。発光領域となる画素Ｐがマトリクス状に配列されている。発光装置１がフルカラーのディスプレイパネルであり、画素ＰがＲ（赤），Ｇ（緑）又はＢ（青）に発光し、色の配列は特に限定されるものでない。なお、全ての画素Ｐが同じ色に発光するのであれば、発光装置１がモノカラーのディスプレイパネルとなる。
複数の走査線２が行方向に延びており、複数の信号線３が列方向に延びており、複数の電圧供給線４が行方向に延びている。そして、複数の走査線２が互いに平行となるよう配列され、複数の信号線３が平面視して走査線２と直交するよう配列され、隣り合う走査線２の間において電圧供給線４が走査線２と平行になるよう設けられている。画素Ｐは、一組の走査線２及び電圧供給線４並びに隣り合う二本の信号線３によって囲われる領域に配置されている。
また、各信号線３の上に複数の条状の隔壁１３が設けられている。これら隔壁１３が列方向に延びており、これら隔壁１３が互いに平行となっている。複数の画素Ｐが、隣り合う２つの隔壁１３の間において列方向に配列されている。
図２は、アクティブマトリクス駆動方式で動作する発光装置１の１つの画素Ｐに係る回路を示した回路図である。
図２に示すように、１つの画素Ｐにつき、３つのトランジスタ５〜７及びキャパシタ８及びＥＬ素子９が設けられている。以下、第二トランジスタ５をスイッチトランジスタ５と、第一トランジスタ６を駆動トランジスタ６と、第三トランジスタ７を保持トランジスタ７という。
スイッチトランジスタ５のゲート５ａが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方の電極５ｈが信号線３に接続され、他方の電極５ｉがキャパシタ８の一方の電極８ｂ及び駆動トランジスタ６のドレインとソースのうち一方の電極６ｈに接続されている。駆動トランジスタ６のドレインとソースのうちの他方の電極６ｉが電圧供給線４に接続され、駆動トランジスタ６のゲート６ａがキャパシタ８の他方の電極８ａ及び保持トランジスタ７のドレインとソースのうち一方の電極７ｈに接続されている。保持トランジスタ７のドレインとソースのうちの他方の電極７ｉが電圧供給線４及び駆動トランジスタ６の電極６ｉに接続され、保持トランジスタ７ａのゲート７ａが走査線２に接続されている。ＥＬ素子９のアノード９ａがスイッチトランジスタ５の電極５ｉ、キャパシタ８の電極８及び駆動トランジスタ６の電極６ｈに接続されている。全ての画素ＰのＥＬ素子９のカソード９ｄは、一定電圧Ｖcomに保たれ、具体的には接地されている。
また、この発光装置１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによって発光装置１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電圧が印加される。
図３は、発光装置１の３つの画素Ｐに相当する平面図であり、図４は、図３のIV−IVに沿った面の一部の矢視断面図であり、図５は、図３のV−Vに沿った面の一部の矢視断面図である。なお、図３においては、電極及び配線を主に示す。
図３〜５に示すように、画素Ｐとなる発光領域は、ＥＬ素子９のアノード９ａ、正孔注入層９ｂ、発光層９ｃ及びカソード９ｄが平面視して重なり合った部分である。図３に示すように、駆動トランジスタ６が画素Ｐの両側の隔壁１３のうち一方の隔壁１３の下において画素Ｐの右側に沿うように形成され、スイッチトランジスタ５、保持トランジスタ７及びダミー部材（ダミートランジスタ）２０が他方の隔壁１３の下において画素Ｐの左側に沿うように配列されている。キャパシタ８が画素Ｐを囲繞する。
信号線３が基板１０上に形成され、ゲート絶縁膜１１が基板１０の一面に成膜され、信号線３が基板１０とゲート絶縁膜１１との間に形成されてゲート絶縁膜１１によって被覆されている。走査線２及び電圧供給線４がゲート絶縁膜１１の上に形成され、ゲート絶縁膜１１の上に保護絶縁膜１２が成膜されている。走査線２及び電圧供給線４が、ゲート絶縁膜１１と保護絶縁膜１２との間に形成されて、保護絶縁膜１２によって被覆されている。ゲート絶縁膜１１は、窒化シリコン又は酸化シリコンからなる。保護絶縁膜１２は、窒化シリコン又は酸化シリコンからなる。基板１０の上にゲート絶縁膜１１が成膜されたものが基板に相当する。
また、スイッチトランジスタ５は、逆スタガ構造のトランジスタである。このスイッチトランジスタ５は、ゲート５ａ、半導体膜５ｂ、保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、電極５ｈ、電極５ｉ等を有するものである。
ゲート５ａは、基板１０とゲート絶縁膜１１の間に形成されている。ゲート５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート５ａの上にゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１によってゲート５ａが被覆されている。
ゲート絶縁膜１１の上であってゲート５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂがゲート絶縁膜１１を挟んでゲート５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性の保護膜５ｄが形成されている。この保護膜５ｄは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇは互いに離間して、半導体膜５ｂの両端側に形成されている。不純物半導体膜５ｆ，５ｇはｎ型半導体又はｐ型半導体である。
不純物半導体膜５ｆの上には、電極５ｈが形成されている。不純物半導体膜５ｇの上には、電極５ｉが形成されている。電極５ｈ，５ｉのうち一方がドレインであり、他方がソースである。電極５ｈ，５ｉは、例えば、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
保護膜５ｄ、電極５ｈ，５ｉの上には、保護絶縁膜１２が成膜され、保護膜５ｄ及び電極５ｈ，電極５ｉが保護絶縁膜１２によって被覆されている。こうして、スイッチトランジスタ５が保護絶縁膜１２によって覆われるようになっている。
ゲート絶縁膜１１の上であってゲート５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂがゲート絶縁膜１１を挟んでゲート５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性の保護膜５ｄが形成されている。この保護膜５ｄは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇは互いに離間して、半導体膜５ｂの両端側に形成されている。不純物半導体膜５ｆ，５ｇはｎ型半導体又はｐ型半導体である。
不純物半導体膜５ｆの上には、電極５ｈが形成されている。不純物半導体膜５ｇの上には、電極５ｉが形成されている。電極５ｈ，５ｉのうち一方がドレインであり、他方がソースである。電極５ｈ，５ｉは、例えば、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
保護膜５ｄ、電極５ｈ，５ｉの上には、保護絶縁膜１２が成膜され、保護膜５ｄ及び電極５ｈ，電極５ｉが保護絶縁膜１２によって被覆されている。こうして、スイッチトランジスタ５が保護絶縁膜１２によって覆われるようになっている。
また、駆動トランジスタ６は、逆スタガ構造のトランジスタである。この駆動トランジスタ６は、ゲート６ａ、半導体膜６ｂ、保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、電極６ｈ、電極６ｉ等を有するものである。
ゲート６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜またはＭｏＮｂからなる。ゲート６ａは、ゲート５ａと同様に基板１０とゲート絶縁膜１１の間に形成されて、ゲート絶縁膜１１によって被覆されている。
このゲート絶縁膜１１の上であってゲート６ａに対応する位置には、半導体膜６ｂが形成されている。この半導体膜６ｂはゲート絶縁膜１１を挟んでゲート６ａと相対している。
半導体膜６ｂの中央部上には、保護膜６ｄが形成されている。この保護膜６ｄは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇは互いに離間して、半導体膜６ｂの両端側に形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体又はｐ型半導体である。
不純物半導体膜６ｆの上には、電極６ｈが形成され、不純物半導体膜６ｇの上には、電極６ｉが形成されている。電極６ｈ，６ｉのうち一方がドレインであり、他方がソースである。電極６ｈ，６ｉは、例えば、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
保護膜６ｄ、電極６ｈ及び電極６ｉの上に保護絶縁膜１２が成膜され、保護膜６ｄ、電極６ｈ及び電極６ｉが保護絶縁膜１２によって被覆されている。こうして、駆動トランジスタ６は保護絶縁膜１２によって覆われている。
このゲート絶縁膜１１の上であってゲート６ａに対応する位置には、半導体膜６ｂが形成されている。この半導体膜６ｂはゲート絶縁膜１１を挟んでゲート６ａと相対している。
半導体膜６ｂの中央部上には、保護膜６ｄが形成されている。この保護膜６ｄは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇは互いに離間して、半導体膜６ｂの両端側に形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体又はｐ型半導体である。
不純物半導体膜６ｆの上には、電極６ｈが形成され、不純物半導体膜６ｇの上には、電極６ｉが形成されている。電極６ｈ，６ｉのうち一方がドレインであり、他方がソースである。電極６ｈ，６ｉは、例えば、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
保護膜６ｄ、電極６ｈ及び電極６ｉの上に保護絶縁膜１２が成膜され、保護膜６ｄ、電極６ｈ及び電極６ｉが保護絶縁膜１２によって被覆されている。こうして、駆動トランジスタ６は保護絶縁膜１２によって覆われている。
ダミートランジスタ２０は、ダミーゲート２０ａ、半導体膜２０ｂ、保護膜２０ｄ、不純物半導体膜２０ｆ，２０ｇ、ダミー電極２０ｈ、電極２０ｉ等を有するものである。
ゲート２０ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜またはＭｏＮｂからなる。ダミーゲート２０ａは、ゲート５ａと同様に基板１０とゲート絶縁膜１１の間に形成されて、ゲート絶縁膜１１によって被覆されている。
このゲート絶縁膜１１の上であってダミーゲート２０ａに対応する位置には、半導体膜２０ｂが形成されている。この半導体膜２０ｂはゲート絶縁膜１１を挟んでダミーゲート２０ａと相対している。
半導体膜２０ｂの中央部上には、保護膜２０ｄが形成されている。この保護膜２０ｄは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜２０ｂの一端部の上には、不純物半導体膜２０ｆが一部保護膜２０ｄに重なるようにして形成されており、半導体膜２０ｂの他端部の上には、不純物半導体膜２０ｇが一部保護膜２０ｄに重なるようにして形成されている。そして、不純物半導体膜２０ｆ，２０ｇは互いに離間して、半導体膜２０ｂの両端側に形成されている。なお、不純物半導体膜２０ｆ，２０ｇはｎ型半導体又はｐ型半導体である。
不純物半導体膜２０ｆの上には、ダミー電極２０ｈが形成され、不純物半導体膜２０ｇの上には、ダミー電極２０ｉが形成されている。ダミー電極２０ｈ，２０ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
保護膜２０ｄ、ダミー電極２０ｈ及びダミー電極２０ｉの上に保護絶縁膜１２が成膜され、保護膜２０ｄ、ダミー電極２０ｈ及びダミー電極２０ｉが保護絶縁膜１２によって被覆されている。こうして、ダミートランジスタ２０は保護絶縁膜１２によって覆われている。
このゲート絶縁膜１１の上であってダミーゲート２０ａに対応する位置には、半導体膜２０ｂが形成されている。この半導体膜２０ｂはゲート絶縁膜１１を挟んでダミーゲート２０ａと相対している。
半導体膜２０ｂの中央部上には、保護膜２０ｄが形成されている。この保護膜２０ｄは、例えば、窒化シリコン又は酸化シリコンからなる。
また、半導体膜２０ｂの一端部の上には、不純物半導体膜２０ｆが一部保護膜２０ｄに重なるようにして形成されており、半導体膜２０ｂの他端部の上には、不純物半導体膜２０ｇが一部保護膜２０ｄに重なるようにして形成されている。そして、不純物半導体膜２０ｆ，２０ｇは互いに離間して、半導体膜２０ｂの両端側に形成されている。なお、不純物半導体膜２０ｆ，２０ｇはｎ型半導体又はｐ型半導体である。
不純物半導体膜２０ｆの上には、ダミー電極２０ｈが形成され、不純物半導体膜２０ｇの上には、ダミー電極２０ｉが形成されている。ダミー電極２０ｈ，２０ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
保護膜２０ｄ、ダミー電極２０ｈ及びダミー電極２０ｉの上に保護絶縁膜１２が成膜され、保護膜２０ｄ、ダミー電極２０ｈ及びダミー電極２０ｉが保護絶縁膜１２によって被覆されている。こうして、ダミートランジスタ２０は保護絶縁膜１２によって覆われている。
保持トランジスタ７の断面の形状は、スイッチトランジスタ５及びダミートランジスタ２０の断面形状と同じである。保持トランジスタ７も保護絶縁膜１２によって覆われている。
キャパシタ８は、図４、図６に示すように、対向する一対の電極８ａ、８ｂ等で構成されている。そして、基板１０とゲート絶縁膜１１との間に一方の電極８ａが形成され、ゲート絶縁膜１１と保護絶縁膜１２との間に他方の電極８ｂが形成されている。電極８ａと電極８ｂが、誘電体であるゲート絶縁膜１１を挟んで相対している。
キャパシタ８の電極８ａは、スイッチトランジスタ５及び駆動トランジスタ６のゲート５ａ，６ａと一体を成して、ゲート６ａに連なっている。キャパシタ８の電極８ｂは、スイッチトランジスタ５及び駆動トランジスタ６の電極５ｉ，６ｉと一体を成して、電極５ｉ，６ｉに連なっている。
キャパシタ８の電極８ａは、スイッチトランジスタ５及び駆動トランジスタ６のゲート５ａ，６ａと一体を成して、ゲート６ａに連なっている。キャパシタ８の電極８ｂは、スイッチトランジスタ５及び駆動トランジスタ６の電極５ｉ，６ｉと一体を成して、電極５ｉ，６ｉに連なっている。
信号線３、キャパシタ８の電極８ａ、スイッチトランジスタ５、駆動トランジスタ６、保持トランジスタ７及びダミートランジスタ２０のゲート５ａ，６ａ，２０ａ（保持トランジスタ７のゲートの符号は省略）は、基板１０に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ８の電極８ｂ、スイッチトランジスタ５、駆動トランジスタ６、保持トランジスタ７及びダミートランジスタ２０の電極５ｈ，５ｉ，６ｈ，６ｉ，２０ｈ，２０ｉ（保持トランジスタ７のドレイン・ソースの符号は省略）は、ゲート絶縁膜１１に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、走査線２、電圧供給線４、キャパシタ８の電極８ｂ、スイッチトランジスタ５、駆動トランジスタ６、保持トランジスタ７及びダミートランジスタ２０の電極５ｈ，５ｉ，６ｈ，６ｉ，２０ｈ，２０ｉ（保持トランジスタ７のドレイン・ソースの符号は省略）は、ゲート絶縁膜１１に一面に成膜された導電膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
保護絶縁膜１２には、１画素Ｐにつき１つの開口部１２ａが形成されている。複数の開口部１２ａが隣り合う隔壁１３の間において列方向に配列され、全体として、複数の開口部１２ａがマトリクス状に配列されることで保護絶縁膜１２が網状に形成されている。
開口部１２ａの周囲に、スイッチトランジスタ５、駆動トランジスタ６、保持トランジスタ７、ダミートランジスタ２０及びキャパシタ８が配置されている。
開口部１２ａの周囲に、スイッチトランジスタ５、駆動トランジスタ６、保持トランジスタ７、ダミートランジスタ２０及びキャパシタ８が配置されている。
ここで、ダミートランジスタ２０は、図２に示された回路には接続されずに配置されている。そうすると、図３に示すようにスイッチトランジスタ５と保持トランジスタ７との間にダミートランジスタ２０が形成されていなくともよいとも考えられる。ところが、駆動トランジスタ６、スイッチトランジスタ５及び保持トランジスタ７のチャネル幅は回路設計に基づき決められている。駆動トランジスタ６は、後述する選択期間より十分長い期間である後述する非選択期間に直接ＥＬ素子９を発光させるための電流をＥＬ素子９に流し続けることになるので、駆動トランジスタ６のチャネル幅を長くすることで大きな電流を流せるように設定することが好ましい。即ち、駆動トランジスタ６のチャネル幅は、スイッチトランジスタ５と保持トランジスタ７のチャネル幅の和よりも長く設定されている。そうすると、仮にダミートランジスタ２０が形成されていなければ、駆動トランジスタ６と反対側にスイッチトランジスタ５と保持トランジスタ７の半導体膜５ｂ，７ｂが所定の線上に位置し且つ前記半導体膜のチャネル幅方向が一致したとしても、駆動トランジスタ６と反対側の隔壁１３に、駆動トランジスタ６側の隔壁１３よりも低い部分ができてしまい、隔壁１３の表面が凸凹になってしまう。そこで、画素Ｐの一方側に設けられたトランジスタのチャネル幅の総和と、画素Ｐの他方側に設けられたトランジスタのチャネル幅の総和の短い方に、ダミートランジスタ２０を設ける。即ち、ここでは画素Ｐの左側において、スイッチトランジスタ５、保持トランジスタ７及びダミートランジスタ２０が、チャネルを形成するそれぞれの半導体膜５ｂ，７ｂ，２０ｂが所定の線上に位置するように形成する。所定の線とは、連続した線であれば、直線であっても曲線であっても良く、また屈曲した線であってもよい。特に半導体膜５ｂ，７ｂ，２０ｂが直線上であって且つチャネル幅方向が一致しているように形成されている方が好ましい。更に、ダミートランジスタ２０の半導体膜２０ｂは、スイッチトランジスタ５及び保持トランジスタ７の半導体膜５ｂ，７ｂと同じ所定の線上に位置しているのであれば、チャネル幅方向と直交するチャネル長方向に多少ずれていても良い。また、ダミートランジスタは、駆動トランジスタ６、スイッチトランジスタ５及び保持トランジスタ７と高さが等しくなるように形成されている方が好ましい。
図３〜図５に示すように、保護絶縁膜１２の上に隔壁１３が形成されている。隔壁１３は、絶縁性の樹脂材料、特に感光性の樹脂材料からなる。ここで、画素Ｐの右側の隔壁１３の下には、駆動トランジスタ６が形成されている。一方、画素Ｐの左側の隔壁１３の下には、図２の回路と接続されずに配置されたダミートランジスタ２０が形成されている。そうすると、図５に示す断面において、画素Ｐの両側の隔壁１３の高さがほぼ等しくなる。仮にダミートランジスタ２０が無いものとした場合、画素Ｐの左側の隔壁１３が右側の隔壁１３よりも低くなる。
ＥＬ素子９は、アノード９ａ、正孔注入層９ｂ、発光層９ｃ及びカソード９ｄからなる。アノード９ａは第一電極であり、カソード９ｄが第二電極である。カソード９ｄは全ての画素Ｐに共通にした単一な電極であり、アノード９ａ、正孔注入層９ｂ及び発光層９ｃは画素Ｐごとに区切られて、画素Ｐごとに独立している。なお、正孔注入層９ｂ及び発光層９ｃが有機エレクトロルミネッセンス層である。
アノード９ａはゲート絶縁膜１１上に形成されており、アノード９ａの中央部が開口部１２ａ内にあり、アノード９ａの外縁部分が保護絶縁膜１２によって覆われている。このアノード９ａは、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）、カドミウム−錫酸化物（ＣＴＯ）、アルミその他の導電性材料からなる。アノード９ａの端部分が保護絶縁膜１２とゲート絶縁膜１１の層において、その部分がキャパシタ８の電極８ｂに接触している。
開口部１２ａ内において、アノード９ａ、正孔注入層９ｂ、発光層９ｃ及びカソード９ｄが下からアノード９ａ、正孔注入層９ｂ、発光層９ｃ、カソード９ｄの順に積層されている。これらが重なり合った部分が、発光領域（画素Ｐ）である。正孔注入層９ｂ及び発光層９ｃが開口部１２ａから保護絶縁膜１２の上に盛り上がっている。しかし、正孔注入層９ｂ及び発光層９ｃは、隔壁１３によって区切られて、隣の画素Ｐの正孔注入層９ｂ及び発光層９ｃに接触していない。そのため、いわゆる混色が起きていない。
また、画素Ｐの左側の隔壁１３と右側の隔壁１３はほぼ等しい高さであるから、正孔注入層９ｂ及び発光層９ｃの厚さがほぼ均等である。
正孔注入層９ｂは、例えば導電性高分子であるＰＥＤＯＴ（ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなる材料があげられる。
発光層９ｃは、例えばポリフェニレンビニレン系発光材料又はポリフルオレン系発光材料からなる。なお、Ｒ（赤）に発光する画素Ｐ、Ｇ（緑）に発光する画素Ｐ、Ｂ（青）に発光する画素Ｐは、それぞれ発光層９ｃの発光材料を異にする。
発光層９ｃは、例えばポリフェニレンビニレン系発光材料又はポリフルオレン系発光材料からなる。なお、Ｒ（赤）に発光する画素Ｐ、Ｇ（緑）に発光する画素Ｐ、Ｂ（青）に発光する画素Ｐは、それぞれ発光層９ｃの発光材料を異にする。
発光層９ｃの上にカソード９ｄが形成されている。カソード９ｄは、発光層９ｃのほかに隔壁１３も被覆している。カソード９ｄは、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属又はそれらの化合物等と、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）、カドミウム−錫酸化物（ＣＴＯ）、金属（例えば、アルミ、銀）、金属合金（例えば、アルミ合金、銀合金）又は金属化合物（例えば、アルミ化合物、銀化合物）等との積層からなる。
アノード９ａとカソード９ｄのどちらか一方又は両方が透明電極である。アノード９ａが透明電極である場合、基板１０及びゲート絶縁膜１１も透明であることが好ましい。アノード９ａ、基板１０及びゲート絶縁膜１１が透明である場合、発光層９ｃで発した光が基板１０からその下に出射し、このような発光装置１をボトムエミッション型の発光装置という。一方、カソード９ｄが透明電極である場合、発光層９ｃで発した光がカソード９ｄからその上に出射し、このような発光装置１をトップエミッション型の発光装置という。また、アノード９ａ及びカソード９ｄの両方が透明電極である場合、アノード９ａの下に反射膜（例えば、アルミ）が形成されていれば、発光装置１がトップエミッション型の発光装置となり、カソード９ｄの上に反射膜が形成されていれば、発光装置１がボトムエミッション型の発光装置となる。なお、アノード９ａ、カソード９ｄが透明電極である場合、その材料は錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）であることが好ましい。
隔壁１３は、正孔注入層９ｂ又は発光層９ｃを湿式法により形成するに際して、正孔注入層９ｂ又は発光層９ｃとなる材料が溶媒に溶解または分散された液体が隣接する画素Ｐに滲み出ないようにするためのものである。
この発光装置１は、次のように駆動されて発光する。
所定レベルの電圧が全ての電圧供給線４に印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。走査線２の選択に同期して、電圧供給線４に順次電圧が印加されることで、これら電圧供給線４が順次選択される。なお、電圧供給線４が選択される際の電圧供給線４の電圧レベルがＶｃｏｍよりも低く、電圧供給線４が選択される際の電圧供給線４の電圧レベルがＶｃｏｍよりも高い。
所定レベルの電圧が全ての電圧供給線４に印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。走査線２の選択に同期して、電圧供給線４に順次電圧が印加されることで、これら電圧供給線４が順次選択される。なお、電圧供給線４が選択される際の電圧供給線４の電圧レベルがＶｃｏｍよりも低く、電圧供給線４が選択される際の電圧供給線４の電圧レベルがＶｃｏｍよりも高い。
各走査線２が選択されている時に、データドライバによって指定電流が全ての信号線３に流れる。データドライバは電流制御型のドライバであり、各信号線３に流れる指定電流のレベルはデータドライバによって階調に応じたレベルである。
或る行の走査線２が選択されている時（選択期間）には、その走査線２に接続されたスイッチトランジスタ５及び保持トランジスタ７がオンになる。その行の電圧供給線４に指定電流が流れる。指定電流の向きは、電圧供給線４から駆動トランジスタ６、スイッチトランジスタ５及び信号線３を通ってデータドライバに向かう向きである。指定電流が駆動トランジスタ６の電極６ｉ，６ｈ間を流れることによって、指定電流のレベルがゲート６ａの電圧のレベルに変換される。また、選択された電圧供給線４の電圧レベルがＶｃｏｍよりも低いから、ＥＬ素子９には電流が流れない。
その後、その走査線２の選択が解除される（非選択期間）と、スイッチトランジスタ５がオフとなるので、その指定電流はそのスイッチトランジスタ５に流れない。その際、保持トランジスタ７がオフとなるので、駆動トランジスタ６のゲート６ａの電圧レベルが保持される。また、その際には、その電圧供給線４の選択が解除されて、電圧供給線４の電圧レベルがＶｃｏｍよりも高くなるから、駆動電流が電圧供給線４から駆動トランジスタ６を通ってＥＬ素子９に流れ、ＥＬ素子９が駆動電流のレベルに従った強度で発光する。駆動トランジスタ６のゲート６ａの電圧レベルが保持されているから、選択解除時の駆動電流のレベルは選択時の指定電流のレベルに等しい。
次に、発光装置１の製造方法について説明する。
まず、基板１０上にゲートメタル層をスパッタリング法によって堆積させ、フォトリソグラフィー法・エッチング法によりそのゲートメタル層を形状加工して信号線３、キャパシタ８の電極８ａ、スイッチトランジスタ５のゲート５ａ、駆動トランジスタ６のゲート６ａ、保持トランジスタ７のゲート及びダミートランジスタ２０のダミーゲートを形成する。
次いで、プラズマＣＶＤによって窒化シリコン又は酸化シリコンのゲート絶縁膜１１を堆積する。
次いで、ＩＴＯ膜を堆積した後にそのＩＴＯ膜をアノード９ａに形状加工する。
次いで、アモルファスシリコン又はポリシリコンの半導体層（半導体膜５ｂ，６ｂ，７ｂ，２０ｂのもとになるもの）、窒化シリコン又は酸化シリコンの絶縁層（保護膜５ｄ，６ｄのもとになるもの）を順に堆積した後、フォトリソグラフィー法・エッチング法によってその絶縁膜を保護膜５ｄ，６ｄ，２０ｄに形状加工する。続いて、不純物層（不純物半導体膜５ｆ，５ｇ，６ｆ，６ｇ，２０ｆ，２０ｇのもとになるもの）を堆積した後、フォトリソグラフィー法・エッチング法によってその不純物層を不純物半導体膜５ｆ，５ｇ，６ｆ，６ｇ，２０ｆ，２０ｇに形状加工するとともに、それに連続してその半導体層を半導体膜５ｂ，６ｂ，２０ｂに形状加工する。保持トランジスタ７の不純物半導体膜及び半導体膜も同時に形状加工する。
次いで、気相成長法によってソース・ドレインメタル層をゲート絶縁膜１１等の上に堆積して、フォトリソグラフィー法・エッチング法によってそのソース・ドレインメタル層を走査線２、電圧供給線４、キャパシタ８の電極ｂｂ、スイッチトランジスタ５の電極５ｈ，５ｉ、駆動トランジスタ６の電極６ｈ，６ｉ、保持トランジスタ７のドレイン・ソース及びダミートランジスタ２０の電極２０ｈ，２０ｉに形状加工する。以上のようにして、駆動トランジスタ６をアノード９ａの右側に沿ってパターニングし、スイッチトランジスタ５、ダミートランジスタ２０及び保持トランジスタ７をアノード９ａの左側に沿って配列させるようパターニングする。
次いで、気相成長法により保護絶縁膜１２を成膜し、保護絶縁膜１２をフォトリソグラフィー法・気相成長法で形状加工することによって保護絶縁膜１２に開口部１２ａを形成する。保護絶縁膜１２によってスイッチトランジスタ５、駆動トランジスタ６及びキャパシタ８等が覆われ、開口部１２ａが形成されると、アノード９ａの中央部が開口部１２ａ内で露出する。
まず、基板１０上にゲートメタル層をスパッタリング法によって堆積させ、フォトリソグラフィー法・エッチング法によりそのゲートメタル層を形状加工して信号線３、キャパシタ８の電極８ａ、スイッチトランジスタ５のゲート５ａ、駆動トランジスタ６のゲート６ａ、保持トランジスタ７のゲート及びダミートランジスタ２０のダミーゲートを形成する。
次いで、プラズマＣＶＤによって窒化シリコン又は酸化シリコンのゲート絶縁膜１１を堆積する。
次いで、ＩＴＯ膜を堆積した後にそのＩＴＯ膜をアノード９ａに形状加工する。
次いで、アモルファスシリコン又はポリシリコンの半導体層（半導体膜５ｂ，６ｂ，７ｂ，２０ｂのもとになるもの）、窒化シリコン又は酸化シリコンの絶縁層（保護膜５ｄ，６ｄのもとになるもの）を順に堆積した後、フォトリソグラフィー法・エッチング法によってその絶縁膜を保護膜５ｄ，６ｄ，２０ｄに形状加工する。続いて、不純物層（不純物半導体膜５ｆ，５ｇ，６ｆ，６ｇ，２０ｆ，２０ｇのもとになるもの）を堆積した後、フォトリソグラフィー法・エッチング法によってその不純物層を不純物半導体膜５ｆ，５ｇ，６ｆ，６ｇ，２０ｆ，２０ｇに形状加工するとともに、それに連続してその半導体層を半導体膜５ｂ，６ｂ，２０ｂに形状加工する。保持トランジスタ７の不純物半導体膜及び半導体膜も同時に形状加工する。
次いで、気相成長法によってソース・ドレインメタル層をゲート絶縁膜１１等の上に堆積して、フォトリソグラフィー法・エッチング法によってそのソース・ドレインメタル層を走査線２、電圧供給線４、キャパシタ８の電極ｂｂ、スイッチトランジスタ５の電極５ｈ，５ｉ、駆動トランジスタ６の電極６ｈ，６ｉ、保持トランジスタ７のドレイン・ソース及びダミートランジスタ２０の電極２０ｈ，２０ｉに形状加工する。以上のようにして、駆動トランジスタ６をアノード９ａの右側に沿ってパターニングし、スイッチトランジスタ５、ダミートランジスタ２０及び保持トランジスタ７をアノード９ａの左側に沿って配列させるようパターニングする。
次いで、気相成長法により保護絶縁膜１２を成膜し、保護絶縁膜１２をフォトリソグラフィー法・気相成長法で形状加工することによって保護絶縁膜１２に開口部１２ａを形成する。保護絶縁膜１２によってスイッチトランジスタ５、駆動トランジスタ６及びキャパシタ８等が覆われ、開口部１２ａが形成されると、アノード９ａの中央部が開口部１２ａ内で露出する。
次いで、感光性の樹脂材料を保護絶縁膜１２の上に及び開口部１２ａ内に塗布し、その樹脂材料を硬化させて感光性樹脂膜を形成する。次いで、その感光性樹脂膜をステッパーで露光して、その感光性樹脂膜を現像すると、その感光性樹脂膜が複数の隔壁１３に形状加工される。アノード９ａの左側にスイッチトランジスタ５、ダミートランジスタ２０及び保持トランジスタ７が形成され、アノード９ａの右側にスイッチングトランジスタ５が形成されているから、アノード９ａの両側の隔壁１３の高さがほぼ等しくなる。
次いで、液体塗布機を用いて液体を開口部１２ａ内に塗布する。特に、液体塗布機のなかでも特に液滴吐出機（例えば、インクジェットプリンタ）を用いて、液体を滴状にして開口部１２ａ内に吐出することが好ましい。塗布する液体は、有機材料（正孔注入層９ｂの原材料）が溶媒又は分散媒に溶解され、又は分散されたものである。塗布された液体が乾燥することで、正孔注入層９ｂがアノード９ａの上に形成される。開口部１２ａの両側の隔壁１３の高さが等しいから、液体が隔壁１３に這い上がっても、アノード９ａの上において液体が均等の厚み（深さ）で分布する。そのため、アノード９ａの上においては、正孔注入層９ｂの厚さが均等になる。
そして、液体の塗布を繰り返すことで全ての開口部１２ａ内に液体を塗布し、正孔注入層９ｂをマトリクス状に印刷する。隔壁１３が形成されているから、正孔注入層９ｂの印刷の際には、隔壁１３を間に置いて隣り合う開口部１２ａ同士で液体が滲まない。
次いで、正孔注入層９ｂの印刷と同様にして、発光層９ｃをマトリクス状に印刷する。塗布する液体は、有機材料（発光層９ｃの原材料）が溶媒又は分散媒に溶解され、又は分散されたものである。発光層９ｃについても、開口部１２ａの両側の隔壁１３の高さが等しいから、厚さが均等になる。
次いで、隔壁１３及び発光層９ｃの上にカソード９ｄを成膜する。
以上により、発光装置１を完成させる。
以上により、発光装置１を完成させる。
以上のように、本実施形態によれば、正孔注入層９ｂ、発光層９ｃの厚さを均等にすることができるから、発光ムラを抑えることができる。
本実施形態によれば、ダミー部材をダミートランジスタとしたが、トランジスタと同じ高さのダミー部材であればこれに限らない。
１ 発光装置
５ スイッチトランジスタ
６ 駆動トランジスタ
７ 保持トランジスタ
９ａ アノード
９ｂ 正孔注入層
９ｃ 発光層
９ｄ カソード
１３ 隔壁
２０ ダミートランジスタ
５ スイッチトランジスタ
６ 駆動トランジスタ
７ 保持トランジスタ
９ａ アノード
９ｂ 正孔注入層
９ｃ 発光層
９ｄ カソード
１３ 隔壁
２０ ダミートランジスタ
Claims (7)
- 基板と、
前記基板の上に設けられた第一電極と、
前記第一電極の片側において前記基板の上に形成され、前記第一電極と接続された第一トランジスタと、
前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成され、前記第一電極及び前記第一トランジスタと接続されずに配置されたダミー部材と、
前記第一電極の両側において前記第一トランジスタ及び前記ダミー部材のそれぞれの上に設けられた一対の隔壁と、
前記第一電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層上に形成された第二電極と、を備えることを特徴とする発光装置。 - 前記ダミー部材はトランジスタ構造を有し、
前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成され、前記第一電極及び前記第一トランジスタと接続され、前記ダミー部材とともに前記隔壁によって被覆された第二トランジスタ及び第三トランジスタを更に備え、
前記第二トランジスタ、前記第三トランジスタ及び前記ダミー部材は、チャネルを形成するそれぞれの半導体膜が所定の線上に位置しているように形成されていることを特徴とする請求項１に記載の発光装置。 - 前記第一のトランジスタのチャネル幅は、前記第二のトランジスタと前記第三トランジスタのチャネル幅の和よりも長いことを特徴とする請求項２に記載の発光装置。
- 前記ダミー部材は、前記第一トランジスタ、前記第二トランジスタ及び前記第三トランジスタと高さが等しくなるように形成されていることを特徴とする請求項２又は３に記載の発光装置。
- 基板と、
前記基板の上に設けられた第一電極と、
前記第一電極の両側に設けられ、相互に接続された複数のトランジスタと、
前記複数のトランジスタを覆い、前記第一電極の両側にそれぞれ設けられた一対の隔壁と、
前記第一電極の上に形成された有機エレクトロルミネッセンス層と、
前記有機エレクトロルミネッセンス層上に形成された第二電極と、を備え、
前記複数のトランジスタのうち、前記第一電極の一方側に設けられたトランジスタのチャネル幅の総和と、前記第一電極の他方側に設けられたトランジスタのチャネル幅の総和の短い方に、前記複数のトランジスタと同じ高さのダミー部材が設けられていることを特徴とする発光装置。 - 基板の上に第一電極を設け、
前記第一電極と接続された第一トランジスタを前記第一電極の片側において前記基板の上に形成するとともに、前記第一電極及び前記第一トランジスタと接続されずに配置されたダミー部材を前記第一トランジスタの形成工程と同工程で前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成し、
前記第一トランジスタ、前記ダミー部材及び前記第一電極の上に隔壁を成膜し、前記隔壁をパターニングすることで前記第一電極を露出させ、
有機エレクトロルミネッセンス層を湿式塗布法により前記第一電極の上に形成し、
第二電極を前記有機エレクトロルミネッセンス層上に形成することを特徴とする発光装置の製造方法。 - 前記第一電極及び前記第一トランジスタと接続された第二トランジスタ及び第三トランジスタを前記第一トランジスタ及び前記ダミー部材の形成工程と同工程で前記第一電極に関して前記第一トランジスタの反対側において前記基板の上に形成して、前記第二トランジスタ、前記第三トランジスタ及び前記ダミー部材が、チャネルを形成するそれぞれの半導体膜を所定の線上に位置させるように形成されていることを特徴とする請求項６に記載の発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008215176A JP5151802B2 (ja) | 2008-08-25 | 2008-08-25 | 発光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008215176A JP5151802B2 (ja) | 2008-08-25 | 2008-08-25 | 発光装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010049159A true JP2010049159A (ja) | 2010-03-04 |
| JP5151802B2 JP5151802B2 (ja) | 2013-02-27 |
Family
ID=42066270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008215176A Expired - Fee Related JP5151802B2 (ja) | 2008-08-25 | 2008-08-25 | 発光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5151802B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012073371A (ja) * | 2010-09-28 | 2012-04-12 | Casio Comput Co Ltd | 発光装置及び電子機器 |
| KR20150042620A (ko) * | 2013-10-11 | 2015-04-21 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS64924A (en) * | 1987-06-24 | 1989-01-05 | Alps Electric Co Ltd | Liquid crystal element |
| JP2002082651A (ja) * | 2000-06-22 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004127552A (ja) * | 2002-09-30 | 2004-04-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2004259692A (ja) * | 2003-02-06 | 2004-09-16 | Seiko Epson Corp | 配線基板、電気光学装置及びその製造方法並びに電子機器 |
| JP2005173184A (ja) * | 2003-12-11 | 2005-06-30 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
| JP2005326799A (ja) * | 2003-11-27 | 2005-11-24 | Seiko Epson Corp | 電気光学装置、半導体装置、電気光学装置用基板、およびそれらの製造方法、並びに電子機器 |
-
2008
- 2008-08-25 JP JP2008215176A patent/JP5151802B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS64924A (en) * | 1987-06-24 | 1989-01-05 | Alps Electric Co Ltd | Liquid crystal element |
| JP2002082651A (ja) * | 2000-06-22 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004127552A (ja) * | 2002-09-30 | 2004-04-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2004259692A (ja) * | 2003-02-06 | 2004-09-16 | Seiko Epson Corp | 配線基板、電気光学装置及びその製造方法並びに電子機器 |
| JP2005326799A (ja) * | 2003-11-27 | 2005-11-24 | Seiko Epson Corp | 電気光学装置、半導体装置、電気光学装置用基板、およびそれらの製造方法、並びに電子機器 |
| JP2005173184A (ja) * | 2003-12-11 | 2005-06-30 | Casio Comput Co Ltd | 表示装置及びその駆動制御方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012073371A (ja) * | 2010-09-28 | 2012-04-12 | Casio Comput Co Ltd | 発光装置及び電子機器 |
| KR20150042620A (ko) * | 2013-10-11 | 2015-04-21 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
| KR102126380B1 (ko) | 2013-10-11 | 2020-06-25 | 삼성디스플레이 주식회사 | 유기발광표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5151802B2 (ja) | 2013-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4883143B2 (ja) | 発光装置 | |
| JP2009218156A (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| JP4953166B2 (ja) | 表示パネルの製造方法 | |
| JP4998710B2 (ja) | 表示装置の製造方法 | |
| WO2004026004A1 (ja) | 有機エレクトロルミネッセンス表示装置及びその製造方法 | |
| JP2005327674A (ja) | 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法 | |
| JP2007172896A (ja) | 表示装置及びその製造方法 | |
| JP2009070720A (ja) | 有機ｅｌ装置および電子機器 | |
| JP4811292B2 (ja) | 表示装置の製造方法 | |
| JP2007101713A (ja) | 表示装置 | |
| JP2009170115A (ja) | 表示装置およびその製造方法 | |
| JP2009071176A (ja) | 表示装置及び表示装置の製造方法 | |
| JP4848675B2 (ja) | トランジスタアレイパネル及びトランジスタアレイパネルの製造方法 | |
| JP5151802B2 (ja) | 発光装置及びその製造方法 | |
| JP2010287634A (ja) | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 | |
| JP2011014358A (ja) | 発光パネルの製造方法及び発光パネルの製造装置 | |
| JP2010161084A (ja) | 表示装置及び表示装置の製造方法 | |
| JP2009231090A (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| JP5163482B2 (ja) | 発光装置 | |
| JP5365605B2 (ja) | 発光装置の駆動方法 | |
| US8653569B2 (en) | Transistor, display device, electronic device, manufacturing method of transistor, and manufacturing method of display device | |
| JP2007157608A (ja) | エレクトロルミネッセンスディスプレイパネル及びその製造方法 | |
| JP2008234932A (ja) | 表示装置 | |
| JP2006098977A (ja) | ディスプレイパネル | |
| JP2012069540A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5151802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |