KR20150042620A - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR20150042620A
KR20150042620A KR20130121497A KR20130121497A KR20150042620A KR 20150042620 A KR20150042620 A KR 20150042620A KR 20130121497 A KR20130121497 A KR 20130121497A KR 20130121497 A KR20130121497 A KR 20130121497A KR 20150042620 A KR20150042620 A KR 20150042620A
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating layer
insulating
pixel electrode
Prior art date
Application number
KR20130121497A
Other languages
English (en)
Other versions
KR102126380B1 (ko
Inventor
허성권
박종현
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130121497A priority Critical patent/KR102126380B1/ko
Priority to US14/445,441 priority patent/US9165988B2/en
Publication of KR20150042620A publication Critical patent/KR20150042620A/ko
Application granted granted Critical
Publication of KR102126380B1 publication Critical patent/KR102126380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 기판과, 기판 상에 형성되며, 활성층, 게이트 전극, 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터와, 상기 박막 트랜지스터 상에 형성되고, 화소 영역과 대응되는 위치에 형성된 제1 개구를 포함하는 제1 절연층과, 상기 제1 절연층의 상기 제1 개구에 형성되며, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 전기적으로 연결되는 화소 전극과, 상기 제1 절연층 상에 형성되고, 상기 제1 개구와 대응되는 위치에 형성된 제2 개구를 포함하는 제1 절연부 및 상기 제1 절연부와의 사이에 분리부가 개재되도록 상기 제1 절연부로부터 이격된 제2 절연부를 포함하는 제2 절연층과, 상기 화소 전극 상에 형성되고 유기 발광층을 포함하는 중간층, 및 상기 중간층 상에 형성되는 대향 전극을 포함하는, 유기발광표시장치를 개시한다.

Description

유기발광표시장치 {Light-emitting display apparatus}
본 발명의 실시예들은 유기발광표시장치에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 재결합하여 소멸하면서 빛을 내는 자발광형 표시 장치이다. 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목받고 있다.
본 발명의 실시예들은 본 발명의 실시예들은 유기발광표시장치를 제공한다.
본 발명의 일 실시예는 기판; 기판 상에 형성되며, 활성층, 게이트 전극, 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터;상기 박막 트랜지스터 상에 형성되고, 화소 영역과 대응되는 위치에 형성된 제1 개구를 포함하는 제1 절연층; 상기 제1 절연층의 상기 제1 개구에 형성되며, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 전기적으로 연결되는 화소 전극; 상기 제1 절연층 상에 형성되고, 상기 제1 개구와 대응되는 위치에 형성된 제2 개구를 포함하는 제1 절연부 및 상기 제1 절연부와의 사이에 분리부가 개재되도록 상기 제1 절연부로부터 이격된 제2 절연부를 포함하는 제2 절연층; 상기 화소 전극 상에 형성되고 유기 발광층을 포함하는 중간층; 및 상기 중간층 상에 형성되는 대향 전극;을 포함하는, 유기발광표시장치를 개시한다.
본 실시예에 있어서, 상기 분리부는 상기 화소 영역의 가장자리를 따라 고리형으로 형성될 수 있다.
본 실시예에 있어서, 상기 분리부의 내측에는 상기 제1 절연부가 위치하고, 상기 분리부의 외측에는 상기 제2 절연부가 위치할 수 있다.
본 실시예에 있어서, 상기 화소 전극의 단부는 상기 제1 절연층에 형성된 상기 제1 개구의 상단에 위치할 수 있다.
본 실시예에 있어서, 상기 분리부의 적어도 일부를 통해 상기 제1 절연층이 노출될 수 있다.
본 실시예에 있어서, 상기 화소 전극의 적어도 일 단부는 상기 제1 절연부의 외측단 보다 내측에 위치할 수 있다.
본 실시예에 있어서, 상기 화소 전극의 적어도 일 단부는 상기 제1 절연층 및 상기 제2 절연층의 상기 제2 절연부 사이에 개재되도록 상기 제2 절연부를 향해 연장될 수 있다.
본 실시예에 있어서, 상기 대향 전극은 반사 금속층을 포함할 수 있다.
본 실시예에 있어서, 상기 제1 절연층 및 상기 화소 전극 사이에 형성된 투명 보호층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 투명 보호층은 투명 도전성 산화물을 포함할 수 있다.
본 실시예에 있어서, 상기 화소 전극은 상기 투명 보호층을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극 콘택부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 활성층과 상기 게이트 전극 사이에 배치된 제3 절연층, 및 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에 배치된 제4 절연층을 포함할 수 있다.
본 실시예에 있어서, 상기 제4 절연층에 형성된 개구, 상기 제1 절연층에 형성된 상기 제1 개구, 및 상기 제2 절연층에 형성된 상기 제2 개구는 중첩적으로 형성될 수 있다.
본 실시예에 있어서, 상기 제4 절연층에 형성된 개구는 상기 제1 개구보다 크고, 상기 제1 개구는 상기 제2 개구보다 클 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들은 신뢰성이 향상된 유기발광표시장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 단면도이다.
도 2의 화소 영역을 발췌하여 나타낸 평면도이다.
도 3은 도 1의 Ⅲ 부분을 확대하여 나타낸 단면도이다.
도 4는 본 발명의 비교예에 따른 화소 영역을 개략적으로 나타낸 단면도이다.
도 5a 내지 도 5l은 본 발명의 일 실시예에 따른 유기발광표시장치의 제조 방법을 개략적으로 도시한 단면도들이다.
도 6은 본 발명의 또 다른 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 단면도이다.
도 7은 도 6의 Ⅶ 부분을 확대하여 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 단면도이고, 도 2의 화소 영역(PA)의 평면도이며, 도 3은 도 1의 Ⅲ 부분을 확대하여 나타낸 단면도이다. 도 4는 본 발명의 비교예에 따른 화소 영역(PA)을 개략적으로 나타낸 단면도이다.
유기발광표시장치는 기판(10) 상에 형성된 복수의 화소 영역(PA)을 포함하는 표시 영역을 구비한다. 표시 영역의 외부에는 화소 영역(PA)에 전기적으로 연결되고 외장 드라이버 IC의 접속 단자인 패드 영역(PAD)이 구비된다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기발광표시장치의 기판(10) 상에는, 적어도 하나의 화소 영역(PA), 기판(10) 상에는 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TR), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP), 및 패드 영역(PAD)이 구비된다. 화소 영역(PA)은 제1 절연층(19)의 제1 개구(C5)에 형성된 화소 전극(120), 제1,2 절연부(20a, 20b)와 이들 사이에 개재된 분리부(SE)을 포함하는 제2 절연층(20)의 제2 개구(C8) 상에 형성된 중간층(121), 및 중간층(121) 상에 형성된 대향 전극(122)을 포함한다.
기판(10)은 유리 기판 또는, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide)와 같은 플라스틱 기판일 수 있다.
기판(10) 상에는 평활한 면을 형성하고 불순 원소가 침투하는 것을 차단하기 위해 버퍼층(11)이 더 위치할 수 있다. 버퍼층(11)은 실리콘질화물 및/또는 실리콘산화물 등을 포함하는 단일층 또는 복수층으로 형성될 수 있다.
트랜지스터 영역(TR)에 구비된 박막 트랜지스터는 활성층(212), 게이트 전극(215), 소스 전극(217s) 및 드레인 전극(217d)을 포함한다. 도 1에는 유기발광소자를 구동시키는 구동 트랜지스터를 도시하였으나, 본 실시예에 따른 유기발광표시장치는 스위칭 트랜지스터(미도시), 및/또는 보상 트랜지스터(미도시)를 더 포함할 수 있다. 도 1에 도시된 박막 트랜지스터의 구조는 본 발명의 일 실시예에 따른 유기발광표시장치가 적용될 수 있는 하나의 예시이며, 본 발명은 도 1에 도시된 박막 트랜지스터의 구조에 한정되지 않는다.
활성층(212)은 채널 영역(212c)과, 채널 영역(212c)의 외측에 이온 불순물이 도핑된 소스 영역(212s) 및 드레인 영역(212d)을 포함할 수 있다. 활성층(212)은 다양한 물질을 포함하도록 형성될 수 있다. 예를 들면, 활성층(212)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 포함할 수 있다. 다른 예로서, 활성층(212)은 산화물 반도체를 포함할 수 있다. 또 다른 예로서, 활성층(212)은 유기 반도체 물질을 포함할 수 있다.
활성층(212) 상에는 게이트 절연막인 제3 절연층(13)이 형성되고, 제3 절연층(13) 상에는 채널 영역(212c)과 대응되는 위치에 게이트 전극(215)이 위치한다. 제3 절연층(13)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연층이 단일층 또는 복수층으로 형성될 수 있다.
게이트 전극(215)은, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속이 단일층 또는 복수층으로 형성될 수 있다.
게이트 전극(215) 상에는 층간 절연층인 제4 절연층(16)이 형성되고, 제4 절연층(16) 상에는 소스 전극(217s)과 드레인 전극(217d)이 위치한다. 제4 절연층(16)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연층이 단일층 또는 복수층으로 형성될 수 있다.
소스 전극(217s)과 드레인 전극(217d)은, 제4 절연층(16)에 형성된 개구들을 통해 각각 활성층(212)의 소스 영역(212s)과 드레인 영역(212d)에 접속한다. 소스 전극(217s)과 드레인 전극(217d)은, 전자 이동도가 다른 이종의 금속이 2층 이상 적층되어 형성될 수 있다. 예컨대, 소스 전극(217s)과 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속층이 2층 이상 적층되어 형성될 수 있다.
도시되지는 않았으나, 소스 전극(217s) 및 드레인 전극(217d)과 동일한 재료로 형성된 데이터 배선 및 전극전원 공급배선과 같은 배선이 소스 전극(217s)과 동일층에 형성될 수 있다.
소스 전극(217s) 및 드레인 전극(217d)은 평탄화 절연층으로 기능하는 제1 절연층(19)에 의해 커버된다. 제1 절연층(19)은 유기물을 포함할 수 있다.
해당 부분에서 후술하는 바와 같이 화소 전극(120)을 형성하는 은과 같은 환원성이 강한 금속이 화소 전극(120)의 패터닝을 위한 에칭 공정 중에 전자를 공급받게 되면, 에천트에서 이온 상태로 존재하던 은(Ag) 이온이 다시 은(Ag) 입자로 석출되는 문제가 발생할 수 있다. 이렇게 석출된 은(Ag)은 화소 전극(120) 형성의 후속 공정에서 암점을 발생시키는 외부 오염원성 불량 요인이 될 수 있다.
만약, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 공정에서, 소스 전극(217s) 이나 드레인 전극(217b), 또는 소스 전극(217s) 및 드레인 전극(217d)과 동일한 재료로 형성된, 데이터 배선(미도시) 및 전극전원 공급배선(미도시) 등의 배선이 에천트에 노출될 경우, 환원성이 강한 은(Ag) 이온은 이들 금속 재료로부터 전자를 전달받아 은(Ag)으로 재석출 될 수 있다. 예를 들어, 이들 금속이 몰리브덴이나 알루미늄을 포함하고 있을 경우, 몰리브덴은 알루미늄으로부터 전달받은 전자를 다시 은(Ag) 이온에 제공함으로써 은(Ag)이 재석출 될 수 있다. 재석출된 은(Ag) 입자는 후속 공정에서 화소 전극(120)에 재부착되어 외부 오염원성 오염원이 된다. 따라서 암점 불량 등의 불량요인이 될 수 있다.
그러나, 본 실시예에 따른 유기발광표시장치는 화소 전극(120)이 패터닝되는 동안, 소스 전극(217s)과 드레인 전극(217d) 및 이들과 동일한 물질 및 동일한 층에 형성된 데이터 배선(미도시) 및/또는 전극전원 공급배선(미도시)이 유기 평탄화 절연층인 제1 절연층(19)으로 덮인 상태에서 보호된다. 따라서, 화소 전극(120)을 에칭하는 동안 재석출된 은(Ag) 입자가 화소 전극(120)에 재 부착되는 것을 방지하여, 암점 불량을 방지할 수 있다.
화소 영역(PA)에는 화소 전극(120)과 중간층(121) 및 대향 전극(122)을 포함하는 유기발광소자가 형성된다.
화소 전극(120)은 박막 트랜지스터의 소스 전극(217s) 및 드레인 전극(217d) 중 어느 하나와 전기적으로 연결된다. 화소 전극(120)은 반투과 금속층(120b)을 포함할 수 있으며, 반투과 금속층(120b)의 상부면 및/또는 하부면에는 각각 제1,2 투명 도전성 산화물층(120a, 120c)이 더 위치할 수 있다.
반투과 금속층(120b)은 은(Ag) 또는 은(Ag) 합금으로 형성될 수 있다. 반투과 금속층(120b)은 후술할 반사 전극인 대향 전극(122)과 함께 마이크로 캐비티(micro-cavity) 구조를 형성함으로써 유기발광표시장치의 광 효율을 향상시킬 수 있다.
제1,2 투명 도전성 산화물층(120a, 120c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
반투과 금속층(120b)의 하부에 위치하는 제1 투명 도전성 산화물층(120a)은 화소 전극(120)과 후술할 투명 보호층(119)과의 접착을 강화시킬 수 있고, 반투과 금속층(120b)의 상부에 위치하는 제2 투명 도전성 산화물층(120c)는 반투과 금속층(120b)을 보호하는 배리어층으로 기능할 수 있다.
화소 전극(120)의 하부에는 투명 보호층(119)이 더 위치할 수 있다. 예컨대, 투명 보호층(119)은 제4 절연층(16)에 형성된 개구(C1)에 배치될 수 있다. 투명 보호층(119)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
투명 보호층(119)은 화소 전극(120)과 제3 절연층(13) 사이에 개재되어, 무기물로 형성되는 제3 절연층(13)의 표면을 평탄화할 수 있고, 암점 불량을 개선할 수 있다.
만약, 화소 전극(120)과 제3 절연층(13) 사이에 투명 보호층(119)이 없으면, 반투과 금속층(120b)에 포함된 은(Ag)이 실리콘 질화막의 표면에 형성된 실리콘 산화막과 반응하여 확산되고, 이로 인하여 반투과 금속층(120b)은 보이드(void)가 발생하고 확산된 은(Ag)은 암점 불량의 원인이 된다.
그러나, 본 발명의 실시예에 따르면, 화소 전극(120)과 제3 절연층(13) 사이에 투명 보호층(119)이 형성되어 있으므로, 제3 절연층(13)에 은(Ag)과 반응하기 쉬운 물질이 형성되더라도 투명 보호층(119)이 차단할 수 있다. 따라서, 은 입자의 반응성을 제어함으로써 암점 불량을 개선할 수 있다.
화소 전극(120)은 제1 절연층(19)에 형성된 제1 개구(C5)에 배치된다. 제1 절연층(19)은 유기물로 형성될 수 있다. 예컨대, 제1 절연층(19)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제1 절연층(19)에 형성된 제1 개구(C5)는 제4 절연층(16)에 형성된 개구(C1) 및 제2 절연층(20)에 형성된 제2 개구(C8)와 중첩적으로 형성될 수 있다. 예컨대, 제1 개구(C5)는 제4 절연층(16)에 형성된 개구(C1)보다 작고, 제2 개구(C8)보다 크게 형성될 수 있다.
제2 절연층(20)은 화소 정의막으로서 제1 절연층(19) 상에 위치한다. 제2 절연층(20)은 유기물로 형성될 수 있다. 예컨대, 제2 절연층(20)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
도 1 및 도 2를 참조하면, 제2 절연층(20)은 제2 개구(C8)를 포함하며, 불연속적으로 형성되어 있다. 예컨대, 제2 절연층(20)은 제1 절연층(19)의 일부를 노출시키는 분리부(SE) 및 분리부(SE)을 가운데 두고 상호 이격된 제1 절연부(20a)와 제2 절연부(20b)를 포함할 수 있다. 예컨대, 분리부(SE)의 선폭은 약 5μm 보다 크게 형성할 수 있고, 분리부(SE)의 내측에 있는 제1 절연부(20a)의 선폭은 약 7μm 보다 크게 형성할 수 있다.
제1,2 절연부(20a, 20b) 사이에 형성된 분리부(SE)은 화소 영역(PA)의 가장자리를 따라 고리(ring)형으로 형성되어 분리부(SE)의 내측에는 제1 절연부(20a)가 위치하고, 분리부(SE)의 외측에는 제2 절연부(20b)가 위치할 수 있다. 제1 절연부(20a)의 내측에 제2 개구(C8)가 형성되어 있으므로, 제1 절연부(20a)도 화소 영역(PA)의 가장자리를 따라 고리형으로 형성될 수 있다.
화소 전극(120)의 단부는 제1 절연층(19)에 형성된 제1 개구(C5)의 상부까지 연장될 수 있다. 예컨대, 화소 전극(120)은 제1 개구(C5)를 통해 노출된 투명 보호층(119) 위에 뿐만 아니라 제1 절연층(19)의 적어도 일부를 덮도록 연장될 수 있다. 화소 전극(120)의 적어도 일 단부는 제1 절연부(20a)의 외측단 보다 내측에 위치하도록 연장되어 제1 절연부(20a)에 의해 커버될 수 있고, 타 단부는 분리부(SE)을 지나도록 연장되어 박막 트랜지스터의 드레인 전극(217d)과 전기적으로 연결될 수 있다.
제2 절연층(20)은 분리부(SE)을 구비함으로써, 외부 오염원(ps)에 의한 중간층(121)의 오염을 방지할 수 있다. 도 4에 도시된 바와 같이 만약 제1 절연층(19) 상에 위치한 제2 절연층(20')에 분리부(SE)이 형성되지 않는다면, 제조 공정 중 생성되거나 대향 전극(122)에 형성된 미세한 크랙 또는 구멍을 통해 유입되는 외부 오염원(ps)이 제2 절연층(20)의 벌크(bulk)를 통해 유기발광층이 구비된 중간층(121)까지 이동하게 된다. 제2 절연층(20)의 벌크를 통해 전이된 외부 오염원(ps)은 유기발광층을 열화시키는 화소 수축(pixel shrinkage) 현상의 원인이 된다.
그러나, 도 3에 도시된 바와 같이 본 발명의 실시예에 따르면, 제2 절연층(20)은 제1 절연부(20a) 및 제2 절연부(20b)로 분리하는 분리부(SE)을 포함하므로, 외부 오염원(ps)의 전이 경로를 차단하고 외부 오염원(ps)에 의한 화소 수축 현상을 억제하여 신뢰성을 향상시킬 수 있다.
중간층(121)은 유기발광층을 포함하며, 제2 개구(C8)를 통해 상면이 노출된 화소 전극(120) 상에 형성될 수 있다. 유기발광층은 저분자 유기물, 고분자 유기물, 또는 저분자 유기물과 고분자 유기물이 혼합된 하이브리드 유기물을 포함할 수 있다. 중간층(121)은 유기발광층 이외에 정공 주입층(HIL:hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나를 포함할 수 있다. 본 실시예는 이에 한정되지 아니하고, 중간층(121)은 기타 다양한 기능층을 더 구비될 수 있다.
도 1에 도시된 유기발광소자는 단위 화소를 구성하는 하나의 부화소의 일 예를 도시한 것으로서, 부화소는 다양한 색의 빛을 방출할 수 있다. 예를 들어, 부화소는 적색, 녹색 또는 청색의 빛을 방출할 수 있다.
또 다른 예로서, 부화소는 백색의 빛을 방출할 수 있다. 부화소가 백색의 빛을 방출하는 경우, 유기 발광 표시 장치는 백색의 빛을 컬러의 빛으로 변환하는 색변환층(color converting layer)이나, 컬러 필터(color filter)를 더 포함할 수 있다. 백색의 빛을 방출하는 부화소는 다양한 구조를 가질 수 있는데, 예를 들면 적어도 적색 빛을 방출하는 발광 물질, 녹색 빛을 방출하는 발광 물질 및 청색 빛을 방출하는 발광 물질의 적층된 구조를 포함할 수 있다.
백색의 빛을 방출는 부화소의 또 다른 예로서, 적어도 적색 빛을 방출하는 발광 물질, 녹색 빛을 방출하는 발광 물질 및 청색 빛을 방출하는 발광 물질의 혼합된 구조를 포함할 수 있다.
상기 적색, 녹색 및 청색은 하나의 예시로서, 본 실시예는 이에 한정되지 아니한다. 즉, 백색의 빛을 방출할 수 있다면 적색, 녹색 및 청색의 조합 외에 기타 다양한 색의 조합을 이용할 수 있음은 물론이다.
대향 전극(122)은 전체 화소에 공통으로 형성되는 공통 전극으로서 대향 전극(122)이 위치한다. 대향 전극(122)은 반사 금속층을 포함할 수 있다. 예컨대, 알루미늄(Al), 마그네슘(Mg), 니켈(Li), 칼슘(Ca), 및 불화니켈(LiF) 등에서 선택된 하나 이상의 금속층이 단일층 또는 복수층으로 형성될 수 있다.
전술한 바와 같이, 화소 전극(120)은 박막 트랜지스터의 전극에 연결되어 구동될 수 있다. 예컨대, 화소 전극(120)은 제1 절연층(19)에 형성된 콘택홀(C6)을 통해드레인 전극(217d)에 연결될 수 있다.
또한, 화소 전극(120)은 화소 전극 콘택부를 통해서 박막 트랜지스터와 전기적으로 연결될 수 있다. 예컨대, 화소 전극(120)의 하부에 위치하는 투명 보호층(119)이 화소 전극 콘택부를 이룰 수 있으며, 화소 전극(120)은 투명 보호층(119)을 통해서 박막 트랜지스터와 접속될 수 있다.
화소 전극(120)과 구동 박막 트랜지스터를 전기적으로 연결하는 방법에 있어서, 제1 절연층(19)에 형성된 콘택홀(C6)을 통해서만 접속되는 경우, 반투과 금속층(120b)인 화소 전극(120)의 두께가 얇아 스텝 커버리지가 불량하여, 제3 절연층(13)의 식각면이나 콘택홀(C6)에 안정적으로 접속되기 어려울 수 있다. 그러나, 본 실시예에 따르면, 제1 절연층(19)에 형성된 콘택홀(C6)을 통한 접속이 실패하더라도 화소 전극(120)이 투명 보호층(119)를 통해 박막 트랜지스터와 접속할 수 있으므로, 안정적으로 구동 신호를 받을 수 있는 장점이 있다.
커패시터 영역(CAP)에는, 활성층(212)과 동일층에 배치된 제1 전극(312), 게이트 전극(215)과 동일층에 배치된 제2 전극(314), 및 소스 전극(217s) 및 드레인 전극(217d)과 동일층에 배치된 제3 전극(317)을 구비한 커패시터가 배치된다.
커패시터의 제1 전극(312)은 활성층(212)의 소스 영역(212s) 및 드레인 영역(212d)과 같이 이온 불순물이 도핑된 반도체로 형성될 수 있다.
커패시터의 제2 전극(314)은 게이트 전극(215)과 동일하게 제3절연층 (13) 상에 위치하지만 그 재료는 상이하다. 제2 전극(314)의 재료는 투명 도전성 산화물을 포함할 수 있다. 제2 전극(314)을 통하여 제1 전극(312)에 이온 불순물이 도핑된 반도체를 형성함으로써 커패시터를 MIM(Metal-insulator-Metal) 구조로 형성할 수 있다.
커패시터의 제3 전극(317)은 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료로 형성될 수 있다. 제3 전극(317)은 유기 평탄화막인 제1 절연층(19)로 덮인 상태이므로, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 동안 제3 전극이 은이 포함된 에천트에 노출되지 않는다. 따라서, 은의 재석출에 의한 불량을 방지할 수 있다.
커패시터의 제3 전극(317)은 제1 전극(312) 및 제2 전극(314)과 함께 병렬 연결됨으로써, 커패시터의 면적 증가없이 유기발광표시장치의 정전 용량을 증가시킬 수 있다. 따라서 증가된 정전 용량만큼 커패시터의 면적을 줄일 수 있고, 개구율을 증가시킬 수 있다.
패드 영역(PAD)은, 표시 영역의 외부에 위치하며, 외장 드라이버의 접속 단자인 패드 전극을 포함한다. 패드 전극은 제1,2 패드층(417, 418)을 포함한다.
제1 패드층(417)은 전자 이동도가 다른 복수의 금속층을 포함할 수 있다. 예를 들어, 제1 패드층(417)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속이 다층으로 형성될 수 있다.
제2 패드층(418)은 투명 보호층(119)과 동일한 재료를 포함할 수 있다. 예컨대, 제2 패드층(418)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 투명 도전성 산화물로 형성될 수 있다. 제2 패드층(418)은 제1 패드층(417)이 수분과 산소에 노출되는 것을 방지하여 패드 전극의 신뢰성 저하를 방지할 수 있다. 제2 패드층(418)과 투명 보호층(119)은 동일한 재료를 포함하며 동일한 공정에서 형성되어, 별도의 마스크 추가 없이 형성될 수 있는 장점이 있다.
도 1에는 도시되지 않았으나, 본 실시예에 따른 유기발광표시장치는 화소 영역(PA), 커패시터 영역(CAP) 및 트랜지스터 영역(TR)을 포함하는 표시 영역을 봉지하는 봉지 부재(미도시)를 더 포함할 수 있다. 봉지 부재는 글라스재를 포함하는 기판, 금속 필름, 또는 유기 절연막 및 무기 절연막이 교번하여 배치된 봉지 박막 등으로 형성될 수 있다.
이하, 도 5a 내지 도 5l을 참조하여 본 발명의 실시예에 따른 유기발광표시장치의 제조 방법을 설명한다.
도 5a 내지 도 5l은 본 발명의 일 실시예에 따른 유기발광표시장치의 제조 방법을 개략적으로 도시한 단면도들이다.
도 5a는 본 실시예에 따른 유기발광표시장치의 제1 마스크 공정을 개략적으로 나타낸 단면도이다.
도 5a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 반도체층(미도시)한 후, 반도체층(미도시)을 패터닝하여 박막 트랜지스터의 활성층(212)과 커패시터의 제1 전극(312)을 형성한다.
도 5a에는 도시되어 있지 않지만, 반도체층 상에 포토레지스터(미도시)가 도포된 후, 제1 포토마스크(미도시)를 이용한 포토리소그라피 공정에 의해 반도체층(미도시)을 패터닝하여, 전술한 활성층(212)과 제1 전극(312)이 형성된다. 포토리소그라피에 의한 제1 마스크 공정은 제1 포토마스크(미도시)에 노광 장치(미도시)로 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거쳐 진행된다.
반도체층(미도시)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 한편, 반도체층(미도시)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체, 유기 반도체를 포함할 수 있다.
도 5b는 본 실시예에 따른 유기발광표시장치의 제2 마스크 공정을 개략적으로 도시한 단면도이다.
도 5b를 참조하면, 제1 마스크 공정의 결과물 상에 제3 절연층(13)을 형성하고, 제3 절연층(13) 상에 투명 도전성 산화물층(미도시)을 형성한 후 이를 패터닝 한다. 패터닝에 따라, 제3 절연층(13) 상에 커패시터의 제2 전극(314)이 형성된다.
도 5c는 본 실시예에 따른 유기발광표시장치의 제3 마스크 공정을 개략적으로 도시한 단면도이다.
도 5c를 참조하면, 제2 마스크 공정의 결과물 상에 제1 금속층(미도시)을 적층한 후 이를 패터닝한다. 이때, 제1 금속층(미도시)은 전술한 바와 같이, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
패터닝에 따라, 제3 절연층(13) 상에 게이트 전극(215) 및 게이트 금속층(115)이 형성된다. 이 후, 이온 불순물이 도핑된다. 이온 불순물은 B 또는 P 이온을 도핑할 수 있는데, 1×1015 atoms/㎠ 이상의 농도로 박막 트랜지스터의 활성층(212) 및 커패시터의 제1 전극(312)을 타겟으로 하여 도핑할 수 있다.
게이트 전극(215)을 셀프-얼라인(self-align) 마스크로 사용하여 활성층(212)에 이온불순물을 도핑함으로써 활성층(212)은 이온 불순물이 도핑된 소스 영역(212s) 및 드레인 영역(212d)과, 그 사이에 채널 영역(212c)을 구비하게 된다. 이 때, 커패시터의 제1 전극도 이온 불순물로 도핑된 MIM CAP을 형성하는 전극이 된다.
1회의 도핑 공정으로 활성층(212) 뿐만 아니라, 커패시터의 제1 전극(312)도 동시에 도핑함으로써 도핑 공정의 감소에 대한 제조 비용을 감소시킬 수 있다.
게이트 금속층(115)은 화소 영역(PA) 상에 형성되며, 이온 불순물이 도핑될 때 화소 영역(PA)을 커버하여, 이온 불순물이 화소 영역(PA)에 미칠 수 있는 영향을 최소화할 수 있다. 본 실시예에서는 화소 영역(PA)에 게이트 금속층(115)이 형성된 경우를 도시하였으나, 또 다른 실시예로서 게이트 금속층(115)은 형성되지 않을 수 있다.
도 5d는 본 실시예에 따른 유기발광표시장치의 제4 마스크 공정을 개략적으로 도시한 단면도이다.
도 5d를 참조하면, 제3 마스크 공정의 결과물 상에 층간 절연층인 제4 절연층(16)을 형성하고, 제4 절연층(16)을 패터닝하여 활성층(212)의 측면으로 이격된 영역에 개구(C1) 및 활성층(212)의 드레인 영역(212d) 및 소스 영역(212s)을 노출시키는 개구(C2, C3)를 형성한다.
도 5e는 본 실시예에 따른 유기발광표시장치의 제5 마스크 공정을 개략적으로 도시한 단면도이다.
도 5e를 참조하면, 제4 마스크 공정의 결과물 상에 제2 금속층(미도시)을 형성하고, 제2 금속층을 패터닝하여 소스 전극(217s)과 드레인 전극(217d), 커패시터 전극의 제3 전극(317), 및 패드 전극의 제1 패드층(417)을 동시에 형성한다. 화소 영역(PA)에 형성된 게이트 금속층(115)는 제2 금속층을 패터닝할 때에 함께 제거될 수 있다.
제2 금속층은 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 금속층(미도시)의 구성을 예시적으로 나타내기 위하여 제1 패드층(417)의 구성을 상세히 도시하였다. 예를 들어, 본 실시예의 제2 금속층(미도시)은 몰리브덴(Mo)을 포함하는 제1 층(417a), 알루미늄(Al)을 포함하는 제2 층(417b), 및 몰리브덴(Mo)을 포함하는 제3층(417c)으로 형성될 수 있다. 알루미늄(Al)을 포함하는 제2 층(417b)은 저항이 작고 전기적 특성이 우수한 금속층이고, 제2 층(417b)의 하부에 위치한 몰리브덴(Mo)을 포함하는 제1 층(417a)은 제4 절연층(16)과의 접착력을 강화하고, 제2 층(417b)의 상부에 위치한 몰리브덴(Mo)을 포함하는 제3 층(417c)는 제2 층(417b)에 포함된 알루미늄의 힐락(heel lock) 방지, 산화 방지, 및 확산을 방지하는 배리어층으로서 기능할 수 있다.
한편, 상기 도면에는 상세히 도시하지 않았으나 제5 마스크 공정에서 제2 금속층(미도시)을 패터닝하여 데이터 배선을 함께 형성할 수 있다.
도 5f는 본 실시예에 따른 유기발광표시장치의 제6 마스크 공정을 개략적으로 도시한 단면도이다.
도 5f를 참조하면, 제5 마스크 공정의 결과물 상에 투명 도전성 산화물층(미도시)을 형성하고, 투명 도전성 산화물층을 패터닝하여 투명 보호층(119), 패드 전극의 제2 패드층(418)을 동시에 형성한다.
도 5g는 본 실시예에 따른 유기발광표시장치의 제7 마스크 공정을 개략적으로 도시한 단면도이다.
도 5g를 참조하면, 제6 마스크 공정의 결과물 상에 평탄화 절연층인 제1 절연층(19)을 형성하고, 제1 절연층(19)을 패터닝하여 화소 전극(120)이 배치될 픽셀 영역에 제1 개구(C5), 드레인 전극(217d)의 상부를 노출시키는 콘택홀(C6) 및 제1 패드층(417)의 상부를 노출시키는 콘택홀(C7)을 형성한다.
제1 절연층(19)은 유기물로 형성되며 소스 전극(217s)과 드레인 전극(217d)을 덮는다. 제1 절연층(19)에 의하여, 전술한 바와 같이 은을 포함하는 화소 전극(120)을 에칭할 때 전위차가 다른 이종 배선이 은 이온이 용해된 에천트에 접촉되는 것을 차단할 수 있다.
제1 절연층(19)의 제1 개구(C5)는 제4 절연층(16)에 형성된 개구(C1)은 중첩되도록 형성될 수 있으며, 제1 개구(C5)는 제4 절연층(16)에 형성된 개구(C1) 보다 작게 형성된다.
도 5h는 본 실시예에 따른 유기발광표시장치의 제8 마스크 공정을 개략적으로 도시한 단면도이다.
도 5h를 참조하면, 제7 마스크 공정의 결과물 상에 반투과 금속층(미도시)을 형성하고, 반투과 금속층(미도시)을 패터닝하여 화소 전극(120)을 형성한다.
화소 전극(120)은 제1 절연층(19)의 제1 개구(C5)에 배치되고, 콘택홀(C6)을 통해서 박막 트랜지스터의 드레인 전극(217d)과 전기적으로 연결된다.
화소 전극(120)은 반투과 금속층(120b, 도 1 참조)으로 형성된다. 또한, 화소 전극(120)은 반투과 금속층(120b, 도 1 참조)의 상부 및 하부에 각각 형성되어 반투과 금속층(120b, 도 1 참조)을 보호하는 제1,2 투명 도전성 산화물층(120a, 120c, 도 1 참조)를 더 포함할 수 있다.
반투과 금속층(120b, 도 1 참조)은 은(Ag) 또는 은(Ag) 합금으로 형성될 수 있다. 제1,2 투명 도전성 산화물층(120a, 120c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 반투과 금속층(120b)은 후술할 반사 전극인 대향 전극(122)과 함께 마이크로 캐비티(micro-cavity) 구조를 형성함으로써 유기 발광 표시 장치의 광 효율을 향상시킬 수 있다.
은(Ag)과 같이 환원성이 강한 금속은, 화소 전극(120)의 패터닝을 위한 에칭 공정 중, 전자를 공급받게 되면 에천트에서 이온 상태로 존재하던 은(Ag) 이온이 다시 은(Ag)으로 석출되는 문제가 발생할 수 있다. 그러나, 본 실시예에서 소스 전극(217s)이나 드레인 전극(217d)은 화소 전극(120)을 패터닝하는 제8 마스크 공정 전에 이미 패터닝 되어 유기막인 제1 절연층(19)으로 덮인 상태로 있기 때문에, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 동안 소스 전극(217s)이나 드레인 전극(217d)이 은(Ag) 이온이 포함된 에천트에 노출되지 않고, 은(Ag)의 재석출에 의한 불량을 방지할 수 있음은 전술한 바와 같다.
도 5i 내지 도 5k는 본 실시예에 따른 유기발광표시장치의 제9 마스크 공정을 개략적으로 도시한 단면도이다.
도 5i 내지 도 5k를 참조하면, 제8 마스크 공정의 결과물 상에 제2 절연층(20)을 형성하고, 제1 노광 구멍(OP1) 및 제2 노광 구멍(OP2)이 형성된 포토마스크(PM)를 이용하여 노광시킨 후, 현상 및 큐어링(curing)과 같은 일련의 공정을 거쳐 제2 절연층(20)을 형성할 수 있다.
제2 절연층(20)은 포토마스크의 제1 노광 구멍(OP1)과 대응되는 위치에 형성된 제2 개구(C8), 및 포토마스크의 제2 노광 구멍(OP2)와 대응되는 위치에 형성된 분리부(SE)을 포함할 수 있다. 제2 개구(C8)는 제4 절연층(16)에 형성된 개구(C1) 및 제1 개구(C5)와 중첩적으로 형성되고 제1 개구(C1) 보다 작은 크기로 형성될 수 있다. 제1 절연층(19)은 분리부(SE)의 적어도 일부를 통해서 노출될 수 있다.
제2 절연층(20)은 화소 정의막 역할을 하는 것으로, 예컨대 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기 절연막으로 형성될 수 있다.
유기물로 형성된 제2 절연층(20)은 외부 오염원(ps: 도 4 참조)이 중간층(121)을 향해 이동할 수 있는 전이 경로를 제공할 수 있다. 제2 절연층(20)의 벌크를 통해 전이된 외부 오염원(ps)은 유기발광층을 열화시키는 화소 수축(pixel shrinkage) 현상의 원인이 된다.
그러나, 본 발명의 실시예에 따르면, 제2 절연층(20)에 분리부(SE)을 형성하므로, 외부 오염원(ps: 도 3 참조)의 전이 경로를 차단하고 외부 오염원(ps)에 의한 화소 수축 현상을 억제할 수 있다.
분리부(SE)은 화소 영역(PA)의 가장자리를 둘러싸는 고리형으로 형성될 수 있다. 분리부(SE)에 의하여 제1,2 절연부(20a, 20b)는 상호 이격되도록 위치한다. 예컨대, 제1 절연부(20a)는 분리부(SE)의 내측에 위치하고 제2 절연부(20b)는 분리부(SE)의 외측에 위치한다.
제1 절연부(20a)는 화소 전극(120)의 상부면을 노출하는 제2 개구(C8)를 포함하므로 분리부(SE)과 같이 고리형으로 형성될 수 있다. 제1 절연부(20a)는 화소 전극(120)의 적어도 일 단부를 덮을 수 있다. 예컨대, 제1 절연부(20a)는 박막 트랜지스터와의 접속을 위해 연장된 화소 전극(120)의 일 단부를 제외하고, 화소 전극(120)의 나머지 단부들을 커버할 수 있다.
도 5l를 참조하면, 제9 마스크 공정의 결과물 상에 유기발광층을 포함하는 중간층(121)을 형성하고, 대향 전극(122)을 형성한다.
상술한 본 발명의 실시예에 따른 유기발광표시장치와 그 제조 방법에 따르면, 화소 전극(120)을 반투과 금속층(120b)으로 형성하고 대향 전극(122)을 투과 금속층로 형성함으로써 마이크로 캐비티(micro-cavity)에 의한 유기 발광 표시 장치의 광 효율을 향상시킬 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 단면도이고, 도 7은 도 6의 Ⅶ 부분을 확대하여 나타낸 단면도이다.
본 실시예에 따른 유기발광표시장치는 도 1 내지 도 3을 참조하여 설명한 유기발광표시장치와 실질적으로 동일한 구성을 포함하므로, 이하에서는 도 1 내지 도 3을 참조하여 설명한 유기발광표시장치와의 차이점을 중심으로 설명한다.
도 6 및 도 7을 참조하면, 제2 절연층(20)이 분리부(SE)을 포함하도록 형성되므로 제2 절연층(20)의 벌크를 통해 전이되는 외부 오염원에 의한 화소 수축(pixel shrinkage) 현상을 억제할 수 있음은 앞서 언급한 바와 같다.
뿐만 아니라, 본 실시예에 따르는 화소 전극(120)의 적어도 일 단부는 분리부(SE)을 지나 제2 절연부(20b)의 아래에 위치하도록 연장됨으로써, 제2 절연층(20)의 벌크 뿐만 아니라 제1 절연층(19)을 통해서 외부 오염원(ps)이 전이되는 것을 방지할 수 있다.
예컨대, 화소 전극(120)의 적어도 일 단부가 제2 절연부(20b)의 아래에 위치하도록 연장되므로, 화소 전극(120)이 제1 절연층(19)의 상부 및 제2 절연층(20)의 제2 절연부(20b) 사이에 개재된다. 따라서, 제조 공정 중 생성되거나 대향 전극(122)에 형성된 미세한 크랙 또는 구멍을 통해 유입된 외부 오염원(ps)이 제2 절연층(20)을 지나 제1 절연층(19)을 통해 전이되는 것도 방지할 수 있다.
본 실시예에 따르면, 분리부(SE)과 대응되는 위치에도 유기발광소자가 배치됨으로써 발광 영역을 증가시킬 수 있다. 예컨대, 분리부(SE)과 대응되는 위치에 화소 전극(120), 중간층(121) 및 대향 전극(122)의 일부들이 구비됨으로써, 제2 개구(C8)와 대응되는 위치뿐만 아니라 분리부(SE)과 대응되는 위치에서도 빛을 방출할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 기판 11: 버퍼층
13: 제3 절연층 16: 제4 절연층
19: 제1 절연층 20: 제2 절연층
20a: 제1 절연부 20b: 제2 절연부
119: 투명 보호층 120: 화소 전극
121: 중간층 122: 대향 전극
212: 활성층 215: 게이트 전극
217s: 소스 전극 217d: 드레인 전극
312: 커패시터의 제1 전극 314: 커패시터의 제2 전극
316: 커패시터의 제3 전극 417: 패드 전극의 제1 패드층
418: 패드 전극의 제2 패드층 SE: 분리부

Claims (20)

  1. 기판;
    기판 상에 형성되며, 활성층, 게이트 전극, 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 형성되고, 화소 영역과 대응되는 위치에 형성된 제1 개구를 포함하는 제1 절연층;
    상기 제1 절연층의 상기 제1 개구에 형성되며, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나와 전기적으로 연결되는 화소 전극;
    상기 제1 절연층 상에 형성되고, 상기 제1 개구와 대응되는 위치에 형성된 제2 개구를 포함하는 제1 절연부 및 상기 제1 절연부와의 사이에 분리부가 개재되도록 상기 제1 절연부로부터 이격된 제2 절연부를 포함하는 제2 절연층;
    상기 화소 전극 상에 형성되고 유기 발광층을 포함하는 중간층; 및
    상기 중간층 상에 형성되는 대향 전극;을 포함하는, 유기발광표시장치.
  2. 제1항에 있어서,
    상기 분리부는 상기 화소 영역의 가장자리를 따라 고리형으로 형성되는, 유기발광표시장치.
  3. 제2항에 있어서,
    상기 분리부의 내측에는 상기 제1 절연부가 위치하고, 상기 분리부의 외측에는 상기 제2 절연부가 위치하는. 유기발광표시장치.
  4. 제1항에 있어서,
    상기 화소 전극의 단부는 상기 제1 절연층에 형성된 상기 제1 개구의 상단에 위치하는, 유기발광표시장치.
  5. 제1항에 있어서,
    상기 분리부의 적어도 일부를 통해 상기 제1 절연층이 노출되는, 유기발광표시장치.
  6. 제1항에 있어서,
    상기 화소 전극의 적어도 일 단부는 상기 제1 절연부의 외측단 보다 내측에 위치하는, 유기발광표기장치.
  7. 제1항에 있어서,
    상기 화소 전극의 적어도 일 단부는 상기 제1 절연층 및 상기 제2 절연층의 상기 제2 절연부 사이에 개재되도록 상기 제2 절연부를 향해 연장되는, 유기발광표시장치.
  8. 제1항에 있어서,
    상기 분리부에는 상기 화소 전극의 일부, 상기 중간층의 일부 및 상기 대향 전극의 일부가 위치하는, 유기발광표시장치.
  9. 제1항에 있어서,
    상기 제2 절연층은 유기물을 포함하는, 유기발광표시장치.
  10. 제1항에 있어서,
    상기 제1 절연층은 유기물을 포함하는, 유기발광표시장치.
  11. 제1항에 있어서,
    상기 화소 전극은 반투과 금속층을 포함하는, 유기발광표시장치.
  12. 제11항에 있어서,
    상기 반투과 금속층은 은(Ag) 또는 은 합금으로 이루어진 유기발광표시장치.
  13. 제11항에 있어서,
    상기 화소 전극은 상기 반투과 금속층의 적어도 일면에 위치하는 투명 도전성 산화물층을 더 포함하는 유기발광표시장치.
  14. 제1항에 있어서,
    상기 대향 전극은 반사 금속층을 포함하는 유기발광표시장치.
  15. 제1항에 있어서,
    상기 제1 절연층 및 상기 화소 전극 사이에 형성된 투명 보호층을 더 포함하는 유기발광표시장치.
  16. 제15항에 있어서,
    상기 투명 보호층은 투명 도전성 산화물을 포함하는 유기발광표시장치.
  17. 제16항에 있어서,
    상기 화소 전극은 상기 투명 보호층을 통해 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극 콘택부를 더 포함하는, 유기발광표시장치.
  18. 제1항에 있어서,
    상기 활성층과 상기 게이트 전극 사이에 배치된 제3 절연층, 및 상기 게이트 전극과 상기 소스 전극 및 상기 드레인 전극 사이에 배치된 제4 절연층을 포함하는, 유기발광표시장치.
  19. 제18항에 있어서,
    상기 제4 절연층에 형성된 개구, 상기 제1 절연층에 형성된 상기 제1 개구, 및 상기 제2 절연층에 형성된 상기 제2 개구는 중첩적으로 형성되는, 유기발광표시장치.
  20. 제18항에 있어서,
    상기 제4 절연층에 형성된 개구는 상기 제1 개구보다 크고, 상기 제1 개구는 상기 제2 개구보다 큰, 유기발광표시장치.
KR1020130121497A 2013-10-11 2013-10-11 유기발광표시장치 KR102126380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130121497A KR102126380B1 (ko) 2013-10-11 2013-10-11 유기발광표시장치
US14/445,441 US9165988B2 (en) 2013-10-11 2014-07-29 Organic light-emitting display apparatus having dual insulating parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130121497A KR102126380B1 (ko) 2013-10-11 2013-10-11 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20150042620A true KR20150042620A (ko) 2015-04-21
KR102126380B1 KR102126380B1 (ko) 2020-06-25

Family

ID=52808912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130121497A KR102126380B1 (ko) 2013-10-11 2013-10-11 유기발광표시장치

Country Status (2)

Country Link
US (1) US9165988B2 (ko)
KR (1) KR102126380B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
KR102319256B1 (ko) * 2017-06-30 2021-10-29 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
WO2019058555A1 (ja) * 2017-09-25 2019-03-28 シャープ株式会社 表示装置及びその製造方法
KR102468318B1 (ko) * 2017-12-27 2022-11-16 엘지디스플레이 주식회사 마이크로 캐비티 구조를 갖는 고 개구율 마이크로 표시장치
CN210429814U (zh) * 2019-11-27 2020-04-28 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111834426B (zh) * 2020-07-02 2023-01-31 合肥维信诺科技有限公司 透光显示面板、显示面板、制备方法及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125390A1 (en) * 2004-12-14 2006-06-15 Sang-Hun Oh Organic light emitting display with auxiliary electrode line and method of fabricating the same
US20080297677A1 (en) * 2007-05-30 2008-12-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same and display device using the display substrate
JP2010049159A (ja) * 2008-08-25 2010-03-04 Casio Comput Co Ltd 発光装置及びその製造方法
KR20120041459A (ko) * 2010-10-21 2012-05-02 엘지디스플레이 주식회사 백색 유기전계발광표시장치와 이의 제조방법
US20120104396A1 (en) * 2010-10-27 2012-05-03 Samsung Mobile Display Co., Ltd. Organic Light Emitting Display Apparatus and Method of Manufacturing the Same
KR20120056505A (ko) * 2010-11-25 2012-06-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US20120146032A1 (en) * 2010-12-08 2012-06-14 Samsung Mobile Display Co., Ltd. Organic light emitting display device and manufacturing method for the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100611161B1 (ko) 2004-02-17 2006-08-09 삼성에스디아이 주식회사 액티브 매트릭스형 유기 전계 발광 표시 장치 및 이의제조방법
KR100579175B1 (ko) 2004-05-24 2006-05-11 삼성에스디아이 주식회사 유기전계 발광소자의 제조방법
KR100736531B1 (ko) 2005-03-16 2007-07-06 주식회사 엘지화학 단차 조절이 가능한 잉크
KR20120126950A (ko) * 2011-05-13 2012-11-21 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR101810048B1 (ko) 2011-09-22 2017-12-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140016111A (ko) * 2012-07-30 2014-02-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR20140059576A (ko) * 2012-11-08 2014-05-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이 장치
KR102043180B1 (ko) * 2013-04-25 2019-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060125390A1 (en) * 2004-12-14 2006-06-15 Sang-Hun Oh Organic light emitting display with auxiliary electrode line and method of fabricating the same
US20080297677A1 (en) * 2007-05-30 2008-12-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the same and display device using the display substrate
JP2010049159A (ja) * 2008-08-25 2010-03-04 Casio Comput Co Ltd 発光装置及びその製造方法
KR20120041459A (ko) * 2010-10-21 2012-05-02 엘지디스플레이 주식회사 백색 유기전계발광표시장치와 이의 제조방법
US20120104396A1 (en) * 2010-10-27 2012-05-03 Samsung Mobile Display Co., Ltd. Organic Light Emitting Display Apparatus and Method of Manufacturing the Same
KR20120056505A (ko) * 2010-11-25 2012-06-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US20120146032A1 (en) * 2010-12-08 2012-06-14 Samsung Mobile Display Co., Ltd. Organic light emitting display device and manufacturing method for the same

Also Published As

Publication number Publication date
KR102126380B1 (ko) 2020-06-25
US9165988B2 (en) 2015-10-20
US20150102313A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
US9741778B2 (en) Organic light-emitting diode (OLED) display
JP4113197B2 (ja) 有機電界発光表示装置
JP4974661B2 (ja) 平板表示装置及び平板表示装置の製造方法
KR102131963B1 (ko) 유기 발광 표시 장치
US9640598B2 (en) Pad electrode structure and organic light-emitting display apparatus including the pad electrode structure
US20130200379A1 (en) Thin film transistor array substrate, organic light-emitting display device including the same and method of manufacturing the thin film transistor array substrate
TWI629767B (zh) 有機發光顯示設備
KR20140140988A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102126380B1 (ko) 유기발광표시장치
KR20150033444A (ko) 유기 발광 표시 장치 및 유기 발광 장치의 제조 방법
KR20140141382A (ko) 유기 발광 표시 장치
KR20170136680A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140140989A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN109994518B (zh) 有机发光显示设备
KR102098742B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102113177B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180137642A (ko) 표시 장치 및 그 제조 방법
KR102524533B1 (ko) 유기 발광 표시 장치의 제조 방법
KR102100373B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant