JP2010045532A - 近接センサ - Google Patents

Abstract

【課題】被検知体の存在検知に加え、被検知体との距離も検知できる近接センサを提供することにある。
【解決手段】近接センサは、検知コイル１０を有するＬＣ共振回路部１と、ＬＣ共振回路部１を発振させるために帰還電流を供給する発振回路部２と、ＬＣ共振回路部１の発振振幅を検出する検波回路部３と、半導体スイッチング素子ＱＰのデューティ比に応じて上記帰還電流の大きさを調整する抵抗回路４０、および検波回路部３の検出結果に基づいて発振回路部２の負性コンダクタンスが臨界値（ＬＣ共振回路部１が発振可能な臨界値）となるように半導体スイッチング素子ＱＰをＰＷＭ制御するＰＷＭ制御部４１を有する制御部４と、ＰＷＭ制御部４１においてデューティ比の設定に使用される電気信号に基づいて被検知体と検知コイル１０との距離を示す検知信号を作成する信号処理回路部５とを備える。
【選択図】図１

Description

本発明は、高周波発振型の近接センサに関するものである。

従来から、非接触で金属体（導電体）や磁性体などからなる被検知体を検知する近接センサとして、高周波発振型の近接センサが提案されている。

上記高周波発振型の近接センサは、検知コイルとコンデンサとの並列回路よりなるＬＣ共振回路部を有している。この近接センサでは、ＬＣ共振回路部を構成する検知コイルに被検知体が接近した際に、電磁誘導作用によって渦電流損が生じて検知コイルの実効抵抗値（インピーダンス）が変化するという現象を利用して被検知体の検知を行っている。つまり、検知コイルのインピーダンスが変化するとＬＣ共振回路部の発振条件も変化するため、ＬＣ共振回路部を発振させている状態から、ＬＣ共振回路部の発振が停止または発振振幅が所定値以上減衰した際に、被検知体が存在していると判定する（例えば、特許文献１参照）。
特開２００５−２９５２４８号公報

上述した従来の近接センサは、被検知体と検知コイルとの距離が、ＬＣ共振回路部の発振が停止または発振振幅が所定値未満になる距離（検知距離）より長ければ、被検知体が検知コイルの検知範囲内に存在しないと判定し、上記検知距離より短ければ、被検知体が検知コイルの検知範囲内に存在すると判定するから、近接センサから出力される検知信号は、被検知体が存在しているか否かの２値しかないデジタル（ディジタル）な値である。

このように従来の近接センサでは、被検知体と検知コイルとの距離が上記検知距離より短くなれば、被検知体が存在していると判定する、つまり、被検知体が検知コイルの検知範囲内に存在するか否かを検知するだけであるから、被検知体が存在しているか否かのデジタルな検知信号を得ることはできていたが、被検知体が検知コイルに対してどの程度接近しているかまでは検知することができないため、被検知体と検知コイルとの距離を示すようなアナログな検知信号を得ることはできなかった。

本発明は上述の点に鑑みて為されたもので、その目的は、被検知体の存在検知に加え、被検知体との距離も検知できる近接センサを提供することにある。

上記の課題を解決するために、請求項１の発明では、被検知体の検知に用いられる検知コイルおよびコンデンサからなるＬＣ共振回路部と、ＬＣ共振回路部を発振させる発振回路部と、ＬＣ共振回路部の発振振幅を検出する検波回路部と、検波回路部で検出した発振振幅に基づいて発振回路部の負性コンダクタンスをＬＣ共振回路部が発振可能な臨界値に設定する制御部と、被検知体と検知コイルとの距離を示す検知信号を作成する信号処理回路部とを備え、発振回路部は、ＬＣ共振回路部の発振電圧に応じた電流を出力する増幅回路と、増幅回路が出力する電流の大きさに応じた帰還電流をＬＣ共振回路部に供給する電流帰還回路とを有し、制御部は、複数の抵抗およびいずれかの抵抗に直列または並列に接続される抵抗値調整用の半導体スイッチング素子により構成され増幅回路が出力する電流の大きさを調整する抵抗回路と、半導体スイッチング素子に所定のデューティ比のＰＷＭ信号を出力して半導体スイッチング素子をＰＷＭ制御するＰＷＭ制御部とを有し、ＰＷＭ制御部は、発振回路部の負性コンダクタンスが上記臨界値となるようにＰＷＭ信号のデューティ比を設定し、信号処理回路部は、ＰＷＭ制御部で設定されるデューティ比に関連する電気信号に基づいて上記検知信号を作成することを特徴とする。

請求項１の発明によれば、ＬＣ共振回路部が発振する条件は、発振回路部の負性コンダクタンスの絶対値が検知コイルのコンダクタンスの絶対値以上であることであるから、発振回路部の負性コンダクタンスがＬＣ共振回路部が発振可能な臨界値である場合、当該負性コンダクタンスの絶対値は、検知コイルのコンダクタンスの絶対値に等しいと考えることができ、ここで、検知コイルのコンダクタンスは、被検知体と検知コイルとの距離に起因する渦電流損の変化、つまり検知コイルと被検知体との距離に応じて変化し、検知コイルのコンダクタンスに等しい発振回路部の負性コンダクタンスは、ＬＣ共振回路部に供給される帰還電流とＬＣ共振回路部の発振電圧によって決定され、ＬＣ共振回路部に供給される帰還電流は、増幅回路が出力する電流に応じて増減するので、増幅回路が出力する電流の大きさを調整する抵抗回路の半導体スイッチング素子に与えられるＰＷＭ信号のデューティ比や当該デューティ比の設定に使用される電気信号などのデューティ比に関連する信号を検知コイルと被検知体との距離を示す値として用いることができ、このようなデューティ比を用いることで、従来例のような被検知体が存在しているか否かのデジタルな検知信号ではなく、被検知体と検知コイルとの距離を示すアナログな検知信号を得ることができ、また、このような検知信号を閾値処理することで、被検知体が存在しているか否かのデジタルな検知信号も得ることができるから、被検知体の存在検知に加え、被検知体との距離も検知できる。

請求項２の発明では、請求項１の発明において、上記ＰＷＭ信号の周波数は、上記ＬＣ共振回路部の発振周波数の３倍以上であることを特徴とする。

請求項２の発明によれば、ＰＷＭ信号によってＬＣ共振回路部の発振波形が脈動してしまうことを抑制することができるため、発振回路部の負性コンダクタンスに悪影響が生じることを抑制することができる。

請求項３の発明では、請求項１または２の発明において、上記ＰＷＭ制御部は、上記半導体スイッチング素子に出力するＰＷＭ信号と同じＰＷＭ信号を上記信号処理回路部に出力し、上記信号処理回路部は、上記ＰＷＭ制御部より受け取ったＰＷＭ信号を上記検知信号として出力することを特徴とする。

請求項３の発明によれば、信号処理回路部を簡単な構成にすることができる。

請求項４の発明では、請求項１または２の発明において、上記ＰＷＭ制御部は、上記半導体スイッチング素子に出力するＰＷＭ信号と同じＰＷＭ信号を上記信号処理回路部に出力し、上記信号処理回路部は、上記ＰＷＭ制御部より受け取ったＰＷＭ信号を当該ＰＷＭ信号のデューティ比に応じた電位を有する信号に変換して上記検知信号として出力することを特徴とする。

請求項４の発明によれば、ＰＷＭ信号をデューティ比に応じた電位を有する信号に変換する処理を、使用者などが行わなくて済むから、使い勝手が向上する。

請求項５の発明では、請求項１〜４のうちいずれか１項において、上記半導体スイッチング素子を上記抵抗回路の抵抗として用いることを特徴とする。

請求項５の発明によれば、部品点数を削減することができるため、回路規模を小型化することができ、製造コストを削減することができる。

請求項６の発明では、請求項１〜５のうちいずれか１項の発明において、上記発振回路部の負性コンダクタンスは、上記デューティ比が１００％であるときには、上記被検知体と上記検知コイルとの距離の変化範囲内において上記検知コイルのコンダクタンスが取り得る値の最大値に対応する上記臨界値になり、上記デューティ比が０％であるときには、上記距離の変化範囲内において上記検知コイルのコンダクタンスが取り得る値の最小値に対応する上記臨界値になることを特徴とする。

請求項６の発明によれば、デューティ比によって変化する発振回路部の負性コンダクタンスの範囲と、被検知体の接離によって変化する検知コイルのコンダクタンスの範囲とがほぼ等しくなり、検知コイルのコンダクタンスが変化する範囲を検知範囲とすることができて、高精度化を図ることができる。特に、デューティ比をデジタルコードにより設定する場合には、相対的に位置分解能を向上することができる。

請求項７の発明では、請求項１〜６のうちいずれか１項の発明において、上記検波回路部は、上記ＬＣ共振回路部の発振振幅を示すアナログ信号を出力し、上記ＰＷＭ制御部は、上記検波回路部が出力した発振振幅を示すアナログ信号をデジタルコードに変換して出力するＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力されたデジタルコードに基づいて上記デューティ比を設定するデューティ比設定部とを備えていることを特徴とする。

請求項７の発明によれば、アナログ回路によりデューティ比を変更する場合に比べれば、処理速度（デューティ比の変化の応答性、追随性）を向上でき、被検知体の移動速度が速い場合であっても、迅速に、発振回路部の負性コンダクタンスをＬＣ共振回路部が発振可能な臨界値に設定することができる。

請求項８の発明では、請求項１〜６のうちいずれか１項の発明において、上記ＰＷＭ制御部は、上記検波回路部で検出した発振振幅が所定の閾値を上回っているか否かを判定する比較判定部と、比較判定部の比較結果に応じてデジタルコードを設定するデジタルコード設定部と、デジタルコード設定部で設定されたデジタルコードに応じて上記デューティ比を単調増加させるデューティ比設定部とを備え、デジタルコード設定部は、比較判定部で上記所定の閾値を上回っていると判定されると上記デジタルコードの最下位ビットに１を加算し、比較判定部で上記所定の閾値を下回っていると判定されると上記デジタルコードの最下位ビットより１を減算することを特徴とする。

請求項８の発明によれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、発振回路部の負性コンダクタンスの調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止できる。また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なコンパレータを用いることができるようになって、低コスト化が図れる。

請求項９の発明では、請求項１〜６のうちいずれか１項の発明において、上記ＰＷＭ制御部は、上記発振振幅の上限となる上限閾値と下限となる下限閾値とを有し上記検波回路部で検出した発振振幅が上限閾値を上回っているか、下限閾値を下回っているか、上限閾値と下限閾値との間に収まっているかを判定する比較判定部と、比較判定部の比較結果に応じてデジタルコードを設定するデジタルコード設定部と、デジタルコード設定部で設定されたデジタルコードに応じて上記デューティ比を単調増加させるデューティ比設定部とを備え、デジタルコード設定部は、比較判定部で上限閾値を上回っていると判定されると上記デジタルコードの最下位ビットに１を加算し、下限閾値を下回っていると判定されると上記デジタルコードの最下位ビットより１を減算し、上限閾値と下限閾値との間に収まっていると判定されると上記デジタルコードを変更しないことを特徴とする。

請求項９の発明によれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、発振回路部の負性コンダクタンスの調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止できる。また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なウィンドウコンパレータを用いることができるようになって、低コスト化が図れる。

請求項１０の発明では、請求項１〜６のうちいずれか１項の発明において、上記ＰＷＭ制御部は、上記検波回路部の検出出力を増幅して出力する増幅回路部と、三角波を出力する三角波発生部と、増幅回路部で増幅された検出出力と三角波とを比較し増幅回路部で増幅された検出出力が三角波を上回っている期間をパルス幅とするＰＷＭ信号を出力する比較回路部とで構成されていることを特徴とする。

請求項１０の発明によれば、回路構成の簡易化を図ることができ、また、ＰＷＭ制御部を全てアナログ回路により構成することができる。そのため、デジタル回路に特有のチャタリングやヒステリシスといった問題が生じず、安定した動作を得ることができる。

請求項１１の発明では、請求項７〜９の発明において、上記信号処理回路部は、上記デジタルコードに所定の加算値を加算するオフセット処理と、上記デジタルコードに所定の乗算値を乗算するゲイン処理との少なくとも一方を実行可能な出力調整部を有していることを特徴とする。

請求項１１の発明によれば、検知信号の値を所望の範囲内の値とすることができる。

請求項１２の発明では、請求項１１の発明において、上記加算値あるいは上記乗算値は変更可能であることを特徴とする。

請求項１２の発明によれば、製品毎に、検知コイルの特性や、検知コイルと被検知体との相対位置、発振回路部などの回路の特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値の範囲が異なってしまうことを防止でき、いずれの製品においても検知信号の値を所望の範囲内の値とすることが可能となる。

請求項１３の発明では、請求項７〜９のうちいずれか１項の発明において、周囲の温度を検知する温度検知部を備え、上記信号処理回路部は、上記デジタルコードに温度検知部で検知した温度に対応する補正温度係数を乗じることで温度補償を行う温度補償部を有していることを特徴とする。

請求項１３の発明によれば、検知コイルや、被検知体、発振回路部などの回路の温度特性に起因する検知精度の悪化を防止でき、検知精度の向上が図れる。

請求項１４の発明では、請求項１３の発明において、上記補正温度係数は変更可能であることを特徴とする。

請求項１４の発明によれば、製品毎に、検知コイルの特性や、検知コイルと被検知体との相対位置、発振回路部などの回路の温度特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値が異なってしまうことを防止でき、いずれの製品においても所望の検知信号を得ることが可能となる。

請求項１５の発明では、請求項１〜１４のうちいずれか１項の発明において、上記発振回路部と、上記検波回路部と、上記制御部と、上記信号処理回路部とはモノリシックＩＣとして一体化されていることを特徴とする。

請求項１５の発明によれば、発振回路部、モニタ部、制御部、および信号処理回路部をそれぞれ別のＩＣにより構成する場合に比べれば、小型化が図れるとともに低コスト化が図れ、さらに耐ノイズ性能を向上できる。

本発明は、半導体スイッチング素子に与えるＰＷＭ信号のデューティ比を検知コイルと被検知体との距離を示す値として用いることができ、このようなデューティ比に関連する電気信号を用いることで、従来例のような被検知体が存在しているか否かのデジタルな検知信号ではなく、被検知体と検知コイルとの距離を示すアナログな検知信号を得ることができ、また、このような検知信号を閾値処理することで、被検知体が存在しているか否かのデジタルな検知信号も得ることができるから、被検知体の存在検知に加え、被検知体との距離も検知できるという効果を奏する。

（実施形態１）
本実施形態の近接センサは、図１に示すように、ＬＣ共振回路部１と、発振回路部２と、検波回路部（モニタ部）３と、制御部４と、信号処理回路部５とを備える。ここで、発振回路部２と、検波回路部３と、制御部４と、信号処理回路部５とはモノリシックＩＣとして一体化されている。

ＬＣ共振回路部１は、被検知体Ｍ（図２参照）の検知に用いられる検知コイル１０およびコンデンサ１１の並列回路からなる。ＬＣ共振回路部１の発振電圧の周波数は、検知コイル１０のインダクタンスとコンデンサ１１の静電容量とにより決定される。検知コイル１０は、例えば導線（絶縁被覆電線など）を円筒状のコイルボビン（図示せず）の外周面に当該コイルボビンの軸方向に巻軸方向を沿わせた形で巻回することにより構成される。

被検知体Ｍは、金属材料により板状に形成されている。被検知体Ｍは、検知コイル１０の巻軸方向（図２における左右方向）における一端側（図２における右端側）に、厚み方向を巻軸方向に沿わせた形に配置されており、厚み方向に沿って移動する。本実施形態では、検知コイル１０の一端面（図２における右端面）と、被検知体Ｍにおける当該一端面との対向面（図２における左面）との距離ｄが、検知コイル１０と被検知体Ｍとの距離である。なお、上述した被検知体Ｍの構成はあくまでも一例であって、被検知体Ｍの構成は、本発明の趣旨を逸脱しない範囲で変更できる。例えば、被検知体Ｍの形状は板状ではなくパイプ状であってもよいし、検知体Ｍの材料は金属材料ではなく磁性材料であってもよい。

発振回路部２は、ＬＣ共振回路部１を発振させるためのものであり、内部電源である基準電源ＶｃｃよりＬＣ共振回路１に一定のバイアス電流を供給する定電流源であるバイアス回路２０を有する。また、ＬＣ共振回路部１の発振を維持するためにはＬＣ共振回路部１に電流を正帰還させる必要があるため、発振回路部２は、ＬＣ共振回路部１に帰還電流を供給するための構成として、レベルシフト回路２１と、増幅回路２２と、電流帰還回路２３とを備える。

レベルシフト回路２１は、ＬＣ共振回路部１の発振電圧（コンデンサ１１の両端子間の電圧）をレベルシフトするためのものであり、ｎｐｎ形のトランジスタＱ１により構成される。トランジスタＱ１のコレクタはバイアス回路２０の出力端に接続され、エミッタは一端が接地されたＬＣ共振回路部１の他端に接続される。図示例ではトランジスタＱ１のエミッタと基準電位（グラウンド、グランド）との間に検知コイル１０とコンデンサ１１とからなる並列回路が挿入された形になっている。また、トランジスタＱ１のコレクタはベースに接続されている。したがって、レベルシフト回路２１においては、トランジスタＱ１のエミッタの電位はＬＣ共振回路部１の発振電圧に等しい。

増幅回路２２は、ＬＣ共振回路部１の発振電圧に応じた電流（増幅電流）を出力するためのものであり、トランジスタＱ２により構成されている。トランジスタＱ２は、ｎｐｎ形のトランジスタであり、そのベースはトランジスタＱ１のベースに接続されている。したがって、トランジスタＱ２のベースには、レベルシフト回路２１によりレベルシフトされたトランジスタＱ１のエミッタの電位、すなわちレベルシフト回路２１により生成されたレベルシフト電圧が入力される。ここで、レベルシフト回路２１は、トランジスタＱ２のベース−エミッタ間電圧の分だけ発振電圧をレベルシフトする。よって、トランジスタＱ２のエミッタとグラウンドとの間に、発振の正の半サイクルのみ、ＬＣ共振回路部１の発振電圧に等しい電圧が印加される。

トランジスタＱ２のエミッタは後述する抵抗回路４０を介してグラウンドに接続され（接地され）ている。すなわち、増幅回路２２は、所謂エミッタフォロワ（エミッタホロワ）回路である。なお、増幅回路２２としては、エミッタフォロワ回路の代わりに、ＭＯＳＦＥＴを利用したソースフォロワ（ソースホロワ）回路を採用することもできる。

電流帰還回路２３は、増幅回路２２が出力する電流の大きさに応じた帰還電流をＬＣ共振回路部１に供給する（ＬＣ共振回路部１の発振を維持するためにＬＣ共振回路部１に電流を正帰還させる）ためのものであり、ｐｎｐ形のトランジスタＱ３，Ｑ４により構成されたカレントミラー回路よりなる。トランジスタＱ３は、増幅回路２２のトランジスタＱ２と内部電源Ｖｃｃとの間に、コレクタをトランジスタＱ２のコレクタに、エミッタを内部電源Ｖｃｃにそれぞれ接続する形で挿入されている。トランジスタＱ３のベースは、トランジスタＱ３のコレクタおよびトランジスタＱ４のベースに接続され、トランジスタＱ４のエミッタは内部電源Ｖｃｃに接続され、コレクタはＬＣ共振回路部１に接続されている。ここで、増幅回路２２から電流が出力される際には、この電流に等しいトランジスタＱ２のコレクタ電流が、トランジスタＱ３のエミッタ−コレクタ間に流れることになる。そして、トランジスタＱ４のエミッタ−コレクタ間には、トランジスタＱ３のエミッタ−コレクタ間に流れた電流に等しい電流が流れ、この電流がＬＣ共振回路部１に供給される帰還電流となる。つまり、本実施形態における電流帰還回路２３は、増幅回路２２が出力する電流に等しい帰還電流をＬＣ共振回路部１に供給する。

検波回路部３は、ＬＣ共振回路部１の発振振幅（ＬＣ共振回路部１の発振電圧の最大値と最小値との差）を検出するためのものであり、ｎｐｎ形のトランジスタ３０と、抵抗３１と、コンデンサ３２とで構成されている。トランジスタ３０は、コレクタが内部電源Ｖｃｃに接続され、ベースがトランジスタＱ１のコレクタに接続され、エミッタが抵抗３１およびコンデンサ３２に接続されている。そして、トランジスタ３０のコレクタ−エミッタ間には、ベースに入力された電圧（レベルシフト回路２１によりレベルシフトされたＬＣ共振回路部１の発振電圧）に応じた電流が流れ、この電流によってコンデンサ３２が充電される。本実施形態における検波回路部３では、このコンデンサ３２の両端子間の電圧をＬＣ共振回路部１の発振振幅を示す値として検出している。すなわち、検波回路部３は、ＬＣ共振回路部１の発振振幅を検出して、検出した発振振幅を示すアナログ信号を出力する。

制御部４は、検波回路部３で検出した発振振幅に基づいて発振回路部２の負性コンダクタンスをＬＣ共振回路部１が発振可能な臨界値に設定するためのものであり、前述の抵抗回路４０と、ＰＷＭ制御部４１とを備える。

抵抗回路４０は、増幅回路２２が出力する電流の大きさを調整、すなわち帰還電流を調整するためのものである。抵抗回路４０は、増幅回路２２を構成するトランジスタＱ２のエミッタとグラウンドとの間に挿入される抵抗Ｒｅ１と、一端がトランジスタＱ２のエミッタに接続された抵抗Ｒｅ２と、抵抗Ｒｅ２の他端とグラウンドとの間に挿入されたＭＯＳＦＥＴよりなる半導体スイッチング素子ＱＰとで構成されている。ここで、半導体スイッチング素子ＱＰがオフであれば抵抗Ｒｅ２に電流が流れないので、抵抗回路４０の抵抗値は抵抗Ｒｅ１に等しくなり、半導体スイッチング素子ＱＰがオンであれば抵抗Ｒｅ２に電流が流れるので、抵抗回路４０の抵抗値は並列接続された抵抗Ｒｅ１，Ｒｅ２の合成抵抗値に等しくなる（実際には半導体スイッチング素子ＱＰのオン抵抗も加算される）。つまり、半導体スイッチング素子ＱＰがオンであるときは、オフであるときよりも抵抗回路４０の抵抗値が小さくなる。このような抵抗回路４０の半導体スイッチング素子ＱＰをＰＷＭ制御すれば、抵抗回路４０の抵抗値が小さい期間と大きい期間とが所定のデューティ比で切り換えられるため、抵抗回路４０の実質的な抵抗値は、半導体スイッチング素子ＱＰに与えられるＰＷＭ信号のデューティ比に応じて変化することになる。

そして、増幅回路２２が出力する電流は、抵抗回路４０を通ってグラウンドに至るため、抵抗回路４０の実質的な抵抗値によって増幅回路２２が出力する電流の大きさ、ひいては帰還電流の大きさが決定される。したがって、ＬＣ共振回路部１には、半導体スイッチング素子ＱＰのオン・オフのデューティ比に応じた帰還電流が供給される結果になる。

ここで、発振回路部２の負性コンダクタンスをＧｏｓｃ（ただしＧｏｓｃは負の値である）、ＬＣ共振回路部１の発振電圧をＶＴ、帰還電流をＩｆｂとすると、負性コンダクタンスＧｏｓｃは、次式（１）で表すことができる。

したがって、発振電圧ＶＴに対してどれだけの帰還電流Ｉｆｂを与えるかによって、負性コンダクタンスＧｏｓｃを調整することができる。そして、増幅回路２２が出力する電流をＩ０、抵抗回路４０の実質的な抵抗値をＲｅとすると、増幅回路２２が出力する電流Ｉ０は次式（２）で表すことができる。

そして、トランジスタＱ２のエミッタとグラウンドとの間には、発振の正の半サイクルのみ、ＬＣ共振回路部１の発振電圧ＶＴに等しい電圧が印加されるから、式（１），（２）により、負性コンダクタンスＧｏｓｃは、次式（３）で表すことができる。

上記の式より明らかなように、抵抗回路４０の抵抗値Ｒｅによって、発振回路部２の負性コンダクタンスＧｏｓｃの値を調整することができる。

ここで、ＬＣ共振回路部１が発振する条件は、発振回路部２の負性コンダクタンスＧｏｓｃの絶対値が、検知コイル１０のコンダクタンスの絶対値以上であることである。すなわち、検知コイル１０のコンダクタンスをＧｃｏｉｌとすれば、負性コンダクタンスＧｏｓｃとコンダクタンスＧｃｏｉｌとが、Ｇｃｏｉｌ≦｜Ｇｏｓｃ｜の関係にあるときである。そして、Ｇｃｏｉｌ＝｜Ｇｏｓｃ｜であるときに、負性コンダクタンスＧｏｓｃは、ＬＣ共振回路部１が発振可能な最大値となる。つまり、検知コイルのコンダクタンスＧｃｏｉｌの負の値である−Ｇｃｏｉｌが、発振回路部２の負性コンダクタンスＧｏｓｃの臨界値となる。

したがって、負性コンダクタンスＧｏｓｃが臨界値である場合には、コンダクタンスＧｃｏｉｌは次式（４）で表すことができる。

そして、検知コイル１０のコンダクタンスＧｃｏｉｌは、被検知体Ｍと検知コイル１０との距離ｄに起因する渦電流損の変化、つまり検知コイル１０と被検知体Ｍとの距離ｄに応じて変化する。そのため、負性コンダクタンスＧｏｓｃが上記臨界値である限り、検知コイル１０のコンダクタンスＧｃｏｉｌは、抵抗回路４０の抵抗値Ｒｅに反比例する。ここで、抵抗値Ｒｅは、半導体スイッチング素子ＱＰに与えられるＰＷＭ信号のデューティ比に応じた値であるから、ＰＷＭ信号のデューティ比を、検知コイル１０と被検知体との距離ｄを知るための指針として使用することができる。

ＰＷＭ制御部４１は、抵抗回路４０の半導体スイッチング素子ＱＰに所定のデューティ比のＰＷＭ信号を出力して半導体スイッチング素子ＱＰをＰＷＭ制御するものである。さらに詳しく説明すると、ＰＷＭ制御部４１は、検波回路部３で検出した発振振幅に基づいてデューティ比を設定することによって、発振回路部２の負性コンダクタンスをＬＣ共振回路部１が発振可能な臨界値に設定する。本実施形態では、ＰＷＭ制御部４１は、発振振幅が所定値（負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値が等しいときの発振振幅の値）になるように、ＰＷＭ信号のデューティ比を設定することによって、負性コンダクタンスＧｏｓｃを上記臨界値に設定する。これは、負性コンダクタンスＧｏｓｃが上記臨界値からずれると、発振振幅が変化するという点を考慮したものである。

ＰＷＭ制御部４１は、演算回路４１０と、デューティ比設定部４１１と、ＰＷＭ信号発生部４１２とを備えている。演算回路４１０は、検波回路部３より得た発振振幅に基づいて負性コンダクタンスＧｏｓｃが上記臨界値か否かの判定を行うためのものである。演算回路４１０は、電源Ｖｒｅｆより与えられる基準電圧に基づく閾値（上記所定値に対応する値）と検波回路部３の出力とを比較し、その差に応じた電圧信号を出力する。ここで、基準電圧としては、例えば０．３Ｖなどの比較的低い値を使用することが好ましいので、演算回路４１０では、検波回路部３の出力を適宜増幅等する処理が行われる。

デューティ比設定部４１１は、例えばマイクロコンピュータなどにより構成されている。デューティ比設定部４１１は、現在半導体スイッチング素子ＱＰに与えているＰＷＭ信号のデューティ比と演算回路４１０が出力する電圧信号の大きさとに基づいて、電圧信号の大きさが０（発振振幅と上記閾値との差が０）になるようなデューティ比を求め、その結果を示す設定信号をＰＷＭ信号発生部４１２に出力する。

ここで、デューティ比によって変化する発振回路部２の負性コンダクタンスＧｏｓｃの変化範囲が、距離ｄの検出範囲に等しい。そのため、発振回路部２の負性コンダクタンスＧｏｓｃの取り得る値の範囲は、検知コイル１０のコンダクタンスＧｃｏｉｌの取り得る値の範囲と略等しいことが好ましい。

例えば、被検知体Ｍと検知コイル１０との距離ｄの変化範囲（検出したい範囲）が、ｄ１〜ｄ２であるとし、ｄ１における検知コイル１０のコンダクタンスをＧｃｏｉｌ１、ｄ２における検知コイル１０のコンダクタンスをＧｃｏｉｌ２とする。また、デューティ比が１００％であるときの発振回路部２の負性コンダクタンスＧｏｓｃの値をＧｏｓｃ１、デューティ比が０％であるときの発振回路部２の負性コンダクタンスＧｏｓｃの値をＧｏｓｃ２とする。

この場合、距離ｄの変化範囲（ｄ１〜ｄ２）内において検知コイル１０のコンダクタンスＧｃｏｉｌの取り得る値の最大値はＧｃｏｉｌ１であり、距離ｄの変化範囲内において検知コイル１０のコンダクタンスＧｃｏｉｌの取り得る値の最小値はＧｃｏｉｌ２である。そのため、Ｇｏｓｃ１がＧｃｏｉｌ１以上で、かつ、Ｇｏｓｃ２がＧｃｏｉｌ２以下であれば、検知コイル１０のコンダクタンスＧｃｏｉｌの変化範囲を全てカバーすることができる（図３参照）。

ここで、発振回路部２の負性コンダクタンスＧｏｓｃが、デューティ比が１００％であるときには、距離ｄの変化範囲（ｄ１〜ｄ２）内において検知コイル１０のコンダクタンスＧｃｏｉｌが取り得る値の最大値Ｇｃｏｉｌ１に対応する上記臨界値（すなわち、Ｇｃｏｉｌ１＝｜Ｇｏｓｃ１｜）になり、デューティ比が０％であるときには、距離ｄの変化範囲内において検知コイル１０のコンダクタンスＧｃｏｉｌが取り得る値の最小値Ｇｃｏｉｌ２に対応する上記臨界値（Ｇｃｏｉｌ２＝｜Ｇｏｓｃ２｜）になるようにすれば、分解能を向上することができる。ただし、実際には、Ｇｃｏｉｌは検出コイル１０や被検知体Ｍの形状や、周囲環境などの影響を受けて、変化の程度が異なるため、図３に示すように、Ｇｏｓｃ１をＧｃｏｉｌ１よりやや大きく、Ｇｏｓｃ２をＧｃｏｉｌ２よりやや小さくすることで、負性コンダクタンスＧｏｓｃの変化範囲を検知コイル１０のコンダクタンスＧｃｏｉｌの変化範囲よりやや広くするほうが好ましい。

このようにすれば、デューティ比によって変化する発振回路部２の負性コンダクタンスＧｏｓｃの範囲と、被検知体Ｍの接離（距離ｄ）によって変化する検知コイル１０のコンダクタンスＧｃｏｉｌの範囲とがほぼ等しくなる。そのため、検知コイル１０のコンダクタンスＧｃｏｉｌが変化する範囲を検知範囲とすることができて、高精度化を図ることができる。

ＰＷＭ信号発生部４１２は、上記設定信号を受け取ると、当該設定信号が示すデューティ比を有するＰＷＭ信号を半導体スイッチング素子ＱＰに出力する。本実施形態では、ＰＷＭ信号の周波数は、ＬＣ共振回路部１の発振周波数の３倍以上としている。このようにすれば、ＰＷＭ信号によってＬＣ共振回路部１の発振波形が脈動してしまうことを抑制することができるため、発振回路部２の負性コンダクタンスＧｏｓｃに悪影響が生じることを抑制することができる。なお、このような所定のデューティ比のＰＭＷ信号を出力するための回路構成は従来周知のものを使用することができるから、詳細な説明は省略する。

上述したように本実施形態におけるＰＷＭ制御部４１は、検波回路部３より得た発振振幅に基づいて負性コンダクタンスＧｏｓｃが上記臨界値か否かの判定を行い、その判定結果に応じて発振回路部２の負性コンダクタンスＧｏｓｃを調整する。

ところで、負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値とは一致させるのが好ましいが、必ずしも一致させる必要はなく、負性コンダクタンスＧｏｓｃの絶対値がコンダクタンスＧｃｏｉｌの絶対値におおよそ等しいとみなせる範囲（例えば上記臨界値よりやや小さい値）であれば問題はない。そのため、ＰＷＭ制御部４１は、検波回路部３より得た発振振幅が所定の範囲内の値（負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値とがおおよそ等しいとみなせる範囲における発振振幅の値）になるように、デューティ比を設定するようにしてもよい。

信号処理回路部５は、例えばマイクロコンピュータなどにより構成され、デューティ比設定部４１１と同じ演算処理によって、次に半導体スイッチング素子ＱＰに与えるＰＷＭ信号のデューティ比を演算し、その演算結果を検知信号として出力する。

次に本実施形態の近接センサの動作について説明する。ＬＣ共振回路部１の両端には、検知コイル１０のインダクタンスとコンデンサ１１の静電容量とから決まる周波数の発振電圧が生じ、電流帰還回路２３のトランジスタＱ４から帰還電流を正帰還することによってＬＣ共振回路部１の発振を持続させている。ＬＣ共振回路部１の発振振幅は検波回路部３により検出され、制御部４の演算回路４１０において、電源Ｖｒｅｆより与えられる基準電圧に基づく閾値と比較される。演算回路４１０は、比較結果に応じた電圧信号を出力し、当該電圧信号は、デューティ比設定部４１１と、信号処理回路部５とに入力される。

デューティ比設定部４１１では、次に半導体スイッチング素子ＱＰに与えるＰＷＭ信号のデューティ比が演算され、ＰＷＭ信号発生部４１２は、デューティ比設定部４１１で演算されたデューティ比のＰＷＭ信号を半導体スイッチング素子ＱＰに出力する。一方、信号処理回路部５は、デューティ比設定部４１１と同様にデューティ比を求め、当該デューティ比を示す検知信号を出力する。

ここで、被検知体Ｍが検知コイル１０に接近し、検知コイル１０における渦電流損が大きくなると、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値が負性コンダクタンスＧｏｓｃの絶対値より大きくなる。そのため、上記発振条件を満たさなくなって、ＬＣ共振回路部１の発振が停止しようとし、発振振幅が小さくなる。

そうすると、ＰＭＷ制御部４１は、発振振幅が上記閾値となるようにデューティ比を設定する（負性コンダクタンスＧｏｓｃを調整する）から、上記の場合、負性コンダクタンスＧｏｓｃの絶対値を大きくするために、デューティ比を大きくする。そして、信号処理回路部５においても同様な処理が行われ、ＰＷＭ制御部４１で設定されるデューティ比に等しいデューティ比を示す検知信号が出力される。

逆に、被検知体Ｍが検知コイル１０から離れ、検知コイル１０における渦電流損が小さくなると、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値が負性コンダクタンスＧｏｓｃの絶対値より小さくなる。この場合においても、ＰＭＷ制御部４１は、発振振幅が上記閾値となるようにデューティ比を設定する（負性コンダクタンスＧｏｓｃを調整する）から、上記の場合、負性コンダクタンスＧｏｓｃの絶対値を小さくするために、デューティ比を小さくする。そして、信号処理回路部５においても同様な処理が行われ、ＰＷＭ制御部４１で設定されるデューティ比に等しいデューティ比を示す検知信号が出力される。

このように、信号処理回路部５からは、スイッチング素子ＱＰに与えられるＰＷＭ信号のデューティ比を示す検知信号が出力され、この検知信号をモニタすることによって、被検知体Ｍと検知コイル１０との距離ｄ、つまり位置関係を知ることができる。

以上述べたように本実施形態の近接センサによれば、ＬＣ共振回路部１が発振する条件は、発振回路部２の負性コンダクタンスＧｏｓｃの絶対値が検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値以上であることである。そのため、発振回路部２の負性コンダクタンスＧｏｓｃがＬＣ共振回路部１が発振可能な臨界値である場合、当該負性コンダクタンスＧｏｓｃの絶対値は、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値に等しいと考えることができる。ここで、検知コイル１０のコンダクタンスＧｃｏｉｌは、被検知体Ｍと検知コイル１０との距離ｄに起因する渦電流損の変化、つまり検知コイル１０と被検知体Ｍとの距離ｄに応じて変化する。また、検知コイル１０のコンダクタンスＧｃｏｉｌに等しい発振回路部２の負性コンダクタンスＧｏｓｃは、ＬＣ共振回路部１に供給される帰還電流ＩｆｂとＬＣ共振回路部２の発振電圧ＶＴによって決定される。ＬＣ共振回路部１に供給される帰還電流Ｉｆｂは、増幅回路２２が出力する電流に応じて増減するので、増幅回路２２が出力する電流の大きさを調整する抵抗回路４０の半導体スイッチング素子ＱＰに与えられるＰＷＭ信号のデューティ比（あるいは当該デューティ比の設定に使用される電気信号）などのデューティ比に関連する信号を検知コイル１０と被検知体Ｍとの距離ｄを示す値として用いることができる。したがって、半導体スイッチング素子ＱＰに与えられるＰＷＭ信号のデューティ比を用いることで、従来例のような被検知体Ｍが存在しているか否かのデジタルな検知信号ではなく、被検知体Ｍと検知コイル１０との距離ｄを示すアナログな検知信号を得ることができる。

しかも、このような検知信号を閾値処理することで、被検知体Ｍが存在しているか否かのデジタルな検知信号も得ることができるから、被検知体Ｍの存在検知に加え、被検知体Ｍとの距離ｄも検知できる。この場合、信号処理回路部５は、例えば、検知信号（アナログな検知信号）の値が所定の閾値以上である場合に、被検知体Ｍが検知コイル１０の検知範囲内に存在し、所定の閾値未満である場合に、被検知体Ｍが検知コイル１０の検知範囲外に存在すると判断して、被検知体Ｍの存否を示す検知信号（デジタルな検知信号）を出力するように構成されていてもよい。

また、抵抗回路４０は、図１に示す例に限定されるものではなく、複数の抵抗およびいずれかの抵抗に直列または並列に接続される抵抗値調整用の半導体スイッチング素子ＱＰにより構成されたものであればよく、所望の発振回路部２の負性コンダクタンスＧｏｓｃの値や変化範囲が得られるように構成すればよい。また、半導体スイッチング素子ＱＰにはオン抵抗があるため、半導体スイッチング素子ＱＰを抵抗回路４０の抵抗として用いてもよい。このようにすれば、抵抗回路４０の部品点数を削減することができるため、近接センサ全体の回路規模を小型化することができ、製造コストを削減することができる。

また、発振回路部２と、検波回路部３と、制御部４と、信号処理回路部５とはモノリシックＩＣとして一体化されているので、発振回路部２と、検波回路部３と、制御部４と、信号処理回路部５とをそれぞれ別のＩＣなどにより構成する場合に比べれば、小型化が図れるとともに低コスト化が図れ、さらに耐ノイズ性能を向上できる。この場合、抵抗回路４０の半導体スイッチング素子ＱＰ１のみを、モノリシックＩＣに組み込み、抵抗Ｒｅ１，Ｒｅ２についてはモノリシックＩＣに組み込まないようにしてもよく、このようにすれば、抵抗Ｒｅ１，Ｒｅ２の交換によって、抵抗回路４０の抵抗値Ｒｅの可変範囲を調整することができ、近接センサの設計変更が容易になる。

ところで、図１に示す例では、ＰＭＷ制御部４１は、演算回路４１０の電圧信号を信号処理回路部５に出力しているが、例えば、半導体スイッチング素子ＱＰに出力するＰＷＭ信号と同じＰＷＭ信号を信号処理回路部５に出力するようにしてもよい。

この場合、信号処理回路部５は、ＰＷＭ制御部４１より受け取ったＰＷＭ信号を検知信号として出力するものであってもよい。このようにすれば、信号処理回路部５を簡単な構成、単に出力インピーダンスを下げるような回路構成とすることができる。

また、信号処理回路部５は、ＰＷＭ制御部４１より受け取ったＰＷＭ信号を当該ＰＷＭ信号のデューティ比に応じた電位を有する信号に変換して検知信号として出力するものであってもよい。このようにすれば、ＰＷＭ信号をデューティ比に応じた電位を有する信号に変換する処理を、使用者などが行わなくて済むから、使い勝手が向上する。

なお、本実施形態における発振回路部２や、検波回路部３の回路構成はあくまでも一例であって、本発明の趣旨を逸脱しない程度に変更することができる。例えば、検波回路部３としては、発振振幅を示す値として、図１に示すような発振電圧のピーク値を検出する構成の他に、発振電圧の積分値を検出する構成や、発振電圧の実効値を検出する構成であってもよい。このように、交流成分のみを検波し、それが一定になるように制御する方式にすると、バイアス電流や検知コイル１０の直流抵抗分の影響（当然、それらの温度特性も）を排除することが可能になるという利点がある。

また、本実施形態における近接センサは、常時はＬＣ共振回路部１が発振しており、被検知体Ｍの接近によってＬＣ共振回路部１の発振が停止する近接センサを利用しているが、常時はＬＣ共振回路部１の発振が停止しており、被検知体Ｍの接近によってＬＣ共振回路部１が発振する近接センサを利用するようにしてもよい。

ところで、本実施形態における検知コイル１０のコンダクタンスは、被検知体Ｍとの距離ｄのほかに、ＬＣ共振回路部１の発振周波数によっても変化する。つまり、コンデンサ１１の容量が変化した場合であっても、検知コイル１０のコンダクタンスが変化する。したがって、本実施形態の近接センサは、静電容量センサとしても利用することができ、この場合であっても、ＰＷＭ信号のデューティ比を出力として利用することができる。

（実施形態２）
本実施形態の近接センサは、図４に示すように、ＰＷＭ制御部４１の構成が実施形態１と異なっている。なお、本実施形態の近接センサのその他の構成は実施形態１と同様であるから同様の構成については同一の符号を付して説明を省略する。

本実施形態におけるＰＷＭ制御部４１は、図４に示すように、Ａ／Ｄコンバータ４１３と、デューティ比設定部４１１と、ＰＷＭ信号発生部４１２とを備えている。なお、ＰＷＭ信号発生部４１２については実施形態１と同様であるから説明を省略する。

Ａ／Ｄコンバータ４１３は、検波回路部３が出力した発振振幅を示すアナログ信号（検波回路部３のコンデンサ３２の両端子間の電圧）を所定の量子化幅でデジタルデータに変換した後に当該デジタルデータを表すデジタルコードに変換してデューティ比設定部４１１に出力する。なお、このようなＡ／Ｄコンバータ４１３は従来周知の構成により実現できるから詳細な説明を省略する。

本実施形態におけるデューティ比設定部４１１は、発振回路部２の負性コンダクタンスＧｏｓｃが上記臨界値となるようにデューティ比を設定するにあたって、Ａ／Ｄコンバータ４１３より得られるデジタルコードを利用する。例えば、デューティ比設定部４１１は、Ａ／Ｄコンバータ４１３より得たデジタルコードと、負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値が等しいときの発振振幅を示すデジタルコードとを比較し、その差分に応じてデューティ比を設定する。

以上述べた本実施形態の近接センサによれば、例えば比較器などのアナログ回路を用いて、検波回路部３より得た発振振幅が所定値を越えているか、あるいは下回っているかを判断し、その結果に応じて、デューティ比を変更する場合に比べれば（つまりアナログ演算によってデューティ比を設定する場合に比べれば）、デューティ比を迅速に負性コンダクタンスＧｏｓｃの絶対値がコンダクタンスＧｃｏｉｌの絶対値に等しくなる値に設定できる。

そのため、処理速度（デューティ比の変化の応答性、追随性）を向上でき、例えば、近接センサの起動時や、被検知体Ｍの移動速度が速い場合であっても、迅速に、発振回路部２の負性コンダクタンスＧｏｓｃをＬＣ共振回路部１が発振可能な臨界値に設定することができ、遅れが生じてしまうことを抑制できる。

また、本実施形態においても、デューティ比によって変化する発振回路部２の負性コンダクタンスＧｏｓｃの範囲と、被検知体Ｍの接離（距離ｄ）によって変化する検知コイル１０のコンダクタンスＧｃｏｉｌの範囲とがほぼ等しくしている。そのため、検知コイル１０のコンダクタンスＧｃｏｉｌが変化する範囲を検知範囲とすることができて、高精度化を図ることができる。特に、本実施形態のように、デューティ比をデジタルコードにより設定する場合には、相対的に位置分解能を向上することができる。

（実施形態３）
本実施形態の近接センサは、ＰＷＭ制御部４１の構成が実施形態１と異なっている。なお、本実施形態の近接センサのその他の構成は実施形態１と同様であるから同様の構成については同一の符号を付して説明を省略する。

本実施形態におけるＰＭＷ制御部４１は、図５に示すように、デューティ比設定部４１１と、ＰＭＷ信号発生部４１２と、比較判定部４１４と、デジタルコード設定部４１５とを備えている。なお、ＰＷＭ信号発生部４１２については実施形態１と同様であるから説明を省略する。

本実施形態におけるデューティ比設定部４１１は、入力されるデジタルコードに応じてデューティ比を単調増加させる処理を実行する。例えば、デジタルコードが４ビットであるとき、デジタルコードが’００００’であればデューティ比を０％に、’１１１１’であればデューティ比を１００％に設定する。

比較判定部４１４は、基準電源Ｖｃｃとグラウンドとの間に挿入された抵抗Ｒ１，Ｒ２の直列回路からなる分圧回路と、コンパレータＣＯＭＰとで構成されている。

上記分圧回路は、コンパレータＣＯＭＰに所定の閾値Ｖｔｈを与えるためのものである。当該閾値Ｖｔｈは、負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値が等しいときの発振振幅に対応する値である。

コンパレータＣＯＭＰの反転入力端子は抵抗Ｒ１，Ｒ２の接続点に接続され、非反転入力端子は検波回路部３の出力端子に接続されている。したがって、コンパレータＣＯＭＰは、検波回路部３で検出した発振振幅が閾値Ｖｔｈを上回っていれば、ハイレベルの信号を出力し、発振振幅が閾値Ｖｔｈを下回っていれば、ロウレベルの信号を出力する。

デジタルコード設定部４１５は、コンパレータＣＯＭＰからハイレベルの信号を受け取ると、帰還電流を増加させるためにデジタルコードを増加させ、ロウレベルの信号を受け取ると、帰還電流を減少させるためにデジタルコードを減少させる。

また、デジタルコード設定部４１５は、デジタルコードを変更するにあたっては、デジタルコードの最下位ビット（第０ビット）に１を加算、あるいはデジタルコードの最下位ビットより１を減算する。例えば、デジタルコードが’００１０’であるときに、コンパレータＣＯＭＰからハイレベルの信号を受け取ると、デジタルコードの最下位ビットに１を加算して、デジタルコードを’００１１’に設定する一方、コンパレータＣＯＭＰからロウレベルの信号を受け取ると、デジタルコードの最下位ビットから１を減算して、デジタルコードを’０００１’に設定する。

すなわち、デジタルコード設定部４１５は、比較判定部４１４で閾値Ｖｔｈを上回っていると判定されるとデジタルコードの最下位ビットに１を加算し、比較判定部４１４で閾値Ｖｔｈを下回っていると判定されるとデジタルコードの最下位ビットより１を減算する。

以上述べた本実施形態の近接センサによれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、発振回路部２の負性コンダクタンスＧｏｓｃの調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止できる。また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部４１４としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なコンパレータを用いることができるようになって、低コスト化が図れる。なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

（実施形態４）
本実施形態の近接センサは、比較判定部４１４とデジタルコード設定部４１５との構成が実施形態３と異なっている。なお、本実施形態の近接センサのその他の構成は実施形態３と同様であるから同様の構成については同一の符号を付して説明を省略する。

本実施形態におけるＰＭＷ制御部４１は、図６に示すように、デューティ比設定部４１１と、ＰＭＷ信号発生部４１２と、比較判定部４１４と、デジタルコード設定部４１５とを備えている。なお、ＰＷＭ信号発生部４１２については実施形態１と同様であるから説明を省略する。

本実施形態における比較判定部４１４は、基準電源Ｖｃｃとグラウンドとの間に挿入された抵抗Ｒ１〜Ｒ３の直列回路からなる分圧回路と、第１のコンパレータＣＯＭＰ１と、第２のコンパレータＣＯＭＰ２と、第１の否定ゲート（ＮＯＴゲート、インバータともいう）ＮＯＴ１と、論理積ゲート（ＡＮＤゲート）ＡＮＤと、第２の否定ゲートＮＯＴ２とで構成されている。

上記分圧回路は、第１のコンパレータＣＯＭＰ１と第２のコンパレータＣＯＭＰ２とに所定の閾値Ｖｔｈ１，Ｖｔｈ２を与えるためのものであって、抵抗Ｒ１，Ｒ２の接続点の電位からなる上限閾値Ｖｔｈ１は発振振幅の上限となる値であり、抵抗Ｒ２，Ｒ３の接続点の電位からなる下限閾値Ｖｔｈ２は発振振幅の下限となる値である。

第１のコンパレータＣＯＭＰ１の非反転入力端子は抵抗Ｒ１，Ｒ２の接続点に接続され、反転入力端子は検波回路部３の出力端子に接続されている。したがって、第１のコンパレータＣＯＭＰ１は、検波回路部３で検出した発振振幅が上限閾値Ｖｔｈ１以下であれば、ハイレベルの信号を出力し、発振振幅が上限閾値Ｖｔｈ１超過であれば、ロウレベルの信号を出力する。第１のコンパレータＣＯＭＰ１の出力端は、第１の否定ゲートＮＯＴ１および論理積ゲートＡＮＤの一方の入力端子に接続されている。

第２のコンパレータＣＯＭＰ２の反転入力端子は抵抗Ｒ２，Ｒ３の接続点に接続され、非反転入力端子は検波回路部３の出力端子に接続されている。したがって、第２のコンパレータＣＯＭＰ２は、検波回路部３で検出した発振振幅が下限閾値Ｖｔｈ２超過であれば、ハイレベルの信号を出力し、発振振幅が下限閾値Ｖｔｈ２以下であれば、ロウレベルの信号を出力する。第２のコンパレータＣＯＭＰ２の出力端は、第２の否定ゲートＮＯＴ２および論理積ゲートＡＮＤの他方の入力端子に接続されている。

第１の否定ゲートＮＯＴ１、論理積ゲートＡＮＤ、および第２の否定ゲートＮＯＴ２それぞれの出力端は、デジタルコード設定部４１５に別個に接続されている。

したがって、本実施形態における比較判定部４１４では、発振振幅が上限閾値Ｖｔｈ１超過であれば、第１の否定ゲートＮＯＴ１からはハイレベルの信号が出力され、論理積ゲートＡＮＤおよび第２の否定ゲートＮＯＴ２からはロウレベルの信号が出力される。発振振幅が上限閾値Ｖｔｈ１以下、下限閾値Ｖｔｈ２超過であれば、第１の否定ゲートＮＯＴ１および第２の否定ゲートＮＯＴ２からはロウレベルの信号が出力され、論理積ゲートＡＮＤからはハイレベルの信号が出力される。発振振幅が下限閾値Ｖｔｈ２以下であれば、第１の否定ゲートＮＯＴ１および論理積ゲートＡＮＤからはロウレベルの信号が出力され、第２の否定ゲートＮＯＴ２からはハイレベルの信号が出力される。

デジタルコード設定部４１５は、第１の否定ゲートＮＯＴ１からハイレベルの信号を受け取ると、帰還電流を増加させるためにデジタルコードを増加させ、論理積ゲートＡＮＤからハイレベルの信号を受け取ると、帰還電流を現状のまま維持し、第２の否定ゲートＮＯＴ２からハイレベルの信号を受け取ると、帰還電流を減少させるためにデジタルコードを減少させる。

また、デジタルコード設定部４１５は、デジタルコードを変更するにあたっては、デジタルコードの最下位ビット（第０ビット）に１を加算、あるいはデジタルコードの最下位ビットより１を減算する。例えば、デジタルコードが’００１０’であるときに、第１の否定ゲートＮＯＴ１からハイレベルの信号を受け取ると、デジタルコードの最下位ビットに１を加算して、デジタルコードを’００１１’に設定する一方、第２の否定ゲートＮＯＴ２からハイレベルの信号を受け取ると、デジタルコードの最下位ビットから１を減算して、デジタルコードを’０００１’に設定する。

すなわち、デジタルコード設定部４１５は、比較判定部４１４で上限閾値Ｖｔｈ１を上回っていると判定されるとデジタルコードの最下位ビットより１を減算し、下限閾値Ｖｔｈ２を下回っていると判定されるとデジタルコードの最下位ビットより１を減算し、上限閾値Ｖｔｈ１と下限閾値Ｖｔｈ２との間に収まっていると判定されるとデジタルコードを変更しない。

以上述べた本実施形態の近接センサによれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、発振回路部２の負性コンダクタンスＧｏｓｃの調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止できる。また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部４１４としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なウィンドウコンパレータを用いることができるようになって、低コスト化が図れる。なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

（実施形態５）
本実施形態の近接センサは、図７に示すように、主として制御部４の構成が実施形態１と異なっている。なお、本実施形態の近接センサのその他の構成は実施形態１と同様であるから同様の構成については同一の符号を付して説明を省略する。

本実施形態における制御部４は、図７に示すように、抵抗回路４０と、ＰＷＭ制御部４１とを有している。

本実施形態における抵抗回路４０は、実施形態１と同様に２つの抵抗Ｒｅ１，Ｒｅ２と半導体スイッチング素子ＱＰとで構成されているが、これらの接続関係が実施形態１と異なっている。すなわち、本実施形態における抵抗回路４０では、増幅回路２２を構成するトランジスタＱ２のエミッタとグラウンドとの間に、抵抗Ｒｅ１，Ｒｅ２の直列回路が挿入され、半導体スイッチング素子ＱＰは抵抗Ｒｅ２に並列に接続されている。

したがって、半導体スイッチング素子ＱＰがオンであれば抵抗Ｒｅ２に電流が流れないので、抵抗回路４０の抵抗値は抵抗Ｒｅ１に等しくなる（実際には半導体スイッチング素子ＱＰのオン抵抗も考慮したほうがよい）。一方、半導体スイッチング素子ＱＰがオフであれば抵抗Ｒｅ２に電流が流れるので、抵抗回路４０の抵抗値は直列接続された抵抗Ｒｅ１，Ｒｅ２の合成抵抗値に等しくなる。

つまり、半導体スイッチング素子ＱＰがオンであるときは、オフであるときよりも抵抗回路４０の抵抗値が小さくなる。このような抵抗回路４０の半導体スイッチング素子ＱＰをＰＷＭ制御すれば、抵抗回路４０の抵抗値が小さい期間と大きい期間とが所定のデューティ比で切り換えられるため、抵抗回路４０の実質的な抵抗値は、半導体スイッチング素子ＱＰに与えられるＰＷＭ信号のデューティ比に応じて変化することになる。

そして、増幅回路２２が出力する電流は、抵抗回路４０を通ってグラウンドに至るため、抵抗回路４０の実質的な抵抗値によって増幅回路２２が出力する電流の大きさ、ひいては帰還電流の大きさが決定される。したがって、ＬＣ共振回路部１には、半導体スイッチング素子ＱＰのオン・オフのデューティ比に応じた帰還電流が供給される結果になる。

本実施形態におけるＰＷＭ制御部４１は、増幅回路部４１６と、三角波発生部４１７と、比較回路部４１８とを備えている。

増幅回路部４１６は、検波回路部３の検出出力を増幅して出力するものであり、オペアンプＯＰと、抵抗Ｒ４〜Ｒ６と、所定の電位を与えるための電源Ｖ１，Ｖ２とで構成された差動増幅器よりなる。この増幅回路部４１６では、オペアンプＯＰの反転入力端子に抵抗Ｒ４の一端が接続され、抵抗Ｒ４の他端は検波回路部３のコンデンサ３２の高電位側に接続される。また、オペアンプＯＰの反転入力端子と出力端子との間には帰還抵抗として抵抗Ｒ５が挿入されている。さらに、オペアンプＯＰの非反転入力端子には基準電圧を与えるための電源Ｖ１が抵抗Ｒ６を介して接続されるとともに、オフセット用の電圧を与える電源Ｖ２が抵抗Ｒ７を介して接続されている。本実施形態では、抵抗Ｒ４と抵抗Ｒ６の抵抗値を等しく、抵抗Ｒ５と抵抗Ｒ７の抵抗値を等しくしている。

三角波発生部４１７は、半導体スイッチング素子ＱＰに与えるＰＷＭ信号の周期と同じ周期の三角波（のこぎり波）を出力するものである。このような三角波発生部４１７は従来周知のものを採用することができるから詳細な説明は省略する。

比較回路部４１８は、例えばコンパレータにより構成されており、非反転入力端子に増幅回路部４１６の出力端子（オペアンプＯＰの出力端子）が接続され、反転入力端子に三角波発生部４１７の出力端子が接続されている。また、比較回路部４１８の出力端子は半導体スイッチング素子ＱＰのゲートに接続されている。

この比較回路部４１８は、増幅回路部４１６の出力と三角波とを比較し、増幅回路部４１６の出力が三角波を上回っている間だけハイレベルの信号を出力する。つまり、比較回路部４１８は、増幅回路部１６の出力が三角波を上回っている期間をパルス幅とするＰＷＭ信号を出力する。

また、本実施形態における信号処理回路部５は、ＰＷＭ制御部４１で設定されるデューティ比に関連する電気信号となる増幅回路部４１６の出力に基づいて、検知信号を作成する。

以上述べた本実施形態の近接センサによれば、回路構成の簡易化を図ることができ、また、ＰＷＭ制御部４１を全てアナログ回路により構成することができる。そのため、デジタル回路に特有のチャタリングやヒステリシスといった問題が生じず、安定した動作を得ることができる。なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

（実施形態６）
本実施形態の近接センサは、図８に示すように、温度検知部となる温度センサ６を備えている点と、信号処理回路部５の構成とが実施形態３と異なっており、その他の構成については実施形態３と同様であるから同様の構成については同一の符号を付して説明を省略する。なお、図８では制御部４、信号処理回路部５、および温度センサ６のみを図示している。

温度センサ６は、サーミスタなどの従来周知の感熱素子を用いて構成されている。このような温度センサ６は、周囲の温度、例えば検知コイル１０の周囲の温度を検知するために、検知コイル１０の近傍に配置されている。なお、温度センサ６は、状況に応じて好適な位置に配置すればよい。

本実施形態における信号処理回路部５は、制御部４よりデジタルコード（デューティ比の設定に使用されるデジタルコード）を取得し、取得したデジタルコードにより表される値に温度センサ６で検知した温度に対応する補正温度係数（補正係数）を乗じることで温度補償を行う温度補償部５０を備える。また、信号処理回路部５は、デジタルコードに所定の加算値を加算するオフセット処理と、デジタルコードに所定の乗算値を乗算するゲイン処理とが実行可能である出力調整部５１を有している。なお、温度補償部５０や出力調整部５１は、プログラムなどにより実現されていてもよいし、回路により構成されていてもよい。

さらに、信号処理回路部５は、温度補償部５０による温度補償および出力調整部５１による調整が行われたデジタルコードに基づいて、検知コイル１０と被検知体Ｍとの距離ｄを示す検知信号を作成する出力回路部５２を有している。出力回路部５２において、検知信号を作成するにあたっては、例えば、デジタルコードと距離ｄとの関係を示すデータテーブルや、デジタルコードにより表される値を距離ｄに変換する演算式などを利用することができる。

また、信号処理回路部５は、ＥＥＰＲＯＭなどの書き換え可能な不揮発性メモリからなる記憶部５３を有し、当該記憶部５３には、温度補償部５０で使用する補正温度係数のデータテーブルと、出力調整部５１で使用する加算値や乗算値が記憶されている。このような記憶部５３に記憶されている補正温度係数のデータテーブルや、加算値、乗算値はいずれも変更可能としている。

上述した温度補償部５０は、デジタルコードが入力されると、記憶部５３に記憶されている補正温度係数のデータテーブルから、温度センサ６の検知温度に対応する補正温度係数を取得し、取得した補正温度係数とデジタルコードにより表される値との乗算を行い、その結果を、新たなデジタルコードとして出力する。なお、温度補償部５０で使用する補正温度係数は、検知コイル１０や、被検知体Ｍ、発振回路部２などの回路の温度特性を考慮して設定された値であって、リファレンスなどを用いた温度測定の結果などから求めることができる。

出力調整部５１は、デジタルコードが入力されると、上述したオフセット処理とゲイン処理との少なくとも一方を実行し、得られた結果を、新たなデジタルコードとして出力する。ここで、オフセット処理に使用される加算値は、デジタルコードにより表される値に加算される正または負の値であり、乗算値は、デジタルコードにより表される値に乗算される値（つまり倍率を指定する値）である。したがって、デジタルコードにより表される値を正側にシフトさせたい場合には、加算値を正の値に設定し、デジタルコードの値を負側にシフトさせたい場合には、加算値を負の値に設定すればよい。また、デジタルコードにより表される値同士の差を大きくしたい場合には、乗算値を１より大きい値に設定すればよく、デジタルコードにより表される値同士の差を小さくしたい場合には、乗算値を０以上１未満の値に設定すればよい。

このような出力調整部５１によるオフセット処理やゲイン処理は、例えば、出力回路部５２が出力する検知信号が取り得る値を所望の範囲内の値に設定することを目的として行われる。例えば、近接センサの使用状況（例えば被検知体Ｍの材料の種類）によっては、デジタルコードより得た検知信号の大きさが、出力回路部５２により出力可能な大きさより大きく、検知信号が飽和（サチュレーション）してしまい、検知コイル１０と被検知体Ｍとの距離ｄが得られなくなってしまうおそれがある。このような場合には、出力調整部５１によりデジタルコードにより表される値を調整して検知信号の大きさを出力回路部５２により出力可能な大きさの範囲内に収まるようにすることで、検知信号の飽和に起因する不具合を防止できる。

以上述べた本実施形態の近接センサによれば、温度センサ６で検知した温度に応じてデジタルコード（により表される値）が補正されるから、検知コイル１０や、被検知体Ｍ、発振回路部２などの回路の温度特性に起因する検知精度の悪化を防止でき、検知精度の向上が図れる。さらに、温度補償部５０における補正温度係数は変更可能（書き換え可能）であるから、製品毎に、検知コイル１０の特性や、検知コイル１０と被検知体Ｍとの相対位置、発振回路部２などの回路の温度特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値が異なってしまうことを防止でき、いずれの製品においても所望の検知信号を得ることが可能となる。

また、オフセット処理やゲイン処理を実行することによって、デジタルコードにより表される値を任意に調整することができるから、検知信号の値を所望の範囲内の値とすることができる。その上、オフセット処理で用いる加算値や、ゲイン処理で用いる乗算値は変更可能（書き換え可能）であるから、製品毎に、検知コイル１０の特性や、検知コイル１０と被検知体Ｍとの相対位置、発振回路部２などの回路の特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値の範囲が異なってしまうことを防止でき、いずれの製品においても検知信号の値を所望の範囲内の値とすることが可能となる。

なお、本実施形態の近接センサのその他の効果については実施形態３と同様であるから説明を省略する。

ところで、本実施形態における信号処理回路部５は、温度補償部５０と、出力調整部５１との両方を備えているが、必ずしも両方を備えている必要はなく、温度補償部５０と出力調整部５１とのいずれか一方のみを備えているようなものであってもよい。また、本実施形態における信号処理回路部５の構成は実施形態２，４にも適用することができる。

実施形態１の近接センサの回路ブロック図である。 検知コイルと被検知体との位置関係の説明図である。 検知コイルと被検知体との距離と検知コイルのコンダクタンスとの関係を示すグラフである。 実施形態２の近接センサの回路ブロック図である。 実施形態３の近接センサの回路ブロック図である。 実施形態４の近接センサの回路ブロック図である。 実施形態５の近接センサの回路ブロック図である。 実施形態６の近接センサの回路ブロック図である。

符号の説明

１ ＬＣ共振回路
２ 発振回路部
３ 検波回路部
４ 制御部
５ 信号処理回路部
６ 温度センサ（温度検知部）
１０ 検知コイル
１１ コンデンサ
２２ 増幅回路
２３ 電流帰還回路
４０ 抵抗回路
４１ ＰＷＭ制御部
５０ 温度補償部
５１ 出力調整部
４１１ デューティ比設定部
４１３ Ａ／Ｄコンバータ
４１４ 比較判定部
４１５ デジタルコード設定部
４１６ 増幅回路部
４１７ 三角波発生部
４１８ 比較回路部
Ｍ 被検知体
ＱＰ 半導体スイッチング素子
Ｒｅ１，Ｒｅ２ 抵抗

Claims (15)

1. 被検知体の検知に用いられる検知コイルおよびコンデンサからなるＬＣ共振回路部と、
   ＬＣ共振回路部を発振させる発振回路部と、
   ＬＣ共振回路部の発振振幅を検出する検波回路部と、
   検波回路部で検出した発振振幅に基づいて発振回路部の負性コンダクタンスをＬＣ共振回路部が発振可能な臨界値に設定する制御部と、
   被検知体と検知コイルとの距離を示す検知信号を作成する信号処理回路部とを備え、
   発振回路部は、ＬＣ共振回路部の発振電圧に応じた電流を出力する増幅回路と、増幅回路が出力する電流の大きさに応じた帰還電流をＬＣ共振回路部に供給する電流帰還回路とを有し、
   制御部は、複数の抵抗およびいずれかの抵抗に直列または並列に接続される抵抗値調整用の半導体スイッチング素子により構成され増幅回路が出力する電流の大きさを調整する抵抗回路と、半導体スイッチング素子に所定のデューティ比のＰＷＭ信号を出力して半導体スイッチング素子をＰＷＭ制御するＰＷＭ制御部とを有し、
   ＰＷＭ制御部は、発振回路部の負性コンダクタンスが上記臨界値となるようにＰＷＭ信号のデューティ比を設定し、
   信号処理回路部は、ＰＷＭ制御部で設定されるデューティ比に関連する電気信号に基づいて上記検知信号を作成することを特徴とする近接センサ。
2. 上記ＰＷＭ信号の周波数は、上記ＬＣ共振回路部の発振周波数の３倍以上であることを特徴とする請求項１記載の近接センサ。
3. 上記ＰＷＭ制御部は、上記半導体スイッチング素子に出力するＰＷＭ信号と同じＰＷＭ信号を上記信号処理回路部に出力し、
   上記信号処理回路部は、上記ＰＷＭ制御部より受け取ったＰＷＭ信号を上記検知信号として出力することを特徴とする請求項１または２記載の近接センサ。
4. 上記ＰＷＭ制御部は、上記半導体スイッチング素子に出力するＰＷＭ信号と同じＰＷＭ信号を上記信号処理回路部に出力し、
   上記信号処理回路部は、上記ＰＷＭ制御部より受け取ったＰＷＭ信号を当該ＰＷＭ信号のデューティ比に応じた電位を有する信号に変換して上記検知信号として出力することを特徴とする請求項１または２記載の近接センサ。
5. 上記半導体スイッチング素子を上記抵抗回路の抵抗として用いることを特徴とする請求項１〜４のうちいずれか１項記載の近接センサ。
6. 上記発振回路部の負性コンダクタンスは、上記デューティ比が１００％であるときには、上記被検知体と上記検知コイルとの距離の変化範囲内において上記検知コイルのコンダクタンスが取り得る値の最大値に対応する上記臨界値になり、上記デューティ比が０％であるときには、上記距離の変化範囲内において上記検知コイルのコンダクタンスが取り得る値の最小値に対応する上記臨界値になることを特徴とする請求項１〜５のうちいずれか１項記載の近接センサ。
7. 上記検波回路部は、上記ＬＣ共振回路部の発振振幅を示すアナログ信号を出力し、
   上記ＰＷＭ制御部は、上記検波回路部が出力した発振振幅を示すアナログ信号をデジタルコードに変換して出力するＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力されたデジタルコードに基づいて上記デューティ比を設定するデューティ比設定部とを備えていることを特徴とする請求項１〜６のうちいずれか１項記載の近接センサ。
8. 上記ＰＷＭ制御部は、上記検波回路部で検出した発振振幅が所定の閾値を上回っているか否かを判定する比較判定部と、比較判定部の比較結果に応じてデジタルコードを設定するデジタルコード設定部と、デジタルコード設定部で設定されたデジタルコードに応じて上記デューティ比を単調増加させるデューティ比設定部とを備え、
   デジタルコード設定部は、比較判定部で上記所定の閾値を上回っていると判定されると上記デジタルコードの最下位ビットに１を加算し、比較判定部で上記所定の閾値を下回っていると判定されると上記デジタルコードの最下位ビットより１を減算することを特徴とする請求項１〜６のうちいずれか１項記載の近接センサ。
9. 上記ＰＷＭ制御部は、上記発振振幅の上限となる上限閾値と下限となる下限閾値とを有し上記検波回路部で検出した発振振幅が上限閾値を上回っているか、下限閾値を下回っているか、上限閾値と下限閾値との間に収まっているかを判定する比較判定部と、比較判定部の比較結果に応じてデジタルコードを設定するデジタルコード設定部と、デジタルコード設定部で設定されたデジタルコードに応じて上記デューティ比を単調増加させるデューティ比設定部とを備え、
   デジタルコード設定部は、比較判定部で上限閾値を上回っていると判定されると上記デジタルコードの最下位ビットに１を加算し、下限閾値を下回っていると判定されると上記デジタルコードの最下位ビットより１を減算し、上限閾値と下限閾値との間に収まっていると判定されると上記デジタルコードを変更しないことを特徴とする請求項１〜６のうちいずれか１項記載の近接センサ。
10. 上記ＰＷＭ制御部は、上記検波回路部の検出出力を増幅して出力する増幅回路部と、三角波を出力する三角波発生部と、増幅回路部で増幅された検出出力と三角波とを比較し増幅回路部で増幅された検出出力が三角波を上回っている期間をパルス幅とするＰＷＭ信号を出力する比較回路部とで構成されていることを特徴とする請求項１〜６のうちいずれか１項記載の近接センサ。
11. 上記信号処理回路部は、上記デジタルコードに所定の加算値を加算するオフセット処理と、上記デジタルコードに所定の乗算値を乗算するゲイン処理との少なくとも一方を実行可能な出力調整部を有していることを特徴とする請求項７〜９のうちいずれか１項記載の近接センサ。
12. 上記加算値あるいは上記乗算値は変更可能であることを特徴とする請求項１１記載の近接センサ。
13. 周囲の温度を検知する温度検知部を備え、
    上記信号処理回路部は、上記デジタルコードに温度検知部で検知した温度に対応する補正温度係数を乗じることで温度補償を行う温度補償部を有していることを特徴とする請求項７〜９のうちいずれか１項記載の近接センサ。
14. 上記補正温度係数は変更可能であることを特徴とする請求項１３記載の近接センサ。
15. 上記発振回路部と、上記検波回路部と、上記制御部と、上記信号処理回路部とはモノリシックＩＣとして一体化されていることを特徴とする請求項１〜１４のうちいずれか１項記載の近接センサ。

Images