JP2010045321A - 半導体装置 - Google Patents

Abstract

【課題】半導体パッケージをより小型とすることができる半導体装置を提供すること。
【解決手段】回路素子の少なくとも一部が形成された半導体基板３と、半導体基板３の表面に配置された１または複数の表面電極４１ａ，４１ｂと、半導体基板３の裏面に配置され、上記回路素子と導通している裏面電極４２と、を備え、表面電極４１ａ，４１ｂが上記回路素子と導通している、半導体装置Ａ１であって、上記表面の側に配置されており、かつ、半導体基板３、表面電極４１ａ，４１ｂおよび裏面電極４２を支持している支持基板１と、表面電極４１ａ，４１ｂと導通しているとともに半導体基板３を貫通している導電部５１ａ，５１ｂと、をさらに備える。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置ユニットに関する。

ダイオードやトランジスタなどの半導体装置は、たとえばリードや基板に搭載された、いわゆるパッケージの形態として用いられる。近年、携帯機器を中心として電子機器の小型化が進んでいる。そのため、半導体装置が実装された半導体パッケージの小型化が望まれている。

従来、半導体パッケージとして特許文献１に示されたものが知られている。図１７に示すように、この半導体パッケージは、半導体装置９Ａと、モールド樹脂９７を備えている。半導体装置９Ａは、半導体チップ９３、ベース電極９４１、エミッタ電極９４２、コレクタ電極９４３、リード９ｄ１，９ｄ２、Ａｕバンプ９８１，９８２およびボンディングワイヤ９ｗを備えている。半導体チップ９３は、バイポーラトランジスタを構成している。ベース電極９４１およびエミッタ電極９４２は、半導体チップ９３の図下面に配置されている。コレクタ電極９４３は、半導体チップ９３の図上面に配置されている。ベース電極９４１は、バンプ９８１を介して、図示しないリードと電気的に接続している。エミッタ電極９４２は、バンプ９８２を介して、リード９ｄ１と電気的に接続している。コレクタ電極９４３は、ボンディングワイヤ９ｗにより、リード９ｄ２と電気的に接続している。モールド樹脂９７は、半導体装置９Ａの上記の各構成部品を覆っている。

半導体装置９Ａにおいては、ボンディングワイヤ９ｗを備えていることから、モールド樹脂９７を、ボンディングワイヤ９ｗを十分に覆うことのできる大きさとする必要がある。そのため、半導体装置９Ａを備えた半導体パッケージの小型化を図ることが困難となっていた。

特開２００１−６０５９８号公報

本発明は、上記した事情のもとで考え出されたものであって、半導体パッケージをより小型とすることができる半導体装置を提供することを主たる課題とする。

本発明の第１の側面によって提供される半導体装置は、回路素子の少なくとも一部が形成された半導体基板と、上記半導体基板の表面に配置された１または複数の表面電極と、上記半導体基板の裏面に配置され、上記回路素子と導通している裏面電極と、を備え、１以上の上記表面電極が上記回路素子と導通している、半導体装置であって、上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、上記表面電極と導通しているとともに、上記半導体基板の表面の側および上記半導体基板の裏面の側において露出している導電部と、をさらに備えることを特徴としている。

本発明の好ましい実施の形態においては、上記導電部は上記半導体基板を貫通している。このような構成によれば、上記回路素子を外部端子と接続するためにワイヤボンディングを施す必要がなくなる。そのため、上記半導体装置を実装する半導体パッケージに、ボンディングワイヤのパッドを設ける必要がなくなる。これにより、上記半導体パッケージの小型化を図ることが可能となる。

本発明の好ましい実施の形態においては、上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている。

本発明の好ましい実施の形態においては、上記半導体基板は、上記導電部が延びる方向に沿って形成された貫通孔と、この貫通孔の内面に形成された絶縁膜と、を備えており、この絶縁膜は上記導電部を被膜している。

本発明の好ましい実施の形態においては、上記裏面の側には、上記導電部と導通している外部接続電極が配置され、上記裏面電極は、上記半導体基板の裏面と接触しており、上記裏面電極と上記裏面との接触部分のうち通電する部分の面積である通電面積が、上記外部接続電極の面積より大きい。

本発明の好ましい実施の形態においては、上記裏面の側には、上記外部接続電極と導通しているバンプが配置され、このバンプと上記導電部とが、上記半導体基板の面内方向において重ならないように配置されている。

本発明の好ましい実施の形態においては、上記半導体基板の裏面の側から上記半導体基板の表面に向かって延出しているとともに上記表面電極または上記裏面電極と導通している延出電極と、上記延出電極と接しているバンプと、をさらに備えている。このような構成によれば、上記半導体装置が上記半導体装置の幅方向に大きくなることを抑制しつつ、上記バンプが接触している電極と上記バンプとの接触面積を、大きくできる。そのため、上記バンプが接触している電極と上記バンプとの接触抵抗の値を、小さくできる。

本発明の好ましい実施の形態においては、上記半導体基板の裏面の側に配置され、かつ、上記延出電極と接しているとともに、上記バンプと接している外部接続電極をさらに備えている。このような構成によれば、上記バンプが接触する電極と上記バンプとの接触面積を、さらに大きくすることができる。そのため、上記バンプが接触する電極と上記バンプとの接触抵抗の値を、さらに小さくできる。

本発明の好ましい実施の形態においては、上記導電部は、上記半導体基板を貫通しており、上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部と異なるものとされている。

本発明の好ましい実施の形態においては、上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている。

本発明の好ましい実施の形態においては、上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部とされている。このような構成によれば、上記導電部と異なる上記延出電極を形成する必要がない。すなわち、上記半導体装置の上記回路素子が構成されている部分から、上記半導体装置の幅方向において、上記導電部より遠い位置に、上記延出電極を形成する必要がない。そのため、幅方向の大きさがより小さい上記半導体装置を提供できる。

本発明の好ましい実施の形態においては、上記回路素子は、トランジスタであり、このトランジスタと接続される３つの電極のうちの２つが、上記表面電極とされ、これらの３つの電極のうちの他の１つが、上記裏面電極とされている。

本発明の第２の側面によって提供される半導体装置ユニットは、本発明の第１の側面にかかる２つの半導体装置を備え、これら２つの半導体装置の一方である第１の半導体装置の上記表面電極と、これら２つの半導体装置の他方である第２の半導体装置における上記裏面電極とが、対向するように、上記第１および第２の半導体装置が積層されており、上記第１の半導体装置の上記支持基板上に固定されているとともに、上記第２の半導体装置の上記導電部または上記裏面電極と導通しているボンディングリボンを備えている。

このような構成によれば、上記第２の半導体装置の上記導電部または上記裏面電極を、上記半導体装置ユニットの外部と導通させるためのワイヤボンディングを施す必要がない。そのため、上記第１の半導体装置の上に上記第２の半導体装置を積層させた場合でも、上記第１の半導体装置の上記支持基板の面方向の大きさを大きくする必要がない。

本発明の好ましい実施の形態においては、上記第２の半導体装置は、請求項６に記載の半導体装置であり、上記ボンディングリボンは、上記第２の半導体装置の上記バンプと接合されており、かつ、上記第１の半導体装置の上記支持基板上に固定されている。

本発明の好ましい実施の形態においては、上記第１の半導体装置の上記支持基板を貫通している追加の導電部をさらに備え、この追加の導電部は、上記第１の半導体装置の上記表面電極と、上記第２の半導体装置の上記導電部または上記裏面電極であって、上記ボンディングリボンと導通しているものとは異なるものと、いずれとも導通している。このような構成によれば、上記第１の半導体装置の上記表面電極と、上記第２の半導体装置の上記導電部または上記裏面電極とが、上記追加の導電部により、直接、導通させられる。そのため、上記追加の導電部と導通している、上記第２の半導体装置の上記導電部または上記裏面電極を、上記半導体装置ユニットの外部と、上記ボンディングリボンなどを用いて導通させる必要がなくなる。これにより、上記半導体装置ユニットに設ける上記ボンディングリボンの個数を減少させうる。

本発明の好ましい実施の形態においては、上記第２の半導体装置の上記支持基板の平面視において、上記第２の半導体装置の上記支持基板は、上記第１の半導体装置の上記支持基板からはみ出る部分を有する。

本発明の第３の側面によって提供される半導体装置ユニットは、本発明の第１の側面にかかる２つの半導体装置を備え、これら２つの半導体装置の一方である第１の半導体装置と、これら２つの半導体装置の他方である第２の半導体装置とが積層されており、上記第１および第２の半導体装置が、同一の中間基板を、上記第１の半導体装置の上記支持基板および上記第２の半導体装置の上記支持基板として共有している。

このような構成によれば、上記第１の半導体装置の上記支持基板および上記第２の半導体装置の上記支持基板を、別個に設ける必要がない。そのため、上記第１および第２の半導体装置を単に積層させた場合と比較して、上記第１または第２の半導体装置の厚さ方向における上記半導体装置ユニットの大きさを、小さくできる。これにより、上記半導体装置ユニットのコンパクト化が図れる。

本発明の好ましい実施の形態においては、上記中間基板は、絶縁性を有し、上記中間基板は、上記第１の半導体装置の上記表面電極または上記裏面電極と、上記第２の半導体装置の上記表面電極または上記裏面電極と、いずれとも導通する、上記中間基板を貫通する導電部を備えている。このような構成によれば、上記第２の半導体装置の上記表面電極または上記裏面電極を上記半導体装置ユニットの外部と導通させるために設ける必要があるワイヤの本数を、少なくできる。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

図１〜９を用いて、本発明の第１実施形態について説明する。

図１は本発明の第１実施形態にかかる半導体装置Ａ１を概念的に示した要部断面図である。本実施形態では半導体装置Ａ１として、バイポーラトランジスタを示している。半導体装置Ａ１は、支持基板１、接着部２ａ、保護絶縁膜２ｂ、半導体基板３、表面電極４１ａ，４１ｂ、裏面電極４２、導電部５１ａ，５１ｂ、外部接続電極５２ａ，５２ｂ、絶縁部６１ａ，６１ｂ，６２ａ，６２ｂ、および、バンプ８を備えている。表面電極４１ａがエミッタ電極であり、表面電極４１ｂがベース電極であり、裏面電極４２がコレクタ電極である。

支持基板１は、樹脂からなる接着部２ａ、および、保護絶縁膜２ｂを介して、半導体基板３、表面電極４１ａ，４１ｂ、裏面電極４２ａ、絶縁部６１ａ，６１ｂ、と連結している。これにより、支持基板１は、半導体基板３、表面電極４１ａ，４１ｂ、裏面電極４２、絶縁部６１ａ，６１ｂ，６２ａ，６２ｂ、および、バンプ８を、支持している。支持基板１の厚さは５００μｍ程度とされている。支持基板１はガラス製である。支持基板１として、放熱性のよい金属を用いてもよい。

半導体基板３は、ｎ型半導体層３０、ｐ型半導体層３１、ｎ型半導体層３２、ｎ型半導体層３３および絶縁部３４を備えている。これらの半導体層により、半導体基板３には、トランジスタが形成されている。本発明でいう回路素子は、本実施形態では、バイポーラトランジスタである。半導体基板３の厚さは、たとえば１００μｍ以下であり、３０μｍや４０μｍであることが好ましい。ｐ型半導体層３１のｘ方向における大きさは、たとえば、５〜３０μｍである。絶縁部３４は、半導体基板３に形成されたｘ方向に延びる貫通孔の内面に、形成されている。絶縁部３４は、本発明でいう絶縁膜である。

表面電極４１ａ，４１ｂは、半導体基板３の図中上面（本発明でいう半導体基板の表面）に配置されている。表面電極４１ａは、ｎ型半導体層３０および導電部５１ａと導通している。表面電極４１ａは、絶縁部６１ａにより、ｐ型半導体層３１およびｎ型半導体層３２と絶縁されている。同様に、表面電極４１ｂは、ｐ型半導体層３１および導電部５１ｂと導通している。表面電極４１ｂは、絶縁部６１ｂにより、ｎ型半導体層３２と絶縁されている。また、表面電極４１ａ，４１ｂは、たとえばＳｉＮなどからなる保護絶縁膜２ｂにより覆われ、保護されている。なお、製造工程を削減するため、保護絶縁膜２ｂを形成せず、表面電極４１ａ，４１ｂ上に直接、接着部２ａを形成してもよい。

裏面電極４２は、半導体基板３の図中下面（本発明でいう半導体基板の裏面）に配置されている。裏面電極４２は、ｎ型半導体層３３と導通している。

導電部５１ａ，５１ｂは、ｘ方向に沿って、半導体基板３を貫通するように形成されている。また、導電部５１ａ，５１ｂは、半導体基板３の表面の側および半導体基板３の裏面の側において露出しているともいえる。導電部５１ａ，５１ｂは、円筒状である。なお、導電部５１ａ，５１ｂの形状は、ｘ方向視において、円形である必要はない。たとえば、方形状でもよい。また、導電部５１ａ，５１ｂは、円錐筒状であってもよい。導電部５１ａ，５１ｂの周囲には、絶縁部３４が形成されている。絶縁部３４は、導電部５１ａとｎ型半導体層３２，３３とを絶縁している。同様に、絶縁部３４は、導電部５１ｂとｎ型半導体層３２，３３とを絶縁している。絶縁部６２ａ，６２ｂが、導電部５１ａ，５１ｂの内側にそれぞれ形成されている。絶縁部６２ａ，６２ｂは、導電部５１ａ，５１ｂが延びる方向（本実施形態ではｘ方向）に沿って、導電部５１ａ，５１ｂ、をそれぞれ貫通している。さらに、絶縁部６２ａ，６２ｂは、導電部５１ａ，５１ｂと裏面電極４２とを絶縁している。

外部接続電極５２ａ，５２ｂは、半導体基板３の裏面に配置されている。外部接続電極５２ａは導電部５１ａと、外部接続電極５２ｂは導電部５１ｂと、それぞれ導通している。

バンプ８は、本実施形態に係る半導体装置Ａ１が外部端子と電気的に接続可能とするために形成されている。バンプ８は、裏面電極４２ないし外部接続電極５２ａ，５２ｂと導通している。また、バンプ８は、半導体装置Ａ１が取り付けられる半導体パッケージ（図示略）の配線基板などに接続されている。

図２には、図１に示した半導体装置Ａ１の要部上面図を示している。図３には、本実施形態にかかる半導体装置Ａ１の要部底面図を示している。図２では、図１に示した支持基板１、接着部２ａ、保護絶縁膜２ｂ、表面電極４１ａ，４１ｂ、絶縁部６１ａ，６１ｂを、理解の便宜上省略している。同様に、図３では、図１に示した絶縁部６２ａ，６２ｂを省略している。図２，３において、導電部５１ａ’は、図１に示した導電部５１ａに対応する。同様に、導電部５１ｂ’は導電部５１ｂに対応する。図３において、裏面電極４２’は、図１に示した裏面電極４２に対応する。同様に、外部接続電極５２ａ’，５２ｂ’は、外部接続電極５２ａ，５２ｂにそれぞれ対応する。また、バンプ８’は、バンプ８に対応する。

図２に表されているように本実施形態では、従来の半導体装置においてワイヤボンディングパッドが形成されていた領域に、導電部５１ａ’，５１ｂ’が形成されている。図１で示したように、導電部５１ａ’は、エミッタ電極である表面電極４１ａに導通している。そのため、導電部５１ａ’は、ベース電極である表面電極４１ｂと導通している導電部５１ｂ’と比較して、より大きい電流を流す必要がある。このため、図２および図３によく表われているように、導電部５１ａ’は３つ、導電部５１ｂ’は１つ、形成されている。もちろん、導電部５１ａ’，５１ｂ’の個数の組み合わせは、これに限られない。

図３によく表れているように、裏面電極４２’の面積は、外部接続電極５２ａ’、または外部接続電極５２ｂ’の面積と比較して大きい。また、バンプ８’は、導電部５１ａ’または５１ｂ’と重ならないように配置されている。

図４〜図９を用いて、半導体装置Ａ１の製造方法について説明する。

まず、図４に示すように、公知の方法により、半導体基板３を作成する。そして、この半導体基板３に、絶縁部６１ａ，６１ｂ、および、表面電極４１ａ，４１ｂを形成する。次に、表面電極４１ａ，４１ｂ、または、絶縁部６１ａ，６１ｂの図中上部に、保護絶縁膜２ｂ、接着部２ａを形成する。

次に、図５に示すように、接着部２ａの図中上部に、支持基板１を接合する。次に、図６に示すように、半導体基板３におけるｎ型半導体層３３の図中下方を研削する。このとき、ｎ型半導体層３３の厚さは、５００〜８００μｍとなっている。支持基板１がなければ、以下で述べる導電部５１ａ，５１ｂの形成の際に半導体基板３が折れ曲がったりすることを防ぐために、半導体基板３の厚さは１００μｍ以上である必要がある。しかしながら、本実施形態に係る半導体装置Ａ１は支持基板１を備えている。そのため、半導体基板３の厚さが１００μｍ以下、たとえば３０μｍと薄いものであっても、導電部５１ａ，５１ｂの形成の際に半導体基板３が折れ曲がったりすることはない。

次に、図７に示すように、半導体基板３の図中下部から孔を形成する。そして、この孔の内面およびｎ型半導体層３３の図中下面に、たとえば酸化処理によってＳｉＯ₂からなる絶縁部３４を形成する。次に、図８に示すように、絶縁部３４の表面に、導電部５１ａ，５１ｂを形成する。その後、外部接続電極５２ａ，５２ｂおよび裏面電極４２を形成する。次に、図９に示すように、絶縁部６２ａ，６２ｂを形成する。その後、図１に示したバンプ８を形成し、半導体装置Ａ１が完成する。

次に、半導体装置Ａ１の作用について説明する。

本実施形態によれば、半導体装置Ａ１を外部端子と接続するためのワイヤボンディングを施す必要がなくなる。そのため、ボンディングワイヤを樹脂で覆うことが不要となる。また、半導体装置Ａ１は支持基板１を備えているため、従来の半導体装置に比べて、ｎ型半導体層３３をより薄くすることができる。これにより、半導体基板３をより薄くすることができる。その結果、半導体装置Ａ１を実装する半導体パッケージの厚さをより小さくすることが可能となる。また、ｎ型半導体層３３が薄くなることから、半導体装置Ａ１の低抵抗化が望める。

また、ワイヤボンディングを施すことが不要となることから、半導体装置Ａ１を実装する半導体パッケージにボンディングワイヤを接続するためのパッドを設ける必要がなくなる。そのため、半導体装置Ａ１の平面視において、半導体装置Ａ１を実装する半導体パッケージの小型化を図ることが可能となる。

導電部５１ａ，５１ｂの内側にはそれぞれ、絶縁部６２ａ，６２ｂが充填されている。そのため、導電部５１ａ，５１ｂを形成するために用いる導電材料を、より少なくできる。その結果半導体装置Ａ１の製造コストの減少を図ることが可能となる。

図３に示したように、裏面電極４２’の面積は、外部接続電極５２ａ’、または外部接続電極５２ｂ’の面積と比較して大きい。そのため、たとえ外部接続電極５２ａ’や外部接続電極５２ｂ’を形成したとしても、これらの外部接続電極を形成しない場合と比較して、裏面電極４２’とｎ型半導体層３３との接触面積を大幅に減少させる必要はない。その結果、半導体装置Ａ１において、裏面電極４２とｎ型半導体層３３との接触抵抗を低いまま維持しうる。

半導体装置Ａ１において発生した熱が、表面電極４１ａ，４１ｂ、導電部５１ａ，５１ｂ、外部接続電極５２ａ，５２ｂそしてバンプ８と伝導する。その後、この熱は、半導体パッケージに伝導され、外部に放出される。つまり、本実施形態では、半導体装置Ａ１で発生した熱を、容易に外部に放出することが可能となっている。

バンプ８は、外部接続電極５２ａ，５２ｂを介して、導電部５１ａ，５１ｂと導通している。そのため、バンプ８の形成位置は、導電部５１ａの位置に拘束されない。すなわち、半導体装置Ａ１を実装する半導体パッケージの形状等に応じて、バンプ８の形成位置を自在に決定できる。

図１０〜１６は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

図１０，１１を用いて、本発明の第２実施形態について説明する。

図１０は本発明の第２実施形態にかかる半導体装置Ａ２を示した断面図である。半導体装置Ａ２は、半導体装置Ａ１の基本的な構成に加えて、延出電極５３ａ，５３ｂ、外部接続電極５４ａ，５４ｂ、バンプ８ａ，８ｂを備えている。半導体装置Ａ２は、ほぼ左右対称であるから、以下では、半導体装置Ａ２の図中左側に形成された、延出電極５３ａ、外部接続電極５４ａ、バンプ８ａについて、説明する。以下の説明は、半導体装置Ａ２の図中右側に形成された、延出電極５３ｂ、外部接続電極５４ｂ、バンプ８ｂ、についても同様に適用できる。

延出電極５３ａは、半導体装置Ａ２の側面（図中左方の面）に形成されている。延出電極５３ａは、半導体基板３の裏面から半導体基板３の表面に向かって延びている。延出電極５３ａは、半導体基板３の表面まで達しており、表面電極４１ａと接している。これにより、延出電極５３ａは表面電極４１ａと導通している。

外部接続電極５４ａは、半導体基板３の図中下面に配置されている。外部接続電極５４ａは、その左端において、延出電極５３ａと接している。また、外部接続電極５４ａは、その右端において、導電部５１ａとも接している。

図１０に表れているように、バンプ８ａは、外部接続電極５４ａの図中右端の近傍から延出電極５３ａの図中上端の近傍にわたって、外部接続電極５４ａおよび延出電極５３ａと接している。バンプ８ａは、半導体装置Ａ２が外部端子と電気的に接続可能とするために形成されている。

図１１を用いて、半導体装置Ａ２の製造方法について説明する。

半導体装置Ａ２の製造は、第１実施形態において述べた方法とほぼ同様に行う。そのため、以下では、半導体装置Ａ１の製造方法と異なる工程について主に述べる。まず、図４，５に示した工程を実行し、図６に示されたものを製造する。次に、図７に示したように、半導体基板３に２つの孔を設ける。さらに半導体装置Ａ２の製造においては、半導体基板３に、別の孔を形成する。この孔は、図１１で示した孔ｈである。次に、図１１に示すように、孔ｈの内部に、延出電極５３ａ，５３ｂなどを形成する。その後、外部接続電極５４ａ，５４ｂなどを形成するなどして、図１１に示したものを得る。図１１は、図８と比べて、孔ｈ、延出電極５３ａ，５３ｂの有無などにおいて異なる。

次に、図１１に示されたものを、孔ｈで分断されるように線Ｌに沿って切断する。その後、図１０で示した絶縁部６２ａ，６２ｂおよびバンプ８ａ，８ｂ，８ｃを形成する。これにより、半導体装置Ａ２が完成する。

次に、半導体装置Ａ２の作用について説明する。

このような構成によれば、半導体装置Ａ２が半導体装置Ａ２の幅方向に大きくなることを抑制しつつ、たとえば外部接続電極５４ａおよび延出電極５３ａとバンプ８ａとの接触面積を、大きくできる。そのため、外部接続電極５４ａおよび延出電極５３ａとバンプ８ａとの接触抵抗の値を、小さくできる。また、上記接触面積が大きくなっていることから、外部接続電極５４ａおよび延出電極５３ａと、バンプ８ａとを、強固に接合することが可能となっている。

なお、図においては、延出電極５３ａ，５３ｂが真上方向に延びている。もちろん、本発明にかかる延出電極が延びる方向はこれに限られない。たとえば、図斜め上方向に延出電極５３ａ，５３ｂが延びていてもよい。また、外部接続電極５４ａ，５４ｂの形成は必ずしも必要はない。

さらに、延出電極５３ａは、半導体基板３の表面まで達していなくてもよい。このとき、延出電極５３ａを、外部接続電極５４ａおよび導電部５１ａを介して、表面電極４１ａと導通させるとよい。

図１２を用いて、本発明の第３実施形態について説明する。

本実施形態では、延出電極５３ａが導電部５１ａとされている。同様に、延出電極５３ｂが導電部５１ｂとされている。延出電極５３ａ，５３ｂは、半導体装置Ａ３の側面（図における左側または右側）に形成されている。半導体装置Ａ３は、半導体装置Ａ２と同様に製造できる。

このような構成によれば、導電部５１ａや導電部５１ｂと異なる延出電極を形成する必要がない。すなわち、導電部５１ａや導電部５１ｂより外側に、延出電極を形成する必要がない。これにより、幅方向において小さい半導体装置Ａ３を提供できる。

図１３ａ，１３ｂを用いて、本発明の第４実施形態について説明する。

図１３ａは、本発明の第４実施形態にかかる半導体装置ユニットの斜視図である。同図に示された半導体装置ユニットＢ１は、第１実施形態で示した半導体装置Ａ１が積層されている。図１３ｂは、図１３ａに示した半導体装置ユニットの断面図を概念的に示したものである。図１３ｂでは、図１３ａで示した半導体装置ユニットＢ１の半導体装置Ａ１のうち、下から２つの半導体装置Ａ１ａ，Ａ１ｂを示している。

図１３ａ，１３ｂに表れているように、半導体装置ユニットＢ１は、半導体装置Ａ１ａおよび半導体装置Ａ１ｂが積層されている。半導体装置Ａ１ａは、本発明にかかる第１の半導体装置に相当する。半導体装置Ａ１ｂは、本発明にかかる第２の半導体装置に相当する。図１３ｂに表れているように、半導体装置ユニットＢ１において、半導体装置Ａ１ａの表面電極４１ａ，４１ｂと、半導体装置Ａ１ｂの裏面電極４２とが、対向している。

半導体装置ユニットＢ１は、ボンディングリボンｗ１、および、導電部５５を備えている。

図１３ａ，１３ｂに表れているように、ボンディングリボンｗ１は、薄い帯状の導電体である。ボンディングリボンｗ１は、たとえばアルミニウムから構成されている。図示していないが、ボンディングリボンｗ１は、半導体装置ユニットＢ１の外部の電極などと導通している。図１３ｂに表れているように、ボンディングリボンｗ１は、半導体装置Ａ１ａの支持基板１上の固定されている。ボンディングリボンｗ１は、バンプ８ａと接合している。これにより、ボンディングリボンｗ１は、半導体装置Ａ１ｂの導電部５１ａと導通している。

導電部５５は、半導体装置Ａ１ａの支持基板１に形成され、この支持基板１を貫通している。導電部５５は、本発明でいう追加の導電部に相当する。導電部５５は、半導体装置Ａ１ａの表面電極４１ｂと導通している。導電部５５は、半導体装置Ａ１ｂのバンプ８ｂと、電極ｄを介して導通している。これにより、導電部５５は、半導体装置Ａ１ｂの導電部５１ｂと導通しているといえる。半導体装置Ａ１ｂのバンプ８ｂは、ボンディングリボンｗ１と導通している半導体装置Ａ１ｂのバンプ８ａとは異なるものである。また、半導体装置Ａ１ｂのバンプ８ｃには、ボンディングリボンｗ２が接続されている。

このような構成によれば、半導体装置Ａ１ｂのバンプ８ａ，８ｂ，８ｃを、半導体装置ユニットＢ１の外部と導通させるためのワイヤボンディングを施す必要がない。そのため、半導体装置Ａ１ａの上に半導体装置Ａ１ｂを積層させた場合でも、ワイヤボンディングのためのパッドを設ける必要がなく、半導体装置Ａ１ａの支持基板１の面方向の大きさを大きくする必要がない。その結果、半導体装置ユニットＢ１を実装するために必要な、半導体パッケージにおけるスペースを小さくすることができる。特に、半導体装置ユニットＢ１を、ディスクリート部品として用いる場合に好適である。

また上述した構成によれば、半導体装置Ａ１ｂのバンプ８ａの形成する位置を適宜移動させることにより、半導体装置Ａ１ａの支持基板１上におけるボンディングリボンｗ１を形成する位置を、自在に決定できる。

半導体装置Ａ１ａの表面電極４１ｂと、半導体装置Ａ１ｂのバンプ８ｂとが、導電部５５により、直接、導通させられる。そのため、半導体装置Ａ１ｂのバンプ８ｂを、半導体装置ユニットＢ１の外部と、ボンディングリボンｗ１などを用いて導通させる必要がなくなる。これにより、半導体装置ユニットＢ１に設けるボンディングリボンｗ１の個数を少なくすることが可能となっている。

半導体装置ユニットＢ１において、半導体装置Ａ１ｂと半導体装置Ａ１ｃとの間にも、ボンディングリボンｗ１，ｗ２が設けられている。半導体装置Ａ１ｂと半導体装置Ａ１ｃとの関係は、上述した半導体装置Ａ１ａと半導体装置Ａ１ｂとの関係と同様である。

また、本実施形態では、本発明にかかる第１および第２の半導体装置が同一の回路素子であるバイポーラトランジスタを構成するものを示した。だが、本発明にかかる半導体装置ユニットは、本発明にかかる第１の半導体装置と第２の半導体装置とが異なる回路素子を構成していてもよい。また、第２実施形態にかかる半導体装置Ａ２と半導体装置Ａ１とが積層されたものであってもよい。

また、半導体装置Ａ１ｂの支持基板１の平面視において、半導体装置Ａ１ｂの支持基板１は、半導体装置Ａ１ａの支持基板１からはみ出る部分を有していてもよい。たとえば、図１４で示すように、半導体装置ユニットＢ１’における半導体装置Ａ１の幅方向の大きさを、半導体装置ユニットＢ１’の上部にいくにつれて序々に大きくしてもよい。このような構成によれば、ボンディングリボンｗ１どうし、ならびに、ボンディングリボンｗ２どうしの干渉を抑制することができる。

図１５，１６を用いて、本発明の第５実施形態について説明する。

図１５は、本発明の第５実施形態にかかる半導体装置ユニットの断面図を概念的に示したものである。

同図に示された半導体装置ユニットＢ２は、第１実施形態で示した半導体装置Ａ１が２つ積層した構成とされている。半導体装置ユニットＢ２における半導体装置Ａ１のうち、図中下方に示されたものが、半導体装置Ａ１ｄである。一方、半導体装置ユニットＢ２における半導体装置Ａ１のうち、図中上方に示されたものが、半導体装置Ａ１ｅである。半導体装置Ａ１ｄは、本発明にかかる第１の半導体装置に相当する。半導体装置Ａ１ｅは、本発明にかかる第２の半導体装置に相当する。

図１５に表れているように、半導体装置ユニットＢ２において、半導体装置Ａ１ｄと半導体装置Ａ１ｅとが、同一の中間基板ｍｂを、半導体装置Ａ１ｄの支持基板１および半導体装置Ａ１ｅの支持基板１として共有している。

中間基板ｍｂは、絶縁性を有し、導電部５６を備えている。導電部５６は、中間基板ｍｂを貫通している。導電部５６は、半導体装置Ａ１ｄの表面電極４１ｂと導通している。また、導電部５６は、半導体装置Ａ１ｅの表面電極４１ａとも導通している。導電部５６の形成は、かならずしも必要ではない。

半導体装置Ａ１ｄのバンプ８ａ，８ｂ，８ｃは、第１実施形態で述べたのと同様に、半導体装置ユニットＢ２が取り付けられるパッケージ（図示略）の配線基板などに接続される。一方、半導体装置Ａ１ｅのバンプ８ａ，８ｂ，８ｃには、たとえば半導体装置ユニットＢ２の外部と接続するためのボンディングワイヤが接続される。

次に、半導体装置ユニットＢ２の製造方法について説明する。

まず、第１実施形態で説明した方法と同様の方法により、半導体装置Ａ１ｄを製造する。このとき、半導体装置Ａ１ｄの支持基板１を貼り付ける際に既に導電部５６が形成された支持基板１を用いる。

次に、図１６に示すように、図４で示したものと同一のものを、半導体装置Ａ１ｄの支持基板１の表面に接合する。次に、半導体装置Ａ１ｅとなるもののｎ型半導体層３３を研削するなど、第１実施形態で説明した方法と同様の方法を用いることで、半導体装置ユニットＢ２を得る。

次に、半導体装置ユニットＢ２の作用について説明する。

このような構成によれば、半導体装置Ａ１ｄおよびＡ１ｅの支持基板１を、個別に設ける必要がない。そのため、半導体装置Ａ１ｄ，Ａ１ｅを単に積層させた場合と比較して、ｘ方向における半導体装置ユニットＢ２の大きさを、小さくできる。これにより、半導体装置ユニットＢ２のコンパクト化を図ることができる。

また、半導体装置Ａ１ｅの表面電極４１ａ，４１ｂや裏面電極４２を半導体装置ユニットＢ２の外部と導通させるために設ける必要があるワイヤの本数を、少なくできる。

また、本実施形態でも、本発明にかかる第１および第２の半導体装置が同一の回路素子であるバイポーラトランジスタを構成するものを示した。だが、本発明にかかる半導体装置ユニットは、本発明にかかる第１の半導体装置と第２の半導体装置とが異なる回路素子を構成していてもよい。

本発明の範囲は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本発明でいう回路素子は、バイポーラトランジスタに限定されず、ＭＯＳＦＥＴなどでもよい。また、ｐｎ接合ダイオードやショットキー接合ダイオードなどでもよい。ショットキー接合ダイオードが形成されている場合、本発明にかかる半導体基板に回路素子の一部が形成されているといえる。

上記半導体装置の厚さ方向視において、上記導電部を格子状に配置したり、千鳥配置にしたりしても良い。このような構成によれば、上記厚さ方向視において、同一領域内に形成できる上記導電部の数を多くすることができる。これにより、上記導電部全体の内部抵抗を小さくすることができる。また、上記表面電極と上記導電部との接触抵抗をより小さくできる。

本発明の第１実施形態にかかる半導体装置の要部断面図を概念的に示したものである。 図１に示した半導体装置の要部上面図を示したものである。 図１に示した半導体装置の要部底面図を示したものである。 図１に示した半導体装置の製造方法の工程を示した図である。 図４に続く工程を示す図である。 図５に続く工程を示す図である。 図６に続く工程を示す図である。 図７に続く工程を示す図である。 図８に続く工程を示す図である。 本発明の第２実施形態にかかる半導体装置の要部断面図を概念的に示したものである。 図１０に示した半導体装置の製造方法の一工程を示した図である。 本発明の第３実施形態にかかる半導体装置の要部断面図を概念的に示したものである。 本発明の第４実施形態にかかる半導体装置ユニットの斜視図である。 図１３ａに示した半導体装置ユニットの断面図を概念的に示したものである。 本発明の第４実施形態にかかる半導体装置ユニットの他の一例の斜視図である。 本発明の第５実施形態にかかる半導体装置ユニットの断面図を概念的に示したものである。 図１５に示した半導体装置ユニットの製造方法の一工程を示した図である。 従来の半導体装置を示す要部断面図である。

符号の説明

Ａ１，Ａ２，Ａ３，Ａ１ａ，Ａ１ｂ，Ａ１ｃ，Ａ１ｄ，Ａ１ｅ 半導体装置
Ｂ１，Ｂ１’，Ｂ２ 半導体装置ユニット
１ 支持基板
ｍｂ 中間基板
２ａ 接着部
２ｂ 保護絶縁膜
３ 半導体基板
３０，３２，３３ ｎ型半導体層
３１ ｐ型半導体層
３４，６１ａ，６１ｂ，６２ａ，６２ｂ 絶縁部
４１ａ，４１ｂ 表面電極
４２ 裏面電極
５１ａ，５１ｂ，５１ａ’，５１ｂ’，５５，５６ 導電部
５２ａ，５２ｂ，５２ａ’，５２ｂ’，５４ａ，５４ｂ 外部接続電極
５３ａ，５３ｂ 延出電極
８，８’，８ａ，８ｂ，８ｃ バンプ
ｄ 電極
ｈ 孔
ｘ 方向

Claims (18)

1. 回路素子の少なくとも一部が形成された半導体基板と、
   上記半導体基板の表面に配置された１または複数の表面電極と、
   上記半導体基板の裏面に配置され、上記回路素子と導通している裏面電極と、
   を備え、
   １以上の上記表面電極が上記回路素子と導通している、半導体装置であって、
   上記表面の側に配置されており、かつ、上記半導体基板、上記表面電極および上記裏面電極を支持している支持基板と、
   上記表面電極と導通しているとともに、上記半導体基板の表面の側および上記半導体基板の裏面の側において露出している導電部と、
   をさらに備えることを特徴とする、半導体装置。
2. 上記導電部は上記半導体基板を貫通している、請求項１に記載の半導体装置。
3. 上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている、請求項２に記載の半導体装置。
4. 上記半導体基板は、上記導電部が延びる方向に沿って形成された貫通孔と、この貫通孔の内面に形成された絶縁膜と、を備えており、
   この絶縁膜は上記導電部を被膜している、請求項２または３に記載の半導体装置。
5. 上記裏面の側には、上記導電部と導通している外部接続電極が配置され、
   上記裏面電極は、上記半導体基板の裏面と接触しており、
   上記裏面電極と上記裏面との接触部分のうち通電する部分の面積である通電面積が、上記外部接続電極の面積より大きい、請求項２ないし４のいずれかに記載の半導体装置。
6. 上記裏面の側には、上記外部接続電極と導通しているバンプが配置され、
   このバンプと上記導電部とが、上記半導体基板の面内方向において重ならないように配置されている、請求項５に記載の半導体装置。
7. 上記半導体基板の裏面の側から上記半導体基板の表面に向かって延出しているとともに上記表面電極または上記裏面電極と導通している延出電極と、
   上記延出電極と接しているバンプと、
   をさらに備えている、請求項１に記載の半導体装置。
8. 上記半導体基板の裏面の側に配置され、かつ、上記延出電極と接しているとともに、上記バンプと接している外部接続電極をさらに備えている、請求項７に記載の半導体装置。
9. 上記導電部は、上記半導体基板を貫通しており、
   上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部と異なるものとされている、請求項７または８に記載の半導体装置。
10. 上記導電部が延びる方向に沿って、上記導電部を貫通する絶縁部が形成されている、請求項９に記載の半導体装置。
11. 上記延出電極は、上記半導体装置の側面に形成され、かつ、上記導電部とされている、請求項７または８に記載の半導体装置。
12. 上記回路素子は、トランジスタであり、
    このトランジスタと接続される３つの電極のうちの２つが、上記表面電極とされ、
    これらの３つの電極のうちの他の１つが上記裏面電極とされている、請求項１ないし１１のいずれかに記載の半導体装置。
13. 請求項１ないし１２のいずれかに記載の２つの半導体装置を備え、
    これら２つの半導体装置の一方である第１の半導体装置の上記表面電極と、これら２つの半導体装置の他方である第２の半導体装置における上記裏面電極とが、対向するように、上記第１および第２の半導体装置が積層されており、
    上記第１の半導体装置の上記支持基板上に固定されているとともに、上記第２の半導体装置の上記導電部または上記裏面電極と導通しているボンディングリボンを備えている、半導体装置ユニット。
14. 上記第２の半導体装置は、請求項６に記載の半導体装置であり、
    上記ボンディングリボンは、上記第２の半導体装置の上記バンプと接合されており、かつ、上記第１の半導体装置の上記支持基板上に固定されている、請求項１３に記載の半導体装置ユニット。
15. 上記第１の半導体装置の上記支持基板を貫通している追加の導電部をさらに備え、
    この追加の導電部は、
    上記第１の半導体装置の上記表面電極と、
    上記第２の半導体装置の上記導電部または上記裏面電極であって、上記ボンディングリボンと導通しているものとは異なるものと、
    いずれとも導通している、請求項１３または１４に記載の半導体装置ユニット。
16. 上記第２の半導体装置の上記支持基板の平面視において、上記第２の半導体装置の上記支持基板は、上記第１の半導体装置の上記支持基板からはみ出る部分を有する、請求項１３ないし１５のいずれかに記載の半導体装置ユニット。
17. 請求項１ないし１２のいずれかに記載の２つの半導体装置を備え、
    これら２つの半導体装置の一方である第１の半導体装置と、これら２つの半導体装置の他方である第２の半導体装置とが積層されており、
    上記第１および第２の半導体装置が、同一の中間基板を、上記第１の半導体装置の上記支持基板および上記第２の半導体装置の上記支持基板として共有している、半導体装置ユニット。
18. 上記中間基板は、絶縁性を有し、
    上記中間基板は、上記第１の半導体装置の上記表面電極または上記裏面電極と、上記第２の半導体装置の上記表面電極または上記裏面電極と、いずれとも導通する、上記中間基板を貫通する導電部を備えている、請求項１７に記載の半導体装置ユニット。

Images