JP2010040836A - 半導体レーザ素子 - Google Patents

Abstract

【課題】高出力の半導体レーザ素子においても、共振器端面での発熱を最小限にとどめて、ＣＯＤレベルを向上させることができるとともに、良好なＦＦＰを得ることができ、信頼性が高く、長寿命の半導体レーザ素子を提供することを目的とする。
【解決手段】第１導電型半導体層、活性層５及び第２導電型半導体層からなり、共振器を備えた積層体と、前記第２導電型半導体層上に接触して設けられたストライプ状の導電層１１と、前記第２導電型半導体層上に接触し、前記導電層１１の延長線上に配置され、前記導電層１１の屈折率以下の屈折率を有する第１埋込層１０とを有する半導体レーザ素子。
【選択図】図１

Description

本発明は、半導体レーザ素子に関し、より詳細には、電流阻止層によって光を閉じ込める構造を有する半導体レーザ素子に関する。

従来から、例えば、Ｉｎ_xＡｌ_yＧａ_1-x-yＮ（０≦ｘ、０≦ｙ、０≦ｘ＋ｙ≦１）の化合物半導体からなる青紫色の半導体レーザにおいて、活性層での垂直方向の光の閉じ込め係数を十分に大きくするために、クラッド層のＡｌの組成を大きくする方法が検討されてきた。しかし、Ａｌの組成が大きくなると、基板及び他の化合物半導体層との格子不整合によって、Ａｌ含有層に歪が内在し、クラックが発生するなどの問題が生じていた。

これに対して、ストライプ状の溝を有する電流阻止層と、クラッド層として機能する透明電極又は金属層とを、活性層の上部に配置することにより、化合物半導体層の成長時間を短縮させ、化合物半導体層を薄膜化し、Ａｌ含有層内におけるクラックの発生を低減し得る半導体レーザ素子が提案されている（例えば、特許文献１及び２）。
特開２００６−４１４９１号公報 特開２００７−１２９２３６号公報

しかし、このような透明電極又は金属層によって共振器端面にまで電流が注入されると、共振器端面付近に熱が発生し、特に高出力化の素子では発熱が顕著になるため、ＣＯＤレベルの低下が懸念される。
さらに、ＣＯＤレベルの向上のために、透明電極又は金属層を共振器端面から離間させて形成すると、共振器端面付近の垂直方向の光閉じ込め係数が変動し、共振器方向において屈折率分布が変化し、垂直方向のＦＦＰ（Far Field Pattern：ファーフィールドパターン）が乱れる。

本発明は上記課題に鑑みなされたものであり、高出力の半導体レーザ素子においても、共振器端面での発熱を最小限にとどめて、ＣＯＤレベルを向上させることができるとともに、良好なＦＦＰ形状を得ることができ、信頼性が高く、長寿命の半導体レーザ素子を提供することを目的とする。

本発明の半導体レーザ素子は、
第１導電型半導体層、活性層及び第２導電型半導体層からなり、共振器を備えた積層体と、
前記第２導電型半導体層上に接触して設けられたストライプ状の導電層と、
前記第２導電型半導体層上に接触し、前記導電層の延長線上に配置され、前記導電層の屈折率以下の屈折率を有する第１埋込層とを有することを特徴のひとつとする。
このような半導体レーザ素子では、さらに、前記第２導電型半導体層上に接触し、前記導電層に沿って両側に配置された絶縁性の材料で形成されてなる第２埋込層を有することが好ましい。
前記第１埋込層は、前記導電層と分離して配置されてなることが好ましい。
さらに、前記導電層及び第１埋込層は、同じ材料で形成され、前記導電層と第１埋込層との間に、絶縁性の材料で形成された第２埋込層が配置されてなることが好ましい。
また、前記第１埋込層は、前記導電層と屈折率が異なり、前記導電層と接触して、共振器面側に配置されてなることが好ましい。
前記第１埋込層の一端面が、共振器端面まで形成されていることが好ましい。
前記導電層は、導電性酸化物で形成されてなることが好ましい。
前記導電層及び第１埋込層は、前記第２埋込層よりも大きく、前記活性層よりも小さい屈折率を有することが好ましい。
前記第２埋込層は、ＳｉＯ_２、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＳｉＮ、ＡｌＮ及びＡｌＧａＮからなる群から選択される材料により形成されてなることが好ましい。
発振波長が４４０ｎｍ以上であることが好ましい。

本発明の半導体レーザ素子によれば、高出力の半導体レーザ素子においても、共振器端面での発熱を最小限に止め、ＣＯＤレベルを向上させることができるとともに、良好なＦＦＰを得ることができ、信頼性が高く、長寿命の半導体レーザ素子を提供することが可能となる。

本発明の半導体レーザ素子は、第１導電型半導体層、活性層及び第２導電型半導体層からなる積層体によって構成されており、この積層体に共振器が形成されている。また、第２導電型半導体層に接触して、導電層、第１埋込層及び第２埋込層を備えている。

第１及び第２導電型半導体層は、特に限定されないが、化合物半導体、さらに窒化物半導体、特に、一般式がＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示されるものが好ましい。これに加えて、III族元素としてＢが一部に置換されたものを用いてもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換されたものを用いてもよい。第１導電型及び第２導電型は、いずれか一方がｎ型、他方がp型を意味する。ｎ側半導体層は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素又はＶＩ族元素等を１種類以上含有していてもよい。また、ｐ側半導体層は、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を含有している。不純物は、例えば、５×１０^１６／ｃｍ^３〜１×１０^２１／ｃｍ^３程度の濃度範囲で含有されていることが好ましい。なお、第１及び第２導電型半導体層を構成する半導体層の全てが必ずしも不純物を含有していなくてもよい。

第１及び／又は第２導電型半導体層は、光ガイド層を有していることが好ましく、さらにこれらの光ガイド層が活性層を挟んだ構造であるＳＣＨ（Ｓｅｐａｒａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造とすることが好ましい。第１及び第２導電型半導体層の光ガイド層は、互いに組成及び／又は膜厚が異なる構造であってもよい。

例えば、第１導電型半導体層（以下、「ｎ側半導体層」と記すことがある）、活性層、第２導電型半導体層（以下、「ｐ側半導体層」と記すことがある）は、単一膜構造、多層膜構造又は組成比が互いに異なる２層を含む超格子構造を備えていてもよい。また、これらの層に組成傾斜層、濃度傾斜層を備えたものであってもよい。

ｎ側半導体層は、組成及び／又は不純物濃度が異なる２層以上の構造であってもよい。
例えば、第１のｎ側半導体層は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ＜１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）によって形成することができ、好ましくはＡｌ_xＧａ_1-xＮ（０≦ｘ≦０．５）、さらに好ましくはＡｌ_xＧａ_1-xＮ（０＜ｘ≦０．３）である。具体的な成長条件としては、反応炉内での成長温度を９００℃以上で形成することが好ましい。第１のｎ側半導体層はクラッド層として機能させることができる。膜厚は０．５〜５μｍ程度が適当である。
なお、後述するように、第１導電型半導体層に接触してストライプ状の導電層及び／又は第１／第２埋込層を設ける場合は、第１のｎ側半導体層は省略可能である。

第２のｎ側半導体層は、光ガイド層として機能させることができ、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）によって形成することができる。膜厚は０．１〜５μｍが適当である。第２のｎ側半導体層は省略可能である。
ｎ側半導体層の層間に、単数又は複数の半導体層を追加形成してもよい。

活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。井戸層は、少なくともＩｎを含有している一般式Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）を有することが好ましい。Ｉｎ含有量を高くすることで長波長域の発光が可能となり、Ａｌ含有量を高くすることで紫外域の発光が可能となり、３００ｎｍ〜６５０ｎｍ程度の波長域での発光が可能である。活性層を量子井戸構造で形成することにより、発光効率を向上させることができる。

活性層上にはｐ側半導体層が積層されている。ｐ側半導体層は、組成及び／又は不純物濃度が異なる２層以上の構造であってもよい。
第１のｐ側半導体層は、ｐ型不純物を含有したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）によって形成することができる。第１のｐ側半導体層はｐ側電子閉じ込め層として機能する。
第２のｐ側半導体層は、光ガイド層として機能させることができ、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ≦１）によって形成することができる。
ただし、第１のｐ側半導体層、第２のｐ側半導体層は省略可能である。

第２のｐ側半導体層の上に、クラッド層として機能するｐ型不純物を含有したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．５）又はＧａＮとＡｌＧａＮとからなる超格子層を形成することができるが、この層は省略してもよい。この層を省略することにより、活性層成長後のｐ側半導体層の成長時間を省略することができる。また、一般に、ｐ側半導体層を低抵抗化させるため、ｐ側半導体層は、ｎ側半導体層又は活性層よりも高温で積層することが好ましい。しかし、ｐ側半導体層を高温で成長させると、Ｉｎ混晶比の高い活性層が分解することがある。従って、この層を省略することにより、ｐ側半導体層を高温で成長させることによる活性層へのダメージ等を軽減させることができる。さらに、高抵抗であるｐ側半導体層の積層数を低減させることができるため、動作電圧を低減することができる。

第３のｐ側半導体層は、ｐ型不純物を含有したＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）で形成することができる。
これらの半導体層にはＩｎを混晶させてもよい。各層の膜厚は、３ｎｍ〜５μｍ程度が適当である。
なお、ｐ側半導体層の層間に、単数又は複数の半導体層を追加形成してもよい。

４４０ｎｍ以上の比較的長波長の半導体レーザにおいては、十分な屈折率差を設けるためにｐ側及び／又はｎ側のクラッド層においてＡｌ混晶を高くする必要がある。また、３８０ｎｍ以下の紫外領域の光を発振する半導体レーザでは、Ａｌ混晶の高い層を形成することによって光の吸収を防止することができる。しかし、Ａｌ混晶の高い層を形成すると、半導体層にクラックが発生しやすい。従って、クラッド層を省略することにより、クラックを低減した信頼性の高い長波長の半導体レーザを実現できる。

半導体層の成長方法は、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）など、窒化物半導体の成長方法として知られている全ての方法を用いることができる。特に、ＭＯＣＶＤは、減圧〜大気圧の条件で、結晶性良く成長させることができるので好ましい。

本発明の半導体レーザ素子では、図１Ａ〜１Ｄに示すように、ｐ側半導体層（例えば、第３のｐ側半導体層、ｐ側コンタクト層８）上に、共振器方向に平行に、ストライプ状の導電層１１が形成されている。なお、この導電層１１は、ストライプ形状でｐ側半導体層に接触しているのであれば、後述する第２埋込層の開口部に埋め込まれるように形成されていてもよいし（図２Ｃ’参照）、第２埋込層の上にわたって形成されていてもよい（図４Ｅ’参照）。
ストライプ幅は、特に限定されないが、第２導電型半導体層との接触によって、十分な電流を供給できる程度であればよく、意図する半導体レーザ素子の大きさ等によって適宜調整することができる。例えば、０．３〜５０μｍ程度、好ましくは３〜１５μｍ程度が挙げられる。また、シングルモードレーザを作製する場合には、好ましくは１〜５μｍ程度が挙げられる。

この導電層１１は、その端面が、光出射側及び光反射側の一方において、共振器端面より内側に配置されていてもよいが（図２Ｃ参照）、両側において内側に配置されているのが好ましい(図１Ｃ参照)。つまり、導電層１１の端面が共振器端面と離間している。特に、光出射側の端面において、導電層１１の端面が共振器端面と離間していることが好ましい。

光出射側の共振器端面において、その離間距離は、特に限定されないが、例えば、共振器長が４００〜１５００μｍ程度の場合には、その０．００１〜１０％程度の長さ、具体的には、０．１〜１５μｍ程度の長さ内側に配置していることが適している。
導電層１１の共振器方向に沿う側面は、積層体の側面と一致していてもよいが、図４Ｅ’のように、積層体側面の内側に配置されていることが好ましい。

導電層は、第２導電型半導体層とストライプ形状で接触することにより、オーミック電極として機能する。また、後述する第２埋込層によって一部又は全部埋め込まれた導電層は、第２埋込層と導電層との屈折率差により、レーザの導波路内に光を閉じ込めるクラッド層として機能する。
共振器に導波路を形成するために、導電層が配置されるが、この導波路は、例えば、後述する第２埋込層の屈折率ａ以上であるか、活性層の屈折率ｄより小さい屈折率ｂを有するか、あるいはその双方を満足することが好ましい。

導電層は、例えば、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）及びマグネシウム（Ｍｇ）からなる群から選択された少なくとも１種の元素を含む層により形成することができる。また、導電層は、導電性酸化物で形成されることが好ましく、具体的にはＺｎＯ（屈折率：約１．９５）、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＡＴＯ、ＩＴＯ（ＩｎとＳｎとの複合酸化物）、ＭｇＯ等が挙げられる。なかでも、ＩＴＯ（屈折率：約２．０）が好ましい。
なお、本明細書においては、屈折率とは、波長４４５ｎｍにおける値を意味し、通常、屈折率は、エリプソメーターによって測定された値を指す。

導電層を透光性材料で形成する場合には、高反射率の金属材料を用いる場合と比較して、導電層による光吸収について考慮する必要がある。吸収を抑制するためには、膜質のよいものを形成することが必要であり、透過率の高いものが膜質がよいとされている。そのため、この導電層は、可視光のみならず、例えば、波長３６０ｎｍ〜６５０ｎｍの波長の光を吸収することなく、透過率が９０％以上、あるいは８５％以上、８０％以上で光を効率よく透過させるものによって形成することが好ましい。これにより、導電層にレーザ光が吸収されにくくなり、効率のいいレーザ素子の電極を形成することができる。さらに、導電層は、例えば、比抵抗が１×１０^−２Ωｃｍ以下、好ましくは１×１０^−３〜１×１０^−５Ωｃｍ程度であることが好ましい。これにより、電極として有効に利用することができる。
導電層の膜厚は、特に限定されるものではなく、用いる材料、第２埋込層の膜厚等によって適宜調整することができる。例えば、０．１〜４．０μｍ程度が挙げられる。

また、本発明の半導体レーザ素子では、図１Ａ及び１Ｃに示したように、導電層の共振器端面側の端部の少なくとも一方において、導電層の延長線上に、導電層と実質的に同じストライプ幅で配置され、導電層の屈折率以下の屈折率を有する第１埋込層が形成されていることが好ましい。これにより、共振器端面付近の垂直方向の光閉じ込め係数の変動を防止することができ、ひいては、共振器方向における屈折率分布の変化及び垂直方向のＦＦＰの乱れを防止することが可能となる。上述した理由から、第１埋込層の形成される端部は、特に、光出射側であることが好ましい。また、共振器方向において屈折率分布が変動するのを防止するためには、第１埋込層は、導電層と同様、後述する第２埋込層より大きい及び／又は活性層より小さい屈折率を有することが好ましい。
さらに、導電層及び第１埋込層を同じ材料で形成することにより、共振器方向において略一定の屈折率分布とすることができ、導波路での光の閉じ込めを確実に行うことができる。

第１埋込層は、導電層と接触して配置されていてもよい。この場合には、第１埋込層と導電層とは、異なる材料、つまり、異なる屈折率を備える材料であることが好ましい。
また、第１埋込層は、導電層から分離されて配置されていてもよい。例えば、導電層と第１埋込層との間に第２埋込層が挟まれるように配置されていることが好ましい。導電層と第１埋込層との離間距離（図１Ｃ中、Ｄ）は、電気的な絶縁性が確保されればよい。例えば、０．１μｍ程度以上、０．５μｍ程度以上、好ましくは１．０μｍ程度以上が例示される。また、第１埋込層の長さは、特に限定されないが、例えば、共振器長の１／５０以下の長さ、好ましくは、ストライプ幅程度以下の長さ、さらに、導電層の厚さ程度以上の長さであることが好ましい。具体的には、１〜５μｍ程度、２．５〜４．５μｍ程度が例示される。

第１埋込層の一端面は、共振器の一端面、特に光出射側の端面まで形成されていることが好ましい。これによって、共振器端面付近において、確実に光閉じ込めを行うことができる。なお、「端面まで」とは、エッチング又はマスクアライメント等のばらつきによる不整合、凹凸等を許容することを意味する。
第１埋込層は、導電層で例示した材料と同様の材料によって形成することができる。両者を同じ材料で形成することにより、後述するように同一の工程で形成することが可能となり、製造プロセスを簡略化することができる。ただし、導電層及び第１埋込層が必ずしも同じでなくてもよい。

一般に、共振器端面付近まで、導電層が形成されている場合、共振器端面付近にまで導電層によって電流が注入されることとなる。これによって、共振器端面付近で微小なリークが発生し、消費電力が大きくなり、レーザ素子の発熱が大きくなるとともに、劣化速度が大きくなり、素子寿命が短くなる。
また、共振器端面付近を開放し、半導体層を露出した形態とすると、窒化物半導体レーザでは、共振器面付近の半導体層との屈折率差により、レーザから出射されるビームが下向きになり、ＦＦＰ形状に乱れが見られる。

これに対して、本発明のように、第１埋込層を、導電層と分離して配置することにより、つまり、共振器端面付近において、第１埋込層をフローティング状態に形成することによって、共振器端面への電流の流れを最小限に止めることができ、共振器端面での熱の発生を抑制し、ＣＯＤレベルを向上させることができる。特に、レーザ素子を高出力化しようとした場合、発熱が大きくなるが、特に発熱の顕著な共振器端面における発熱を低減することができる。また、第１埋込層を、共振器端面付近に配置することによって、特に共振器端面付近における光の閉じ込めを確実にすることができる。その結果、共振器端面から出射されるレーザビームの歪を防止し、良好なＦＦＰパターンを得ることができる。

導電層及び第１埋込層は、例えば、図４Ｃに示したように、半導体の積層体２４上の全面に形成（図４Ｃ中、１１ａ）し、フォトリソグラフィ及びエッチング工程等の通常の方法を利用して、所望の形状にパターニングすることにより形成することができる。
また、半導体の積層体上にストライプ状の第１開口及びこの第１開口の一方の共振器端面側に隣接する第２開口を有するマスク層を形成し、その上に導電性酸化物層を形成してリフトオフ法を利用して、導電層及び第１埋込層を形成してもよい。
さらに、図４Ａに示したように、半導体の積層体２４上の全面に、後述する第２埋込層９を形成し、これにストライプ状の溝部１５と、この溝部１５に離間して隣接する溝部１６を形成し、それら溝部１５、１６に導電性酸化物層１１ａを埋め込んで、導電層及び第１埋込層１１、１０を形成してもよい（図４Ｂ’〜Ｄ’参照）。

導電層及び第１埋込層は、当該分野で公知の方法によって形成することができる。例えば、スパッタ法、イオンビームアシスト蒸着法、イオン注入法、イオンプレーティング法、レーザアブレーション法又はこれらの方法と熱処理を組み合わせる等、種々の方法を利用することができる。

具体的には、スパッタ法により導電層又は第１埋込層（例えば、ＩＴＯ膜）を成膜する際に、スパッタガスとして酸素分圧の小さい又はゼロのガスから大きいガスに切り替えるか、徐々に酸素分圧を増加させて用いる方法、ＩＴＯ成膜用のターゲットとして、Ｉｎ量が多いターゲットまたは酸素量が少ないターゲットを用い、途中でＩｎ量が少ないターゲット又は酸素量が多いターゲットに切り替える方法、スパッタ装置の投入電力を徐々に又は急激に増大させて成膜する方法等が挙げられる。
また、真空蒸着により導電性酸化物層、例えば、ＩＴＯ膜を成膜する際に、半導体層の温度を急激又は徐々に上昇または低下させる方法、成膜レートを急激に低下させる方法、イオン銃を用いて酸素イオンを成膜途中から照射する方法等が挙げられる。

本発明の半導体レーザ素子では、ｐ側半導体層（例えば、第３のｐ側半導体層、ｐ側コンタクト層８）に接触して、第２埋込層９が形成されている。第２埋込層９は、通常、活性層５に平行な層として形成されていることが好ましい。第２埋込層９は、上述したストライプ状の導電層１１に沿って、導電層の一部又は全部を取り囲むように形成されている。
また、第２埋込層９の共振器端面側の一方の端面（つまり、光出射側端面）は、共振器端面付近の微小なリークの防止という観点からは共振器端面と面一であることが好ましいが、一部の領域（つまり、上述した導電層及び第１埋込層が配置する部分に対応する領域）は、共振器端面には至らずに形成され、その内側に位置している（図１Ａ及び１Ｃ参照）。つまり、第２埋込層は、導電層の形成される領域を跨ぐように形成されている。言い換えると、第２埋込層に設けられたストライプ状の溝部（開口部）は、共振器方向に渡って完全には開放されておらず、その一部に第２埋込層が形成されている。
第２埋込層の共振器方向以外の端面は、積層体の端面と一致していてもよいが、積層体端面の内側に配置されていることが好ましい。

第２埋込層は、半導体層（例えば、ＧａＮの屈折率：約２．５）、特に、活性層（例えば、ＩｎＡｌＧａＮの屈折率：約２．１〜３．５）及び第１埋込層よりも屈折率ａが小さいことが適している。このような屈折率を有することにより、導波路での光の閉じ込めを確実に行うことができる。
あるいは、半導体レーザ素子の駆動電圧以上の障壁を有する材料からなることが適している。ここで、駆動電圧以上の障壁を有するとは、半導体の絶縁性を保つことができることを意味する。このような障壁を有することにより、安定で良好な電気特性を示し、長寿命の半導体レーザを期待することができる。

第２埋込層は、例えば、酸化物及び窒化物、具体的には、ＳｉＯ_２（屈折率：約１．５）、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＳｉＮ、ＡｌＮ及びＡｌＧａＮからなる群、さらにｉ型の半導体層を含む群から選択される絶縁性の材料により形成することができる。膜厚は特に限定されず、例えば、０．０５〜５μｍ程度が挙げられる。第２埋込層は、単層であってもよいし、多層であってもよい。

第２埋込層は、当該分野で公知の方法によって形成することができる。例えば、蒸着法、スパッタ法、反応性スパッタ法、ＥＣＲプラズマスパッタ法、マグネトロンスパッタ法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、スプレー法、スピンコート法、ディップ法又はこれらの方法の２種以上を組み合わせる方法、あるいはこれらの方法と酸化処理（熱処理）とを組み合わせる方法等、種々の方法を利用することができる。

第２埋込層の成膜条件としては、第２埋込層（例えば、ＳｉＯ_２）を成膜する際に、ターゲットとして酸化ケイ素又はケイ素を用いたスパッタ法等が挙げられる。この際、アルゴンガス、アルゴンガスと酸素ガスの混合ガス等を適宜用いることができる。また、スパッタガスとして酸素分圧の小さい又はゼロのガスから、酸素分圧の大きいガスに切り替える方法、成膜レートを低下させる方法、ＲＦパワーを増加させる方法、あるいはターゲットと基板との距離を変化させる方法、圧力を低下させる方法等によって成膜する方法が挙げられる。さらに、スパッタ法で保護膜を形成する際、基板の温度を上昇または低下させる方法を用いてもよい。この後、任意に熱処理を行ってもよい。
本発明の半導体レーザ素子では、上述した半導体層の積層体は、通常、基板上に形成されている。基板としては、サファイア、スピネル（ＭｇＡ１_２Ｏ_４）のような絶縁性基板でもよいし、炭化珪素、シリコン、ＺｎＳ、ＺｎＯ、ＧａＡｓ、ダイヤモンド及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板でもよいが、窒化物半導体基板（ＧａＮ、ＡｌＮ等）であることが好ましい。

窒化物半導体基板は、例えば、第１主面及び／又は第２主面に０．０３〜１０°程度のオフ角を有するものであることがより好ましい。その厚みは５０μｍから１０ｍｍ程度が挙げられる。窒化物半導体基板は、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法等の気相成長法、超臨界流体中で結晶育成させる水熱合成法、高圧法、フラックス法、溶融法等により形成することができる。また、市販のものを用いてもよい。

窒化物半導体基板は、その一表面において、転位密度が面内でストライプ状、ドット状等に周期的又は変則的に分布しているものでもよい。例えば、ＥＬＯ法を用いて低転位密度領域（例えば、第１領域）と高転位密度領域（例えば、第２領域）とを交互にストライプ状に形成したもの、基板上にラテラル成長により半導体層を形成し、この半導体層を基板として用いることにより、結晶欠陥密度、結晶方向等が異なる領域がストライプ状に配置したもの等が挙げられる。また、極性が異なる領域が分布しているものでもよい。例えば、第１領域と第２領域とで、ストライプ状に極性が分断されていてもよい。

ここで、低転位密度領域とは、単位面積当たりの転位数が１×１０^７／ｃｍ^２以下、好ましくは５×１０^６／ｃｍ^２以下の領域であり、高転位密度領域とは、これよりも転位密度が高い領域であればよい。
第１領域と第２領域とが交互にストライプを形成する場合、第１領域の幅は１０μｍ〜５００μｍ、さらに１００μｍ〜５００μｍが挙げられ、第２領域の幅は２μｍ〜１００μｍ、１０μｍ〜５０μｍが挙げられる。ストライプ形状は、破線状に形成されているものを含む。これらの転位測定はＣＬ観察やＴＥＭ観察等で行うことができる。

窒化物半導体基板は、その一表面において、異なる結晶成長面が分布していてもよい。例えば、第１領域が（０００１）面とすれば、第２領域は（０００１）面と異なる（０００−１）面、（１０−１０）面、（１１−２０）面、（１０−１４）面、（１０−１５）面、（１１−２４）面等の結晶成長面が挙げられる。特に、（０００−１）面が好ましい。このように部分的に結晶成長面が異なる面を有する基板を用いることにより、基板内部に発生する応力や歪みを緩和させることができ、基板上に応力緩和層を形成することなく、半導体層を膜厚５μｍ以上で積層することが可能となる。

窒化物半導体基板として、例えば、特開２００５−１７５０５６号公報、特開２００４−１５８５００号公報、特開２００３−３３２２４４号公報等に記載されているものを利用してもよい。
なお、基板上には、レーザ素子として機能する積層体を形成する前に、バッファ層、中間層等（例えば、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）等）を設けていることが好ましい。

また、本発明の半導体レーザ素子では、少なくとも半導体層の積層体の両側を被覆する側面保護膜を形成することが好ましい。側面保護膜は、外部と接続する領域を開口させて導電層及び／又は第１埋込層の表面にわたって形成することが好ましい。なお、側面保護膜は、第２埋込層と同一の材料で同時に形成することもできる。このような側面保護膜は、導電層及び第１埋込層を形成した後、後述するパッド電極を形成する前に形成することが好ましい。

側面保護膜の材料はＴｉ、Ａｌ、Ｚｒ、Ｖ、Ｎｂ、Ｈｆ、Ｔａ、Ｇａ、Ｓｉ等の酸化物や窒化物が挙げられる。側面保護膜の形成方法は、当該分野で公知、例えば、ＣＶＤ法、蒸着法、ＥＣＲ（電子サイクロトロン共鳴プラズマ）スパッタ法、マグネトロンスパッタ法等種々の方法によって単層又は積層構造で形成することができる。なお、単層の膜を、１回又は２回以上、製造方法又は条件を変化させることにより、組成は同じであるが、膜質の異なる膜として形成してもよいし、これらの材料の積層膜としてもよい。

導電層の表面には、通常、パッド電極が形成されている。パッド電極は、Ｎｉ、Ｔｉ、Ａｕ、Ｐｔ、Ｐｄ、Ｗ等の金属からなる積層膜とすることが好ましい。具体的には、導電性酸化物層側からＷ−Ｐｄ−Ａｕ又はＮｉ−Ｔｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕの順に形成した膜が挙げられる。パッド電極の膜厚は特に限定されないが、最終層のＡｕの膜厚を１００ｎｍ程度以上とすることが好ましい。また、パッド電極の幅及び長さは特に限定されず、外部との接続（例えば、ワイヤボンディング等）が可能である程度に形成すればよい。例えば、導電層及び第２埋込層上に形成し、第１埋込層とは電気的に接続しない領域に形成することが好ましい。

また、基板が導電性基板の場合には、基板裏面に、例えば、ｎ側電極が形成されていることが好ましい。ｎ側電極は、例えば、スパッタ法、ＣＶＤ、蒸着等で形成することができる。ｎ側電極としては、例えば、総膜厚が１μｍ程度以下で、基板側から、Ｖ（膜厚１００Å）−Ｐｔ（膜厚２０００Å）−Ａｕ（膜厚３０００Å）、Ｔｉ（１００Å）−Ａｌ（５０００Å）、Ｔｉ（６０Å）−Ｐｔ（１０００Å）−Ａｕ（３０００Å）、Ｔｉ（６０Å）−Ｍｏ（５００Å）−Ｐｔ（１０００Å）−Ａｕ（２１００Å）、Ｔｉ（６０Å）−Ｈｆ（６０Å）−Ｐｔ（１０００Å）−Ａｕ（３０００Å）、Ｔｉ（６０Å）−Ｍｏ（５００Å）−Ｔｉ（５００Å）−Ｐｔ（１０００Å）−Ａｕ（２１００Å）、Ｗ−Ｐｔ−Ａｕ、Ｗ−Ａｌ−Ｗ−Ａｕ、あるいは、Ｈｆ−Ａｌ、Ｔｉ−Ｗ−Ｐｔ−Ａｕ、Ｔｉ−Ｐｄ−Ｐｔ−Ａｕ、Ｐｄ−Ｐｔ−Ａｕ、Ｔｉ−Ｗ−Ｔｉ−Ｐｔ−Ａｕ、Ｍｏ−Ｐｔ−Ａｕ、Ｍｏ−Ｔｉ−Ｐｔ−Ａｕ、Ｗ−Ｐｔ−Ａｕ、Ｖ−Ｐｔ−Ａｕ、Ｖ−Ｍｏ−Ｐｔ−Ａｕ、Ｖ−Ｗ−Ｐｔ−Ａｕ、Ｃｒ−Ｐｔ−Ａｕ、Ｃｒ−Ｍｏ−Ｐｔ−Ａｕ、Ｃｒ−Ｗ−Ｐｔ−Ａｕ等の膜が例示される。

さらに、任意に、ｎ側電極上にメタライズ電極を形成してもよい。メタライズ電極は、例えば、Ｔｉ−Ｐｔ−Ａｕ−（Ａｕ／Ｓｎ）、Ｔｉ−Ｐｔ−Ａｕ−（Ａｕ／Ｓｉ）、Ｔｉ−Ｐｔ−Ａｕ−（Ａｕ／Ｇｅ）、Ｔｉ−Ｐｔ−Ａｕ−Ｉｎ、Ａｕ−Ｓｎ、Ｉｎ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ等により形成することができる。メタライズ電極の膜厚は、特に限定されない。

本発明の半導体レーザ素子は、通常、基板及び積層体の劈開によって共振器端面が形成されている。
任意に、共振器端面、つまり、共振器面の光反射側及び／又は光出射面に、誘電体膜による端面保護膜が形成されていることが好ましい。誘電体膜はＳｉＯ₂、ＺｒＯ₂、ＴｉＯ₂、Ａｌ₂Ｏ_３、Ｎｂ₂Ｏ_５、ＡｌＮ、ＡｌＧａＮ等の酸化物及び窒化物からなる単層膜又は多層膜とすることが好ましい。共振面が劈開によって形成された場合には、誘電体膜を再現性よく形成することができる。

さらに、本発明の半導体レーザ素子は、図５に示したように、上述した第１及び第２埋込層ならびに導電層が、活性層を挟んで一対配置されてなる構造、つまり、第２導電型半導体層側に加えて、第１導電型半導体層側に第１及び第２埋込層ならびに導電層を有していてもよい。
このような構成のレーザ素子は、例えば、半導体層の積層体を形成した後において、基板を除去するか、ｎ側半導体層の一部（例えば、クラッド層まで又は光ガイド層まで）を除去して、除去した側に、上記と同様に第１及び第２埋込層ならびに導電層を形成することにより、形成することができる。なお、第１導電型半導体層においては、例えば、ｐ側パッド電極１２に代えて、ｎ側パッド電極２２が形成される。

以下に、本発明の半導体レーザ素子の実施例を図面に基づいて詳細に示す。
実施例１
この実施例の半導体レーザ素子は、図１Ａ〜１Ｄに示すように、基板１上に、ｎ側半導体層（ｎ型クラッド層３、ｎ側光ガイド層４）、活性層５、ｐ側半導体層（キャップ層６、ｐ側光ガイド層７、ｐ型コンタクト層８）がこの順に積層されて、積層体を構成している。この積層体には、共振器長が約８００μｍの共振器が形成されている。
ｐ側半導体層上の中央付近には、ストライプ状の導電層１１が配置されており、この導電層１１の延長線上であって、両方の共振器端面側に、導電層１１と離間して第１埋込層１０が配置している。ここでの導電層１１の長さは約７８７μｍ、幅は約７μｍ、高さは約０．４μｍ、第１埋込層１０の長さはそれぞれ約５．０μｍ、導電層１１と第１埋込層１０との間の距離Ｄは、それぞれ約１．５μｍである。

また、導電層及び第１埋込層１１、１０を埋め込むように、ｐ側半導体層に接触して、第２埋込層９が形成されている。なお、導電層１１と第１埋込層１０との間に、この第２埋込層９の一部が配置して、両者を離間している。
導電層１１及び第２埋込層９の上には、導電層１１に電気的に接続されたｐ側パッド電極１２が形成されている。なお、この実施例では、ｐ側パッド電極１２の側面はいずれも、積層体の対応する側面と面一となっていないが、面一としてもよい。
基板１裏面には、ｎ側電極１４が形成されている。

この半導体レーザ素子の製造方法を以下に示す。
まず、ｎ型ＧａＮからなる基板１をＭＯＶＰＥ反応容器内にセットし、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ₃）、不純物ガスにシランガス（ＳｉＨ₄）を用い、ＳｉをドープしたＡｌ_０．３３Ｇａ_０．６７Ｎよりなるｎ型クラッド層３を成長させる。
続いて、ＴＭＧ及びアンモニアを用い、アンドープのＧａＮからなるｎ側光ガイド層４を成長させる。

次に、トリメチルインジウム（ＴＭＩ）、ＴＭＧ、アンモニア及びシランガスを用い、ＳｉをドープしたＩｎ_０．０２Ｇａ_０．９８Ｎよりなる障壁層を成長させた。シランガスを止め、ＴＭＩ、ＴＭＧ及びアンモニアを用い、アンドープのＩｎ_０．０６Ｇａ_０．９４Ｎよりなる井戸層を成長させる。これを２回繰り返した後、ＴＭＩ、ＴＭＧ及びアンモニアを用い、Ｉｎ_０．０２Ｇａ_０．９８Ｎよりなる障壁層を成長させて、２ペアの多重量子井戸（ＭＱＷ）からなる活性層５（屈折率：約２．５）を成長させる。

ＴＭＩを止め、ＴＭＡ、ＴＭＧ及びアンモニアを用い、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を流し、Ｍｇをドープしたｐ型Ａｌ_０．３０Ｇａ_０．７０Ｎよりなるｐ型キャップ層６を成長させる。

続いて、Ｃｐ_２Ｍｇ、ＴＭＡを止め、アンドープＧａＮよりなるｐ側光ガイド層７を成長させる。
最後に、この上に、ＴＭＧ及びアンモニアを用い、Ｃｐ_２Ｍｇを流し、Ｍｇをドープしたｐ型ＧａＮよりなるｐ型コンタクト層８を成長させる。

図２Ａに示すように、このようにして形成した半導体の積層体１４上に、スパッタ法を用いて、ＩＴＯからなる導電性酸化物層１１ａを、膜厚０．４μｍで形成する。

その後、導電性酸化物層１１ａ上に、ストライプ状のフォトレジスト（ストライプ幅：約７μｍ、共振器の中央に位置する７８７μｍの長さのストライプ、そのストライプからそれぞれ１．５μｍ離間して両側の共振器端面まで設けられた５μｍの長さのストライプ）を形成する。このフォトレジストをマスクとして、例えば、ヨウ化水素ガスを用いた反応性イオンエッチング（ＲＩＥ）により、フォトレジストから露出した導電性酸化物層１１ａを除去する。
これにより、図２Ｂ及び２Ｂ’に示すように、ストライプ状の導電層１１及び第１埋込層１０を形成する。

フォトレジストをそのまま除去せずに、露出した半導体層及びフォトレジスト上に、スパッタを用いて約４００ｎｍ厚のＳｉＯ_２からなる第２埋込層９（屈折率：約１．５）を形成する。このとき同時に側面保護膜も形成することができる。
その後、フォトレジストと、その上に形成された第２埋込層９とを除去する。
これにより、図２Ｃ及び図２Ｃ’に示すように、第２埋込層９が、導電層及び第１埋込層１１、１０を取り囲むように形成される。

ｐ側半導体層のコンタクト抵抗を低減するために、アニールする。
導電性酸化物層１１の上に、ｐ側パッド電極１２を形成する。
また、基板１の裏面を研磨し、研磨したｎ型ＧａＮ基板１の裏面にｎ側電極１４を形成する。
その後、ウェハを、共振器方向に垂直な方向に沿って劈開してバー状とし、その劈開面に共振器面を作製する。

続いて、共振器面に、端面保護膜として誘電体膜を形成する。光出射側は、Ａｌ₂Ｏ₃を膜厚７０ｎｍで形成した。光反射側は、ＺｒＯ₂及びＳｉＯ₂（総膜厚７００ｎｍ）の積層膜で多層誘電体膜を形成する。
最後に共振器方向に平行な方向に分割し、バー状のウェハをチップ化し、半導体レーザ素子を得る。

本実施例の半導体レーザ素子では、導電層とは別個に、第１埋込層を共振器端面付近に配置することにより、共振器端面付近における導電性酸化物層の剥がれ、劈開等の不具合を生じさせることなく、かつ、導電性酸化物層との端面による密着性を良好にして、光の閉じ込めを確実にすることができる。よって、共振器端面から出射されるレーザビームの歪を防止し、良好なＦＦＰパターンを得ることができる。

また、共振器端面への電流の流れを最小限に止めることができ、共振器端面での熱の発生を抑制し、ＣＯＤレベルを向上させることができる。
特に、実施例１の半導体レーザ素子では、図２Ｂ及び２Ｂ’に示すように、導電層及び第１埋込層をＲＩＥにより、同時に形成することができるために、導電性酸化物層の形状及び配置の制御性が良好であり、ひいてはＣＯＤレベルを向上させることができる。
さらに、長寿命化を図ることが可能となる。

なお、実施例１の半導体レーザ素子において、第１埋込膜を形成しない場合には、共振器面付近での急激な閉じ込め係数の変化により、垂直方向のＦＦＰの強度分布において乱れが見られ、レーザ素子の長時間の駆動が困難であることが確認される。
また、第１埋込膜を形成せず、導電層を、共振器の一端面から他端面まで配置した場合には、端面付近での通電による端面劣化を誘発し、他のものと比較してＣＯＤレベルが低い結果が得られ、レーザ素子の長時間の駆動が困難であることが確認される。

実施例２
図３Ａ〜Ｄに示したように、この半導体レーザ素子は、導電層１１の長さを約７９３．５μｍとし、光反射側の共振器端面Ｍと、導電層１１の一端面とを一致させた以外、実質的に実施例１の半導体レーザ素子と同様の構成を有する。

実施例３
図４Ａに示したように、実施例１と同様に形成した積層体１４上に、ＣＶＤ法により、約５００ｎｍ厚のＳｉＯ_２からなる第２埋込層９（屈折率：約１．５）を形成する。
続いて、第２埋込層９上に、ストライプ状の開口部（ストライプ幅：約７μｍ、一端面側では、その端面から約５μｍの長さのストライプと、それに離間して隣接する約７８７μｍの長さのストライプ）を有するフォトレジストを形成し、このフォトレジストをマスクとして、例えば、ＢＨＦを用いたウェットエッチングにより、第２埋込層９の一部を選択的に除去し、図４Ｂ及び４Ｂ’に示すように、２つの独立した溝部１５、１６を形成する。これらの溝部１５、１６は、それぞれ、その底部が半導体層に至り、共振器端面で開放状態となるように形成する。その後、フォトレジストを除去する。

なお、このウェットエッチングに代えて、ドライエッチングを用いてもよい。ドライエッチングを用いることにより、ストライプ幅等の制御が容易となる反面、積層体１４表面にダメージが与えることがあるため、これらを考慮して、適宜適切なエッチング法を選択することが好ましい。

溝部１５、１６を含む第２埋込層９の上全面に、ＩＴＯからなる導電性酸化物層（屈折率：約２．０）を形成する。その上に、溝部１５、１６と対応するパターンを有するフォトレジストを形成し、このフォトレジストをマスクとして、エッチングを行い、光出射側に相当する共振器端面に近い溝部１６と、光反射側に相当する共振器端面に近い溝部１５との内部に、それぞれ電気的に分離されるように、導電層１１及び第１埋込層１０とを埋め込む（図４Ｃ及び４Ｃ’参照）。
続いて、マスクを除去し、図４Ｄ及び４Ｄ’に示すように、第２埋込層９、導電層１１及び第１埋込層１０が形成されたウェハの表面全面に、ＩＴＯからなる導電性酸化物層１１ａを形成する。
その上に、導電層１１及び第２埋込層９上の一部にパターンを有するフォトレジストを形成し、このフォトレジストをマスクとして、エッチングを行い、溝部１５と第２埋込層９上の一部に、導電性酸化物層１１をパターニングする（図４Ｅ’参照）。このパターニングした導電性酸化物層１１は、オーミック電極として機能させることができる。
これ以降、実施例１と同様にして、半導体レーザ素子を形成する。
これにより、実施例１と同様の効果を得ることができる。

実施例４
この実施例の半導体レーザ素子では、導電層の長さを７７７μｍで形成し、第１埋込層両側の共振器端面から、第１埋込層１０の長さを１０μｍ、第２埋込層を１．５μｍとして形成し、導電層の端面から共振器端面までの露出した半導体層を埋め込む。それ以外は、実施例１と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様の効果が得られる。

実施例５
この実施例の半導体レーザ素子では、導電層の長さを７８４μｍで形成し、第１埋込層両側の共振器端面から、第１埋込層１０の長さを５μｍ、第２の埋込層を３μｍ程度離間させて形成し、導電層の端面から共振器端面までの露出した半導体層を埋め込む。それ以外は、実施例１と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例1と同様の効果が得られる。

実施例６
この実施例の半導体レーザ素子では、導電層及び第１埋込層１１、１０のストライプ幅を１０μｍにする以外、実施例１と同様に半導体レーザ素子を形成する。
この実施例の半導体レーザ素子では、実施例１と同様の効果に加え、溝部を広くすることにより、高出力化が可能となる。
つまり、レーザ素子を高出力化すると、一般に発熱が大きくなるが、このように、溝部を広くすることにより、特に発熱の顕著な共振器端面における発熱を低減することができ、同等の寿命特性やＣＯＤレベルを得ることができる。

実施例７
この実施例の半導体レーザ素子は、各半導体層を以下の表に示す構成として、発振波長を４４０〜４５０ｎｍ程度のレーザ素子とする以外、実施例１に準じて積層体を形成し、実施例１と同様に半導体レーザ素子を形成する。

なお、本願表中、「ｎ−」は、ｎ型不純物のドープを示し、「ｐ−」は、ｐ型不純物のドープを示す。
この実施例の半導体レーザ素子では、実施例１と同様の効果を得ることができる。

本発明は、レーザ素子のみならず、発光ダイオード（ＬＥＤ）等の発光素子の製造方法に利用することができる。

本発明の半導体レーザ素子の構造を示す斜視図Ａ、正面図Ｂ、平面図Ｃ、側面図Ｄである。 本発明の半導体レーザ素子の製造方法を説明するための要部の概略製造工程図である。 本発明の別の半導体レーザ素子の構造を示す斜視図Ａ、正面図Ｂ、平面図Ｃ、側面図Ｄである。 本発明の半導体レーザ素子の別の製造方法を説明するための要部の概略製造工程図である。 本発明の別の半導体レーザ素子の構造を示す斜視図Ａ、正面図Ｂ、平面図Ｃ、側面図Ｄである。

符号の説明

１ 基板
３ ｎ型クラッド層
４ ｎ側光ガイド層
５ 活性層
６ キャップ層
７ ｐ側光ガイド層
８ ｐ型コンタクト層
９ 第２埋込層
１０ 第１埋込層
１１ 導電層
１１ａ、１１ｂ 導電性酸化物層
１２ ｐ側パッド電極
１４ ｎ側電極
１５、１６ 溝部
２２ ｎ側パッド電極
２４ 積層体

Claims (10)

1. 第１導電型半導体層、活性層及び第２導電型半導体層からなり、共振器を備えた積層体と、
   前記第２導電型半導体層上に接触して設けられたストライプ状の導電層と、
   前記第２導電型半導体層上に接触し、前記導電層の延長線上に配置され、前記導電層の屈折率以下の屈折率を有する第１埋込層とを有することを特徴とする半導体レーザ素子。
2. さらに、前記第２導電型半導体層上に接触し、前記導電層に沿って両側に配置された絶縁性の材料で形成されてなる第２埋込層を有する請求項１に記載の半導体レーザ素子。
3. 前記第１埋込層は、前記導電層と分離して配置されてなる請求項１又は２に記載の半導体レーザ素子。
4. 前記導電層及び第１埋込層は、同じ材料で形成され、前記導電層と第１埋込層との間に、絶縁性の材料で形成された第２埋込層が配置されてなる請求項３に記載の半導体レーザ素子。
5. 前記第１埋込層は、前記導電層と屈折率が異なり、前記導電層と接触して、共振器面側に配置されてなる請求項１又は２に記載の半導体レーザ素子。
6. 前記第１埋込層の一端面が、共振器端面まで形成されている請求項１から５いずれか１つに記載の半導体レーザ素子。
7. 前記導電層は、導電性酸化物で形成されてなる請求項１から６いずれか１つに記載の半導体レーザ素子。
8. 前記導電層及び第１埋込層は、前記第２埋込層よりも大きく、前記活性層よりも小さい屈折率を有する請求項１から７のいずれか１つに記載の半導体レーザ素子。
9. 前記第２埋込層は、ＳｉＯ_２、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＳｉＮ、ＡｌＮ及びＡｌＧａＮからなる群から選択される材料により形成されてなる請求項１から８のいずれか１つに記載の半導体レーザ素子。
10. 発振波長が４４０ｎｍ以上である請求項１から９のいずれか１つに記載の半導体レーザ素子。

Images