JP2010040618A - リードフレーム、半導体装置、及び半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010040618A
JP2010040618A JP2008199186A JP2008199186A JP2010040618A JP 2010040618 A JP2010040618 A JP 2010040618A JP 2008199186 A JP2008199186 A JP 2008199186A JP 2008199186 A JP2008199186 A JP 2008199186A JP 2010040618 A JP2010040618 A JP 2010040618A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
recess
lead frame
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008199186A
Other languages
English (en)
Other versions
JP5097639B2 (ja
Inventor
Kenji Nishikawa
健次 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008199186A priority Critical patent/JP5097639B2/ja
Priority to US12/458,951 priority patent/US8164203B2/en
Publication of JP2010040618A publication Critical patent/JP2010040618A/ja
Priority to US13/427,777 priority patent/US8487454B2/en
Application granted granted Critical
Publication of JP5097639B2 publication Critical patent/JP5097639B2/ja
Priority to US13/933,498 priority patent/US8786112B2/en
Priority to US14/268,847 priority patent/US9029195B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】複数種類の半導体チップそれぞれの搭載位置を容易に認識できるようにする。
【解決手段】リードフレーム１００は、ダイパッド１０１、第１の凹部１１２、及び第２の凹部１２２を備える。ダイパッド１０１は、第１の半導体チップ２００が搭載される。第１の凹部１１２は第１の半導体チップ２００の搭載領域１１０を示しており、第２の凹部１２２は第２の半導体チップ３００の搭載領域１２０を示している。第１の凹部１１２と第２の凹部１２２は、形状及び大きさの少なくとも一方が異なる。
【選択図】図１

Description

本発明は、半導体チップの搭載位置の確認を容易に行えるリードフレーム、半導体装置、及び半導体装置の製造方法に関する。
半導体チップをリードフレームに実装した半導体装置において、半導体チップをリードフレームのダイパッド上に精度よく載置する必要がある。また、半導体チップの搭載位置の確認を容易に行えるようにすると、不良品を容易に選別できるようになる。
例えば特許文献１には、ダイアイランド（ダイパッド）に、半導体チップの位置決めの標識となる凹部又は凸部を設ける技術が開示されている。また特許文献２には、ダイパッドにおける半導体チップの載置部の外側に、溝を形成する技術が開示されている。
実開昭６２−１６３９６２号公報 特開２００７−１３４６５９号公報
一つのリードフレームに複数の半導体チップを搭載することがある。また、一種類のリードフレームに互いに異なる半導体チップを搭載することにより、複数種類の半導体装置を製造することがある。これらの場合には、複数種類の半導体チップそれぞれの搭載位置を容易に認識できるようにするのが好ましい。
本発明によれば、半導体チップが搭載されるダイパッドと、
前記ダイパッドに形成され、第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なるリードフレームが提供される。
この発明によれば、第１の凹部、凸部、または孔と、第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なる。従って、第１の半導体チップ及び第２の半導体チップそれぞれの搭載位置を容易に認識することができる。
本発明によれば、上記したリードフレームと、
前記リードフレームの前記ダイパッドに搭載された前記第１の半導体チップと、
を備える半導体装置が提供される。
本発明によれば、第１の半導体チップ及び第２の半導体チップの少なくとも一方を、リードフレームのダイパッド上に搭載する工程と、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程と、
を有する半導体装置の製造方法であって、
前記リードフレームは、
前記ダイパッドに形成され、前記第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、前記第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なり、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程において、前記第１の半導体チップが搭載されている場合は前記第１の凹部、凸部、または孔と前記第１の半導体チップの相対位置に基づいて前記第１の半導体チップの搭載位置を検査し、前記第２の半導体チップが搭載されている場合は前記第２の凹部、凸部、または孔と前記第２の半導体チップの相対位置に基づいて前記第２の半導体チップの搭載位置を検査する半導体装置の製造方法が提供される。
本発明によれば、第１の半導体チップ及び第２の半導体チップそれぞれの搭載位置を容易に認識することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、第１の実施形態にかかる半導体装置の平面図である。この半導体装置は、リードフレーム１００、第１の半導体チップ２００、及び第２の半導体チップ３００を備える。リードフレーム１００は、ダイパッド１０１、第１の凹部１１２、及び第２の凹部１２２を備える。ダイパッド１０１は、第１の半導体チップ２００が搭載される。第１の凹部１１２は第１の半導体チップ２００の搭載領域１１０を示しており、第２の凹部１２２は第２の半導体チップ３００の搭載領域１２０を示している。第１の凹部１１２と第２の凹部１２２は、形状及び大きさの少なくとも一方が異なる。本図に示す例において、第１の凹部１１２と第２の凹部１２２は略円形であり、大きさが異なる。具体的には、第１の凹部１１２は第２の凹部１２２より大きい。
第１の凹部１１２及び第２の凹部１２２は、例えば径が０．０５ｍｍ以上０．３ｍｍ以下であり、例えば深さが０．０１ｍｍ以上０．０５ｍｍ以下である。第１の凹部１１２及び第２の凹部１２２は、いずれも第１の半導体チップ２００の搭載領域１１０及び第２の半導体チップ３００の搭載領域１２０の外側に位置している。
なお、第１の凹部１１２の代わりに第１の凸部又は孔を用いても良いし、第２の凹部１２２の代わりに第２の凸部又は孔を用いても良い。
本図に示す例において第２の半導体チップ３００は、第１の半導体チップ２００より小さく、第１の半導体チップ２００上に搭載されている。そして第２の半導体チップ３００の搭載領域１２０は、第１の半導体チップ２００の搭載領域１１０の内部に位置している。
ダイパッド１０１は、略正方形又は略長方形であり、第１の凹部１１２及び第２の凹部１２２をそれぞれ複数有している。第１の半導体チップ２００の搭載領域１１０は、隣り合う第１の凹部１１２を直線で結ぶことにより定義される。また第２の半導体チップ３００の搭載領域１２０は、第１の半導体チップ２００の搭載領域１１０を介して互いに対向する第２の凹部１２２を直線で結ぶことにより、定義される。
本図に示す例において、第１の凹部１１２で定義された第１の半導体チップ２００の搭載領域１１０は、第１の半導体チップ２００より大きく、第１の半導体チップ２００の搭載位置の許容範囲を示している。また第２の凹部１２２で定義された第２の半導体チップ３００の搭載領域１２０も、第２の半導体チップ３００より大きく、第２の半導体チップ３００の搭載位置の許容範囲を示している。なお、第１の半導体チップ２００の搭載領域１１０が第１の半導体チップ２００と同じ形状を有するようにして、搭載領域１１０が設計上の第１の半導体チップ２００の搭載位置を示すようにしてもよい。また第２の半導体チップ３００の搭載領域１２０が第２の半導体チップ３００と同じ形状を有するようにして、搭載領域１２０が設計上の第２の半導体チップ３００の搭載位置を示すようにしてもよい。
図２は、図１に示した半導体装置の断面図である。本図において半導体装置は、図１に示した構成に加えて、ワイヤ４１０，４２０及び封止樹脂５００を備えている。ワイヤ４１０は第１の半導体チップ２００のパッド（図示せず）とリードフレーム１００のインナーリード（図示せず）とを接続しており、ワイヤ４２０は第２の半導体チップ３００のパッド（図示せず）とリードフレーム１００のインナーリード（図示せず）とを接続している。
封止樹脂５００は、リードフレーム１００のダイパッドの表面、インナーリード、第１の半導体チップ２００、第２の半導体チップ３００、及びワイヤ４１０，４２０を封止している。本図に示す例において、封止樹脂５００の下面にはリードフレーム１００のダイパッド１０１の下面が露出している。
図３は、図２の変形例を示す断面図である。本図に示す半導体装置は、ダイパッド１０１の下面も封止樹脂５００で封止されている点を除いて、図２に示した半導体装置と同様の構成である。
次に、図１〜３に示した半導体装置の製造方法を説明する。まず、リードフレーム１００を準備し、リードフレーム１００に第１の凹部１１２及び第２の凹部１２２を形成する。第１の凹部１１２及び第２の凹部１２２は、例えばジグをリードフレーム１００のダイパッド１０１に上方から押圧することにより、圧痕として形成される。
なお、第１の凹部１１２及び第２の凹部１２２の代わりに凸部が用いられる場合、これらの凸部は、例えばジグをリードフレーム１００のダイパッド１０１に下方から押圧することにより、圧痕として形成される。また第１の凹部１１２及び第２の凹部１２２の代わりに孔が用いられる場合、孔は、例えば打ち抜きパンチを用いて形成される。
次いで第１の半導体チップ２００をダイパッド１０１上に搭載し、さらに第２の半導体チップ３００を第１の半導体チップ２００上に搭載する。ここで第１の半導体チップ２００を搭載する装置は、画像処理またはセンサーによって第１の凹部１１２を認識することにより、第１の半導体チップ２００の搭載位置を定める。また第２の半導体チップ３００を搭載する装置は、画像処理またはセンサーによって第２の凹部１２２を認識することにより、第２の半導体チップ３００の搭載位置を定める。
次いで、ワイヤ４１０を用いて、第１の半導体チップ２００のパッドをリードフレーム１００のインナーリードに接続する。また、ワイヤ４２０を用いて、第２の半導体チップ３００のパッドをリードフレーム１００のインナーリードに接続する。
次いで、第１の凹部１１２と第１の半導体チップ２００の相対位置に基づいて第１の半導体チップ２００の搭載位置を目視で検査し、かつ第２の凹部１２２と第２の半導体チップ３００の相対位置に基づいて第２の半導体チップ３００の搭載位置を目視で検査する。詳細には、第１の凹部１１２により定義される搭載領域１１０から第１の半導体チップ２００がはみ出していない場合に、第１の半導体チップ２００の搭載位置は正常であると判断する。また第２の凹部１２２により定義される搭載領域１２０から第２の半導体チップ３００がはみ出していない場合に、第２の半導体チップ３００の搭載位置は正常であると判断する。
第１の半導体チップ２００の搭載位置及び第２の半導体チップ３００の搭載位置の双方が正常であった場合、モールドを用いて封止樹脂５００を形成し、リードフレーム１００のダイパッド１０１、インナーリード、第１の半導体チップ２００、第２の半導体チップ３００、及びワイヤ４１０，４２０を封止する。半導体装置が図３に示した構成を有しており、かつ第１の凹部１１２及び第２の凹部１２２の代わりに孔が形成されていた場合、この孔内にも封止樹脂５００が入り込むため、封止樹脂５００とリードフレーム１００の密着性が向上する。
次に、本実施形態の作用効果について説明する。第１の凹部１１２は第１の半導体チップ２００の搭載領域１１０を示しており、第２の凹部１２２は第２の半導体チップ３００の搭載領域１２０を示している。第１の凹部１１２と第２の凹部１２２は、形状及び大きさの少なくとも一方が異なっている。このため、画像処理またはセンサー並びに目視のいずれの場合においても、第１の半導体チップ２００の搭載領域１１０と、第２の半導体チップ３００の搭載領域１２０それぞれを、容易に認識することができる。
具体的には、半導体チップをダイパッド１０１に搭載する装置は、第１の半導体チップ２００の搭載領域１１０、及び第２の半導体チップ３００の搭載領域１２０それぞれを容易に認識することができる。また、第１の半導体チップ２００及び第２の半導体チップ３００それぞれの搭載位置の検査を目視で行う場合においても、第１の半導体チップ２００の搭載領域１１０、及び第２の半導体チップ３００の搭載領域１２０それぞれを容易に認識することができる。
また、ジグをダイパッド１０１に押圧することにより、第１の凹部１１２及び第２の凹部１２２を形成することができるため、第１の凹部１１２及び第２の凹部１２２の形成コストを低くすることができる。
また、第１の凹部１１２及び第２の凹部１２２はダイパッド１０１を貫通していないため、ダイパッド１０１の強度が低下することを抑制でき、また、ダイパッド１０１の平坦度が低下することを抑制できる。
なお、１種類のリードフレーム１００を用いて、ダイパッド１０１に第１の半導体チップ２００のみを搭載した第１の半導体装置と、ダイパッド１０１に第２の半導体チップ３００のみを搭載した第２の半導体装置を製造してもよい。このようにすることにより、１種類のリードフレーム１００をチップサイズの異なる第１、第２の半導体装置に共用することができる。また、この場合においても上記した効果を得ることができる。
図４は、第２の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、ダイパッド１０１の平面形状を除いて第１の実施形態に示した半導体装置と同様の構成である。本実施形態において、ダイパッド１０１は略八角形を有している。
本実施形態のようにダイパッド１０１が複雑な形状を有している場合には、ダイパッド１０１の端から第１の半導体チップ２００及び第２の半導体チップ３００の距離がわかりにくい。このため、ダイパッド１０１の端からの距離に基づいて第１の半導体チップ２００及び第２の半導体チップ３００の搭載位置を検査することは難しい。これに対して本実施形態は、第１の凹部１１２によって第１の半導体チップ２００の搭載領域１１０を定めており、かつ第２の凹部１２２によって第２の半導体チップ３００の搭載領域１２０を定めている。このため、容易に第１の半導体チップ２００及び第２の半導体チップ３００の搭載位置を検査することができる。
図５は、第３の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、第１の凹部１１２と第２の凹部１２２の形状が異なる点を除いて、第１の実施形態と同様の効果を得ることができる。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１の凹部１１２と第２の凹部１２２を同じ大きさにすることができるため、第１の凹部１１２及び第２の凹部１２２のいずれも目視で確認しやすくなる。
図６は、第４の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、第２の半導体チップ３００の上に第３の半導体チップ６００が搭載されている点、及びダイパッド１０１に複数の第３の凹部１３２が形成されている点を除いて、第１の実施形態にかかる半導体装置と同様の構成である。第３の凹部１３２は、第１の凹部１１２及び第２の凹部１２２と同一工程で形成される。
第３の半導体チップ６００は第２の半導体チップ３００より小さい。第３の凹部１３２は、第１の凹部１１２及び第２の凹部１２２の双方と、形状及び大きさのいずれか一方が異なる。また複数の第３の凹部１３２は、第３の半導体チップ６００の搭載領域１３０を示している。搭載領域１３０は、第２の半導体チップ３００の搭載領域１２０を介して互いに対向する第３の凹部１３２を直線で結ぶことにより、定義される。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第３の半導体チップ６００の搭載及び搭載位置の検査も、第１の半導体チップ２００及び第２の半導体チップ３００の搭載及び搭載位置の検査と同様に行うことができる。
図７は、第５の実施形態にかかる半導体装置の平面図であり、第４の実施形態における図６に相当する。この半導体装置は、第２の半導体チップ３００及び第３の半導体チップ６００の双方が第１の半導体チップ２００の上に搭載されている点を除いて、第４の実施形態と同様の構成である。
本実施形態によっても第４の実施形態と同様の効果を得ることができる。
図８は、第６の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、第２の半導体チップ３００が第１の半導体チップ２００上ではなくリードフレーム１００のダイパッド１０１上に搭載されている点を除いて、第１の実施形態と同様の構成である。
本実施形態においても第１の実施形態と同様の効果を得ることができる。
図９は第７の実施形態にかかる半導体装置の平面図であり、図１０は図９に示した半導体装置の断面概略図である。この半導体装置は、以下の点を除いて第１の実施形態と同様の構成である。まず、第１の半導体チップ２００がリードフレーム１００のダイパッド１０１の第１面上に搭載されており、第２の半導体チップ３００がダイパッド１０１の第１面とは反対側の面である第２面上に搭載されている。そして第１の凹部１１２がダイパッド１０１の第１面に形成されており、第２の凹部１２２がダイパッド１０１の第２面に形成されている。
本実施形態によれば、ダイパッド１０１の第１面に形成された第１の凹部１１２と、ダイパッド１０１の第２面に形成された第２の凹部１２２は、形状及び大きさの少なくとも一方が異なる。このため、第１の半導体チップ２００を搭載すべき面、及び第２の半導体チップ３００を搭載すべき面それぞれを容易に把握することができる。従って、第１の半導体チップ２００の搭載面と第２の半導体チップ３００の搭載面を間違える可能性が低くなる。
図１１は第８の実施形態にかかる半導体装置の平面図であり、図１２は図１１に示した半導体装置の断面概略図である。この半導体装置は、以下の点を除いて、第４の実施形態と同様の構成である。まず、リードフレーム１００のダイパッド１０１の第１面上には、第１の半導体チップ２００及び第２の半導体チップ３００が搭載されている。ダイパッド１０１の第１面とは反対側の面である第２面上には、第３の半導体チップ６００が搭載されている。また、ダイパッド１０１の第１面には第１の凹部１１２及び第２の凹部１２２が形成されており、ダイパッド１０１の第２面には第３の凹部１３２が形成されている。
図１２に示すように、本実施形態において第２の半導体チップ３００は、一部のワイヤ４２０を介してリードフレーム１００に直接接続しており、残りのワイヤ４２０を介して第１の半導体チップ２００に接続している。また第３の半導体チップ６００は、ワイヤ４３０を介してリードフレーム１００に直接接続している。
本実施形態によっても第４の実施形態と同様の効果を得ることができる。また、ダイパッド１０１の第１面に形成された第１の凹部１１２及び第２の凹部１２２と、ダイパッド１０１の第２面に形成された第３の凹部１３２は、形状及び大きさの少なくとも一方が異なる。このため、第１の半導体チップ２００及び第２の半導体チップ３００を搭載すべき面と第３の半導体チップ６００を搭載すべき面それぞれを容易に把握することができる。従って、第１の半導体チップ２００及び第２の半導体チップ３００の搭載面、並びに第３の半導体チップ６００の搭載面を間違える可能性が低くなる。
なお第７の実施形態において、第１の凹部１１２と第２の凹部１２２は大きさ及び形状が同じであっても良い。また第８の実施形態において、第３の凹部１３２は、第１の凹部１１２又は第２の凹部１２２と大きさ及び形状が同じであっても良い。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第１の実施形態にかかる半導体装置の平面図である。 図１に示した半導体装置の断面図である。 図２の変形例を示す断面図である。 第２の実施形態にかかる半導体装置の平面図である。 第３の実施形態にかかる半導体装置の平面図である。 第４の実施形態にかかる半導体装置の平面図である。 第５の実施形態にかかる半導体装置の平面図である。 第６の実施形態にかかる半導体装置の平面図である。 第７の実施形態にかかる半導体装置の平面図である。 図９に示した半導体装置の断面図である。 第８の実施形態にかかる半導体装置の平面図である。 図１１に示した半導体装置の断面図である。
符号の説明
１００ リードフレーム
１０１ ダイパッド
１１０ 第１の半導体チップの搭載領域
１１２ 第１の凹部
１２０ 第２の半導体チップの搭載領域
１２２ 第２の凹部
１３０ 第３の半導体チップの搭載領域
１３２ 第３の凹部
２００ 第１の半導体チップ
３００ 第２の半導体チップ
４１０ ワイヤ
４２０ ワイヤ
４３０ ワイヤ
５００ 封止樹脂
６００ 第３の半導体チップ

Claims (9)

  1. 半導体チップが搭載されるダイパッドと、
    前記ダイパッドに形成され、第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
    前記ダイパッドに形成され、第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
    を備え、
    前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なるリードフレーム。
  2. 請求項１に記載のリードフレームにおいて、
    前記第２の半導体チップは、前記第１の半導体チップより小さく、かつ前記第１の半導体チップ上に搭載され、
    前記ダイパッドにおいて、前記第２の半導体チップの搭載領域は、前記第１の半導体チップの搭載領域の内部に位置するリードフレーム。
  3. 請求項２に記載のリードフレームにおいて、
    前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔とを、それぞれ複数有しており、
    隣り合う前記第１の凹部、凸部、または孔を結ぶことにより、前記第１の半導体チップの搭載領域が定義され、
    前記第１の半導体チップの搭載領域を介して互いに対向する前記第２の凹部、凸部、または孔を結ぶことにより、前記第２の半導体チップの搭載領域が定義されるリードフレーム。
  4. 請求項１に記載のリードフレームにおいて、
    前記第１の凹部、凸部、または孔は、前記ダイパッドの第１面に形成され、
    前記第２の凹部、凸部、または孔は、前記ダイパッドの第１面とは反対側の面である第２面に形成されているリードフレーム。
  5. 請求項２に記載のリードフレームにおいて、
    前記第１の凹部、凸部、または孔、並びに前記第２の凹部、凸部、または孔は、前記ダイパッドの第１面に形成され、
    さらに、前記ダイパッドの第１面とは反対側の面である第２面に形成されており、第３の半導体チップの搭載領域を示す第３の凹部、凸部、または孔を備えるリードフレーム。
  6. 請求項１〜５のいずれか一つに記載のリードフレームと、
    前記リードフレームの前記ダイパッドに搭載された前記第１の半導体チップと、
    を備える半導体装置。
  7. 第１の半導体チップ及び第２の半導体チップの少なくとも一方を、リードフレームのダイパッド上に搭載する工程と、
    前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程と、
    を有する半導体装置の製造方法であって、
    前記リードフレームは、
    前記ダイパッドに形成され、前記第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
    前記ダイパッドに形成され、前記第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
    を備え、
    前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なり、
    前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程において、前記第１の半導体チップが搭載されている場合は前記第１の凹部、凸部、または孔と前記第１の半導体チップの相対位置に基づいて前記第１の半導体チップの搭載位置を検査し、前記第２の半導体チップが搭載されている場合は前記第２の凹部、凸部、または孔と前記第２の半導体チップの相対位置に基づいて前記第２の半導体チップの搭載位置を検査する半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記第１の半導体チップは前記第２の半導体チップより大きく、
    前記第１の半導体チップ及び第２の半導体チップの少なくとも一方を前記ダイパッド上に搭載する工程において、前記第１の半導体チップを前記ダイパッド上に搭載し、かつ前記第２の半導体チップを前記第１の半導体チップ上に搭載する半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記リードフレームは、前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔とを、それぞれ複数有しており、
    隣り合う前記第１の凹部、凸部、または孔を結ぶことにより、前記第１の半導体チップの搭載領域が定義され、
    前記第１の半導体チップの搭載領域を介して互いに対向する前記第２の凹部、凸部、または孔を結ぶことにより、前記第２の半導体チップの搭載領域が定義される半導体装置の製造方法。
JP2008199186A 2008-08-01 2008-08-01 リードフレーム及び半導体装置 Active JP5097639B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008199186A JP5097639B2 (ja) 2008-08-01 2008-08-01 リードフレーム及び半導体装置
US12/458,951 US8164203B2 (en) 2008-08-01 2009-07-28 Leadframe, semiconductor device, and method of manufacturing the same
US13/427,777 US8487454B2 (en) 2008-08-01 2012-03-22 Leadframe, semiconductor device, and method of manufacturing the same
US13/933,498 US8786112B2 (en) 2008-08-01 2013-07-02 Leadframe, semiconductor device, and method of manufacturing the same
US14/268,847 US9029195B2 (en) 2008-08-01 2014-05-02 Leadframe, semiconductor device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008199186A JP5097639B2 (ja) 2008-08-01 2008-08-01 リードフレーム及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012209197A Division JP5566433B2 (ja) 2012-09-24 2012-09-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010040618A true JP2010040618A (ja) 2010-02-18
JP5097639B2 JP5097639B2 (ja) 2012-12-12

Family

ID=41607484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008199186A Active JP5097639B2 (ja) 2008-08-01 2008-08-01 リードフレーム及び半導体装置

Country Status (2)

Country Link
US (4) US8164203B2 (ja)
JP (1) JP5097639B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2216128B1 (en) * 2002-03-12 2016-01-27 Hamamatsu Photonics K.K. Method of cutting object to be processed
JP5097639B2 (ja) * 2008-08-01 2012-12-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置
WO2010073520A1 (ja) * 2008-12-26 2010-07-01 パナソニック株式会社 固体撮像デバイスおよびその製造方法
US8205397B2 (en) * 2009-08-25 2012-06-26 Hot Edge, Inc. Roof edge cable raceway and method of forming same
DE102019118174B3 (de) 2019-07-04 2020-11-26 Infineon Technologies Ag Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
CN110323198B (zh) * 2019-07-26 2024-04-26 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法
CN112563147B (zh) * 2020-12-07 2023-05-12 英特尔产品（成都）有限公司 用于检测半导体芯片产品脱袋的方法、装置和系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185159U (ja) * 1984-11-08 1986-06-04

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5684360A (en) 1979-12-06 1981-07-09 Nippon Steel Chemical Co Manufacture of lightweight material
JPS5818948A (ja) 1981-07-27 1983-02-03 Toshiba Corp リ−ドフレ−ム
JPS6185159A (ja) 1984-10-03 1986-04-30 Hoshino Bussan Kk 多種の麺を連続切替え製造する方法および装置
JPS62163962A (ja) 1986-01-14 1987-07-20 Nec Corp 超音波顕微鏡
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6683368B1 (en) * 2000-06-09 2004-01-27 National Semiconductor Corporation Lead frame design for chip scale package
TW541672B (en) * 2001-11-09 2003-07-11 Advanced Semiconductor Eng Semiconductor chip manufacturing method, its product and leadframe
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP2007134659A (ja) 2005-11-14 2007-05-31 Sharp Corp リードフレーム、半導体装置、半導体装置の製造方法、および、電子機器
JP4967610B2 (ja) 2006-11-09 2012-07-04 株式会社デンソー 半導体装置
US7915719B2 (en) * 2007-09-28 2011-03-29 Renesas Electronics Corporation Semiconductor device
JP5097639B2 (ja) * 2008-08-01 2012-12-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185159U (ja) * 1984-11-08 1986-06-04

Also Published As

Publication number Publication date
US9029195B2 (en) 2015-05-12
US20100025839A1 (en) 2010-02-04
US8164203B2 (en) 2012-04-24
US20140242734A1 (en) 2014-08-28
US20120175760A1 (en) 2012-07-12
US8786112B2 (en) 2014-07-22
US8487454B2 (en) 2013-07-16
US20130285227A1 (en) 2013-10-31
JP5097639B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5097639B2 (ja) リードフレーム及び半導体装置
JP5566433B2 (ja) 半導体装置の製造方法
TWI409926B (zh) 導線架
US9448216B2 (en) Gas sensor device with frame passageways and related methods
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
JP2009170476A (ja) 半導体装置および半導体装置の製造方法
JP2018056369A (ja) 半導体装置の製造方法
JP2008108872A (ja) モールドパッケージおよびその製造方法
US11756919B2 (en) Wedge tool, bonding device, and bonding inspection method
JP2007294568A (ja) 半導体装置
JP2010087173A (ja) 半導体装置の製造方法及び半導体装置
JP3144633U (ja) リードフレームおよび半導体装置
JP5971171B2 (ja) 絶縁基板及びその製造方法、半導体装置
CN102420149A (zh) 树脂密封型半导体装置的制造方法、树脂密封型半导体装置及该半导体装置用的引线框架
JP2012114115A (ja) リードフレームとそれを用いた半導体装置の製造方法
US20060197199A1 (en) Leadframe, coining tool, and method
CN106469689A (zh) 电子元件及其形成方法
JP2008166351A (ja) 半導体装置
US11600557B2 (en) Packaged device having selective lead pullback for dimple depth control
JP2010197309A (ja) Ｍｅｍｓセンサ及びその製造方法
JP2009099946A (ja) 半導体装置
JP2010003909A (ja) 半導体装置の製造方法
JP2008145171A (ja) リードフレームの検査方法及びその装置
JP2008053515A (ja) 半導体装置およびその製造方法
JP2007109719A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Ref document number: 5097639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350