JP2010040586A - 半導体装置の製造方法およびこれに用いられる半導体ウェハ - Google Patents
半導体装置の製造方法およびこれに用いられる半導体ウェハ Download PDFInfo
- Publication number
- JP2010040586A JP2010040586A JP2008198667A JP2008198667A JP2010040586A JP 2010040586 A JP2010040586 A JP 2010040586A JP 2008198667 A JP2008198667 A JP 2008198667A JP 2008198667 A JP2008198667 A JP 2008198667A JP 2010040586 A JP2010040586 A JP 2010040586A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- wafer
- conductivity type
- semiconductor wafer
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ウェハ面内ばらつきが小さく収率の高い半導体装置を提供する。また、サージクランプ電圧の上昇を抑制し、サージ吸収性能に優れたツェナーダイオードを提供する。
【解決手段】第1導電型の半導体ウェハ1表面に、エピタキシャル成長法により所望の厚さの前記半導体ウェハよりも低濃度の第1導電型の不純物濃度を有するエピタキシャル成長層1eを形成し、前記エピタキシャル成長層表面から拡散し、前記第1の不純物が、前記半導体ウェハ中の前記第1導電型を有する第2の不純物が前記半導体ウェハ中から拡散して存在する深さまで拡散して到達させ、前記エピタキシャル成長層の厚さ全体にわたって前記第1および第2の不純物を拡散させることにより、比抵抗の面内均一性に優れたウエハを得る。該ウエハに、第2導電型を有する第3の不純物を導入し、該第2導電型の不純物領域および前記第1導電型の半導体とでツェナーダイオードを形成する。
【選択図】図2
【解決手段】第1導電型の半導体ウェハ1表面に、エピタキシャル成長法により所望の厚さの前記半導体ウェハよりも低濃度の第1導電型の不純物濃度を有するエピタキシャル成長層1eを形成し、前記エピタキシャル成長層表面から拡散し、前記第1の不純物が、前記半導体ウェハ中の前記第1導電型を有する第2の不純物が前記半導体ウェハ中から拡散して存在する深さまで拡散して到達させ、前記エピタキシャル成長層の厚さ全体にわたって前記第1および第2の不純物を拡散させることにより、比抵抗の面内均一性に優れたウエハを得る。該ウエハに、第2導電型を有する第3の不純物を導入し、該第2導電型の不純物領域および前記第1導電型の半導体とでツェナーダイオードを形成する。
【選択図】図2
Description
本発明は半導体装置の製造方法およびこれに用いられる半導体ウェハにかかり、特にツェナーダイオードのツェナー電圧特性の高精度化に関する。
通常、ツェナーダイオードの製造に際しては、図9に一例を示すように、チョクラルスキー(CZ)引き上げ法で形成したN型のシリコンウェハ1を出発材料とし、このシリコンウェハにイオン注入や拡散を行なうことでボロンなどのP型不純物2を導入し、PN接合を形成して、所望のツェナー電圧を有する素子を形成している。3は保護膜、4は表面電極である。
CZ引き上げ法で形成したシリコンウェハを用いて形成したツェナーダイオードは、ウェハ面内において大きなツェナー電圧ばらつきがあった、すなわちN型のシリコンウェハは、CZ法により形成されたインゴットをスライスして形成されるが、CZ法では、不純物が単結晶インゴットの中心よりに偏析するという物理的特性を有している。このため、ウェハの面内不純物濃度は、図10に示すように、ウェハの中心部で高く、ウェハの外周ほど低くなるという傾向がある。
そして、中心部で不純物濃度が高いウェハ表面にP型不純物を導入して形成されるPN接合においては、ウェハ中心部でバンドギャップが小さくなり、図11に示すように、ツェナー電圧はウェハ中心部で低くなる。
このためツェナー電圧Vzは中心部が低く外周部ほど高くなりばらつきが大きくなっていた。このようにばらつきのあるウェハでは細分化されたVz規格を満足して製品化され、出荷し得る素子数が少なく制限され、収率が低下するため、結果的に製品コストが高騰するという問題があった。
CZ法で形成した4インチのN型シリコンウェハにP型不純物を導入して形成したツェナーダイオードのウェハ面内比抵抗(左軸)およびツェナー電圧(右軸)は図12のウェハ面内位置に対して図13に示すようにツェナー電圧Vzはウェハ中心部が低く外周部ほど高くなりばらつきが大きくなっている。
一方、近年特に、ツェナーダイオードに求められる特性範囲は極めて小さくなってきており、図14にツェナーダイオードの基板抵抗とツェナー電圧との関係を示すように、アバランシェを生じる電圧であるツェナー電圧(Vz)は、ウェハ面内でばらつきが生じ易く、ばらつき幅Wに対して求められる規格幅W0は極めて小さく、良品となる素子数、収率は低下する一方であり、極めて深刻な問題となっている。
そこで、抵抗が場所的に不均一に分布する一導電型の半導体ウェハに他導電型の不純物を注入してツェナーダイオードを形成するにあたり、高濃度の一導電型の基板の裏面にエピタキシャル成長によって所定厚の低濃度の一導電型の半導体層を形成し、この低濃度一導電型の半導体層にイオン注入によって所定量の一導電型不純物をドーピングすることで、低濃度の一導電型の半導体層の表面から所定の深さまでを、所望の一導電型の高濃度不純物濃度の半導体層とし、この高濃度一導電型の半導体層の所定箇所に低導電型の半導体層を形成するようにしたツェナーダイオードの製造方法が提案されている(特許文献1)。
しかしながら、上記特許文献1の方法では、高ドーズ量の注入条件が必要となり、スループットが低下し、コストアップを生じるという問題があった。また、低濃度の一導電型の半導体層の表面から所定の深さまでを、所望の一導電型の高濃度不純物濃度の半導体層としているため、低濃度の領域が残っており、この領域は高抵抗であるため、サージクランプ電圧が上昇し、サージ吸収性能が低下するという問題があった。
本発明は前記実情に鑑みてなされたもので、ウェハ面内ばらつきが小さく収率の高い半導体装置を提供することを目的とする。
また、サージクランプ電圧の上昇を抑制し、サージ吸収性能に優れたツェナーダイオードを提供することを目的とする。
本発明は前記実情に鑑みてなされたもので、ウェハ面内ばらつきが小さく収率の高い半導体装置を提供することを目的とする。
また、サージクランプ電圧の上昇を抑制し、サージ吸収性能に優れたツェナーダイオードを提供することを目的とする。
本発明の半導体装置の製造方法は、第1導電型の半導体ウェハ表面に、エピタキシャル成長法により所望の厚さの前記半導体ウェハよりも低濃度の第1導電型の不純物濃度を有するエピタキシャル成長層を形成する工程と、前記第1導電型を有する第1の不純物を前記エピタキシャル成長層表面から拡散し、前記第1の不純物が、前記半導体ウェハ中の前記第1導電型を有する第2の不純物が前記半導体ウェハ中から拡散して存在する深さまで拡散して到達し、前記エピタキシャル成長層の厚さ全体にわたって前記第1および第2の不純物を拡散する工程と、前記拡散する工程で得られた第1導電型の拡散層表面に、第2導電型を有する第3の不純物を導入し、第2導電型の不純物領域を形成する工程と、前記第2導電型の不純物領域および前記第1導電型の半導体ウェハ裏面に電極を形成し回路素子を形成する工程と、ダイシングにより個々の回路素子に分割する工程とを含むことを特徴とする。
この構成によれば、ウェハ面内において所望の表面濃度を安定して得ることができ、面内ばらつきを低減することができ、細分化されたツェナー電圧の要望を満足できることから、歩留まりが向上する。また、エピタキシャル成長だけでは困難であった低抵抗層の形成が可能となる。またエピタキシャル成長層にはエピタキシャル成長層の表面側からと第1導電型の半導体ウェハ面側からとの不純物の拡散により、エピタキシャル成長層の厚さ全体にわたって不純物が拡散し高抵抗領域が残留していないため、サージクランプ電圧の上昇を抑制することができ、サージ吸収性能に優れたツェナーダイオードを提供することが可能となる。
また本発明は、第1導電型の半導体ウェハと、前記第1導電型の半導体ウェハ表面に形成された、エピタキシャル成長層とを具備し、前記エピタキシャル成長層は、前記エピタキシャル成長層表面から拡散された第1導電型を有する第1の不純物が、前記半導体ウェハ中から拡散された前記第1導電型を有する第2の不純物とが混在する領域を有するように、前記第1導電型の不純物の濃度プロファイルが前記エピタキシャル成長層の表面から所定の深さまで一定であることを特徴とする。
この構成によれば、エピタキシャル成長層には表面側からウェハ面側からとの不純物の拡散により、エピタキシャル成長層の厚さ全体にわたって不純物が拡散し高抵抗領域が残留していないため、サージクランプ電圧の上昇を抑制することができ、サージ吸収性能に優れたツェナーダイオードを提供することが可能となる。
この構成によれば、エピタキシャル成長層には表面側からウェハ面側からとの不純物の拡散により、エピタキシャル成長層の厚さ全体にわたって不純物が拡散し高抵抗領域が残留していないため、サージクランプ電圧の上昇を抑制することができ、サージ吸収性能に優れたツェナーダイオードを提供することが可能となる。
以上説明してきたように、本発明の方法によれば、ウェハ面内において、ツェナー電圧のばらつきを低減することができ、比抵抗の面内均一性に優れたウェハを得ることができる。従って、高精度に制御されたツェナー電圧をもつツェナーダイオードなどの半導体装置を得ることができる。従って細分化されたツェナー電圧ばらつきへの要望を満足することができ、コストダウンをはかることが可能となる。
次に、本発明の実施の形態1の半導体装置の製造方法について説明する。
(実施の形態1)
図1は本発明の実施の形態の半導体装置(ツェナーダイオード)を形成した半導体ウェハの面内における比抵抗を測定した結果を示す図、図2(a)乃至(c)は、同半導体ウェハの製造工程を示す図であり、図3(a)乃至(c)は、同製造工程におけるエピタキシャル成長層の形成されたウェハ表面すなわちエピタキシャル成長層表面からの深さと不純物濃度との関係を示す図である。また図4(a)乃至(c)は、同半導体ウェハを用いたツェナーダイオードの製造工程を示す図、図5はその製造工程で得られたツェナーダイオードを示す図、図6は同ツェナーダイオードのツェナー電圧を測定した結果を示す図である。
(実施の形態1)
図1は本発明の実施の形態の半導体装置(ツェナーダイオード)を形成した半導体ウェハの面内における比抵抗を測定した結果を示す図、図2(a)乃至(c)は、同半導体ウェハの製造工程を示す図であり、図3(a)乃至(c)は、同製造工程におけるエピタキシャル成長層の形成されたウェハ表面すなわちエピタキシャル成長層表面からの深さと不純物濃度との関係を示す図である。また図4(a)乃至(c)は、同半導体ウェハを用いたツェナーダイオードの製造工程を示す図、図5はその製造工程で得られたツェナーダイオードを示す図、図6は同ツェナーダイオードのツェナー電圧を測定した結果を示す図である。
本実施の形態1のウェハは、図1に示すように、高濃度のシリコンウェハ1の表面に低濃度のエピタキシャル成長層を形成した後、所望の濃度の同一導電型の不純物を注入し、エピタキシャル成長層表面側とシリコンウェハ1側とから同一導電型の不純物を拡散することで、所望の濃度で比抵抗が面内で均一な表面を得ることができるものである。
ツェナーダイオードの形成に先立ち、面内均一性に優れたウェハを形成する方法について説明する。
まず、シリコンインゴットからスライスを行い、高濃度N型ドープのなされたシリコンウェハ1を得る。ここでは第1の不純物として第1導電型(N型)を有するアンチモンSbがドープされた、0.004から0.03Ωのシリコンウェハ1を得る。そしてこのシリコンウェハ1表面にエピタキシャル成長により、図2(a)に示すように、第2の不純物としてのリンを含む厚さ20μm比抵抗0.5〜3Ωcmのエピタキシャル成長層1eを形成する。このとき不純物濃度Cのプロファイルは図3(a)に示すように、シリコンウェハ1からエピタキシャル成長層1eに向かう部分で大きな濃度段差を有している。ここでエピタキシャル成長層の厚みは10〜25μmであればよい。
次いで、図2(b)に示すように、このエピタキシャル成長層1eの形成されたウェハ1の表面に、不純物としてリンをイオン注入し、N型不純物領域1Nを形成する。このときドーパントガスとしてはフォスフィンPH3を用い、1E15atoms/cm3、加速電圧100keVでイオン注入を行う。なお注入条件は1E13cm-2〜1E17cm-2の範囲であればよい。
そして、図2(c)に示すように、1200℃100時間程度の拡散を行う。このとき、ウェハ1側が高濃度であるため不純物濃度Cのプロファイルは図3(b)に示すように、シリコンウェハ1からエピタキシャル成長層1eに、第2の不純物が向かうとともに、エピタキシャル成長層1e表面側からウェハ1に第1の不純物が向かうため、エピタキシャル成長層1eの表層側からのリンの拡散とウェハの表面からの第2の不純物であるアンチモンが再分布されて不純物濃度のせりあがりが生じる。このようにして図3(c)に示すように、エピタキシャル成長層1e表面側からおよび裏面に高濃度のN型不純物領域1Nを形成する。ここでN型不純物領域1Nの深さは10〜25μmとなるようにする。図7に本実施の形態で用いる拡散炉を示す。ここでは横型拡散炉を用いておりこの横型拡散炉100内にサセプタ101に多数個所定間隔で配列して搭載されたウェハ1を所定時間、維持することで表面の不純物が効率よく内部に拡散される。
このようにして、濃度勾配がなだらかで、面内濃度の均一なウェハ表面を得る。
このウェハの表面の比抵抗を測定した結果図1に示したように、面内均一性を得ることができた。このときの表面濃度は2E16atoms/cm3程度となっている。なお、注入条件を1E13cm-2〜1E17cm-2の範囲にとったとき、表面濃度は2E16atoms/cm3〜1E20atoms/cm3となる。
このようにして、濃度勾配がなだらかで、面内濃度の均一なウェハ表面を得る。
このウェハの表面の比抵抗を測定した結果図1に示したように、面内均一性を得ることができた。このときの表面濃度は2E16atoms/cm3程度となっている。なお、注入条件を1E13cm-2〜1E17cm-2の範囲にとったとき、表面濃度は2E16atoms/cm3〜1E20atoms/cm3となる。
続いて、上記N型シリコンウェハ表面にN型不純物領域を形成したウェハを出発材料とし、ツェナーダイオードを形成する。まず、図4(a)に示すように、ウェハ1表面に第1のレジスト(図示せず)を形成し、浅い拡散層を形成すべき領域に窓明けを行った後、P型の不純物を注入する。次いでウェハ1表面に第2のレジスト(図示せず)を形成し、深い拡散層を形成すべき領域に窓明けを行った後、P型の不純物を注入し、1200℃程度で拡散を行いP型拡散層2dを形成する。ここで浅い拡散層2は深さ3μm、深い拡散層2dは10μm程度とし、表面濃度は1E19atoms/cm3とした。ここでも図7に示した横型拡散炉を用いた。
この後、図4(b)に示すように保護膜3として熱酸化膜を形成しこれをパターニングする。そしてこのP型拡散層2にコンタクトするように真空蒸着によりアルミニウム層を形成し、フォトリソグラフィによりレジストパターンをパターニングし、表面電極4を形成する(図4(c))。
そして、裏面にアルミニウム層を形成し、裏面電極5とし、図5に示すツェナーダイオードを得ることができる。
この結果、面内均一性に優れたツェナ電圧をもつツェナーダイオードを得ることができる。
この結果、面内均一性に優れたツェナ電圧をもつツェナーダイオードを得ることができる。
4インチウェハについて本発明の方法で形成したウェハを用いた場合のツェナー電圧Vzのばらつきは従来のCZ法で引き上げたウェハを用いた場合比べ、約2分の1程度になることがわかる。従って本実施の形態のツェナーダイオード用ウェハの場合、ツェナー電圧のばらつきが、大幅に低減され、製造歩留まりが大幅に向上する。
また、これを5インチウェハに適用した場合にも同程度の面内均一性を維持することができた。次に示す表は、従来例および本発明の4インチウェハを用いて形成したツェナーダイオードの測定結果を示す表である。
本発明の方法で形成したツェナーダイオードは、ウェハ面内における比抵抗のばらつきが従来のCZ法で引き上げたウェハを用いた場合ウェハ面内におけるツェナー電圧のばらつきが6.25程度であったものが、本発明では3.11と約半分になっている。従って本実施の形態のツェナーダイオード用ウェハの場合、ツェナー電圧のばらつきが、大幅に低減され、製造歩留まりが大幅に向上する。
なお前記実施の形態1では、図7に示した横型拡散炉を用いて不純物拡散を行うようにしたが、図8に示すように縦型拡散炉を用いることで、さらに均一な拡散を実現することが可能となる。縦型拡散炉方式の拡散においては、この縦型拡散炉200内にサセプタ201に多数個所定間隔で配列して搭載されたウェハ1を所定時間、維持することで表面の不純物が効率よく内部に拡散される。
また、前記実施の形態では、気相拡散の例について説明したが、ボロン含有ポリマーを塗布して、拡散炉中でボロンを拡散させるいわゆる固相拡散を行うようにしてもよい。
なお、前記実施の形態では、高濃度ウェハを構成する第1の不純物とエピタキシャル成長層表面から拡散させる第2の不純物とは異なる物質を用いたが、拡散速度の差などを有効に活用し、所望の不純物濃度プロファイルを持つように選択すればよい。
またこの第1および第2の不純物は同一物質でもよい。
またこの第1および第2の不純物は同一物質でもよい。
また、半導体ウェハは、アンチモンドープで、基板抵抗が、0.01から0.03Ωcmであるのが望ましい。0.01Ωcmに満たないと基板からエピタキシャル成長層への拡散が多く、均一性が悪くなる。また、0.03Ωcmを超えると基板からエピタキシャル成長層への拡散が少なく、均一性が悪くなる。
さらにまた、拡散温度は、1200〜1300℃とするのが望ましい。1200℃に満たないと、所望の均一性を有るには拡散時間が100時間以上必要となり量産に適さない。1300℃を超える温度は既存拡散炉の使用温度限界を超え量産に適さない。
また、前記エピタキシャル成長層は、厚みを10〜25μmとするのが望ましい。10μmに満たないとカ゛ート゛リンク゛層が浅くなり、サージ特性が低下する。25μmを超えると表面拡散層の深さ方向の濃度均一性が低下する。
また、エピタキシャル成長層は、不純物濃度が所望の濃度より1桁以上低いことが望ましい。一桁を満たないとエピ層の濃度バラツキの影響を受け、所望の濃度バラツキを得るのが困難となる。
また、前記エピタキシャル成長層は、厚みを10〜25μmとするのが望ましい。10μmに満たないとカ゛ート゛リンク゛層が浅くなり、サージ特性が低下する。25μmを超えると表面拡散層の深さ方向の濃度均一性が低下する。
また、エピタキシャル成長層は、不純物濃度が所望の濃度より1桁以上低いことが望ましい。一桁を満たないとエピ層の濃度バラツキの影響を受け、所望の濃度バラツキを得るのが困難となる。
(実施の形態2)
次に本発明の実施の形態2のツェナーダイオードの製造方法について説明する。
前記実施の形態では、N型のシリコンウェハを用いた例について説明したが、P型のシリコンウェハを用いた場合にも同様の結果を得ることができた。
このように、ツェナーダイオードの形成のために、面内均一性に優れたウェハを形成することができる。
次に本発明の実施の形態2のツェナーダイオードの製造方法について説明する。
前記実施の形態では、N型のシリコンウェハを用いた例について説明したが、P型のシリコンウェハを用いた場合にも同様の結果を得ることができた。
このように、ツェナーダイオードの形成のために、面内均一性に優れたウェハを形成することができる。
以上説明してきたように、本発明によれば、面内均一性に優れたウェハ表面を得ることができることから、大型ウェハを用いたツェナーダイオードをはじめディスクリートデバイスを始めとし、LSIに至るまで種々の半導体装置に適用可能である。
1 ウェハ
1N 高濃度不純物拡散領域
2 P型拡散層
3 保護膜
4 表面電極
5 裏面電極
1N 高濃度不純物拡散領域
2 P型拡散層
3 保護膜
4 表面電極
5 裏面電極
Claims (5)
- 第1導電型の半導体ウェハ表面に、エピタキシャル成長法により前記半導体ウェハよりも低濃度の第1導電型の不純物濃度を有するエピタキシャル成長層を形成する工程と、
前記第1導電型を有する第1の不純物を前記エピタキシャル成長層表面から拡散し、前記第1の不純物が、前記半導体ウェハ中の前記第1導電型を有する第2の不純物が前記半導体ウェハ中から拡散して存在する深さまで拡散しうるように、前記エピタキシャル成長層の厚さ全体にわたって前記第1および第2の不純物を拡散する工程と、
前記拡散する工程で得られた第1導電型の拡散層表面に、第2導電型を有する第3の不純物を導入し、第2導電型の不純物領域を形成する工程と、
前記第2導電型の不純物領域および前記第1導電型の半導体ウェハ裏面に電極を形成し回路素子を形成する工程と、
ダイシングにより個々の回路素子に分割する工程とを含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第1の不純物は前記第2の不純物と同一物質である半導体装置の製造方法。 - 第1導電型の半導体ウェハと、
前記第1導電型の半導体ウェハ表面に形成された、エピタキシャル成長層とを具備し、
前記エピタキシャル成長層は、前記エピタキシャル成長層表面から拡散された第1導電型を有する第1の不純物が、前記半導体ウェハ中から拡散された前記第1導電型を有する第2の不純物とが混在する領域を有し、前記第1導電型の不純物の濃度プロファイルが前記エピタキシャル成長層の表面から所定の深さまで一定である半導体ウェハ。 - 請求項3に記載の半導体ウェハであって、
前記エピタキシャル成長層の抵抗が4から50mΩcmである半導体ウェハ。 - 請求項3または4に記載の半導体ウェハであって、
前記エピタキシャル成長層は、厚みが10〜25μmである半導体ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198667A JP2010040586A (ja) | 2008-07-31 | 2008-07-31 | 半導体装置の製造方法およびこれに用いられる半導体ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198667A JP2010040586A (ja) | 2008-07-31 | 2008-07-31 | 半導体装置の製造方法およびこれに用いられる半導体ウェハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010040586A true JP2010040586A (ja) | 2010-02-18 |
Family
ID=42012859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008198667A Withdrawn JP2010040586A (ja) | 2008-07-31 | 2008-07-31 | 半導体装置の製造方法およびこれに用いられる半導体ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010040586A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2371273A1 (en) | 2010-02-25 | 2011-10-05 | Nidek Co., Ltd. | Optical tomographic image photographing apparatus |
-
2008
- 2008-07-31 JP JP2008198667A patent/JP2010040586A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2371273A1 (en) | 2010-02-25 | 2011-10-05 | Nidek Co., Ltd. | Optical tomographic image photographing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160307993A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5440693B2 (ja) | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 | |
US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
JP4335867B2 (ja) | エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 | |
KR101082709B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
JP2005537657A (ja) | 低不純物炭化ケイ素ウェーハとそのハイパワーデバイスにおける使用 | |
JP6743905B2 (ja) | 炭化珪素半導体ウエハ、炭化珪素半導体チップ、および炭化珪素半導体装置の製造方法 | |
KR101925515B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조방법 및 에피택셜 실리콘 웨이퍼 | |
US9303332B2 (en) | Silicon single crystal substrate and method of manufacturing the same | |
WO2007133949A1 (en) | A method for manipulation of oxygen within semiconductor materials | |
US4338481A (en) | Very thin silicon wafer base solar cell | |
KR101856012B1 (ko) | 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 | |
JP2017063187A (ja) | 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法 | |
JP2018019047A (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
US20150115283A1 (en) | Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer | |
US9287497B2 (en) | Integrated circuits with hall effect sensors and methods for producing such integrated circuits | |
JP2001501162A (ja) | SiC層中にボロンをドープされた領域を生成する方法 | |
JP2010040586A (ja) | 半導体装置の製造方法およびこれに用いられる半導体ウェハ | |
US8729676B2 (en) | Silicon epitaxial wafer and method for manufacturing the same | |
JP6442817B2 (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
CN102376548A (zh) | 降低外延工艺中自掺杂与外扩散的方法 | |
KR101832243B1 (ko) | 광 트랜지스터 및 그 제조 방법 | |
JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
CN108699726B (zh) | 由碳化硅构成的半导体基板及其制造方法 | |
JP2010062463A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |