JP2010039740A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラ Download PDFInfo
- Publication number
- JP2010039740A JP2010039740A JP2008201504A JP2008201504A JP2010039740A JP 2010039740 A JP2010039740 A JP 2010039740A JP 2008201504 A JP2008201504 A JP 2008201504A JP 2008201504 A JP2008201504 A JP 2008201504A JP 2010039740 A JP2010039740 A JP 2010039740A
- Authority
- JP
- Japan
- Prior art keywords
- module
- speed
- modules
- plc
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
【課題】I/Oモジュールに対するアクセス順位を、制御システム全体の制御効率を高めることができるように決定可能とする。
【解決手段】本方式は、それぞれが制御対象機器との間でデータを入出力するものでモジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従い、データの処理のためにアクセスするPLC本体とを備え、各モジュールはそれぞれIDを有し、PLC本体は上記IDを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、上記PLC本体は、上記IDとして、各モジュールそれぞれの処理速度に対応した速度IDを付け、好ましい態様は、上記PLC本体は、上記速度IDを参照して各モジュールへのアクセス順位を変更したり決定することができるようにした。
【選択図】図2
【解決手段】本方式は、それぞれが制御対象機器との間でデータを入出力するものでモジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従い、データの処理のためにアクセスするPLC本体とを備え、各モジュールはそれぞれIDを有し、PLC本体は上記IDを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、上記PLC本体は、上記IDとして、各モジュールそれぞれの処理速度に対応した速度IDを付け、好ましい態様は、上記PLC本体は、上記速度IDを参照して各モジュールへのアクセス順位を変更したり決定することができるようにした。
【選択図】図2
Description
本発明は、プログラマブルコントローラ(PLC)において、I/Oモジュール等の複数モジュールへのIDの付与ならびにその付与したIDを参照してのアクセス順位の変更ないしは決定することに関するものである。
プログラマブルコントローラは、シーケンスプログラムを実行してそれに接続された制御機器をシーケンス制御するようになっている。このようなプログラマブルコントローラにおいて、CPU内蔵のPLC本体にはモジュールバスを介して複数のI/Oモジュール等の各種モジュールが接続されている。PLC本体は内蔵するCPUによりシーケンスプログラムを実行することで、例えばI/Oモジュールに対してデータ送信要求を行い、I/Oモジュールはこれに応答してセンサなどの入力デバイスデータをCPU(プロフェッサ)に送信し、CPUはアクチュエータなどの出力デバイスを制御する。
図5に示すプログラマブルコントローラにおいて、モジュールバス1にはPLC本体3と、複数のI/Oモジュール5a,5b,5cが接続されている。I/Oモジュール5a,5b,5cは、制御対象機器が接続される、図示略の1ないし複数の入力端子(入力点)、および図示略の1ないし複数の出力端子(出力点)を具備している。制御対象機器にはセンサ、アクチュエータ、モータ等の各種機器がある。各I/Oモジュール5a,5b,5cはそれら端子数は各様であり、また、すべて同数の端子を備えたI/Oモジュール5a,5b,5cがモジュールバスに接続される場合がある。I/Oモジュール5a,5b,5cでは、端子に接続される制御対象機器の数が増加するほど、それら制御対象機器との間での入出力信号の処理に時間がより長くかかる。I/Oモジュール5a,5b,5cそれ自体での信号処理速度も各様である。
PLC本体3は、CPU、システムプログラムやシーケンスプログラム等を格納するメモリ、データを格納するメモリ等を内蔵しており、そのCPUは、スキャンごとに、シーケンスプログラムの実行、シーケンスプログラムによる演算結果の出力処理や演算のためのデータの入力処理である入出力リフレッシュ、および、スキャンエンド処理を行う。入出力リフレッシュは、PLC本体3内のCPUにより、I/Oモジュール5a,5b,5cで入力した制御対象機器からの入力信号をメモリに取り込み(入力リフレッシュ )、メモリに格納されたシーケンスプログラムを読み出し、制御対象機器からの入力信号を用いて論理演算を行うと共に、その演算実行結果である制御出力信号をメモリに書き込んだのち、I/Oモジュールに送出して制御対象機器側へ出力させる(出力リフレッシュ)処理である。(特許文献1参照。)。
しかしながら、従来では、PLC本体3からI/Oモジュール5a,5b,5cに対する入出力リフレッシュ実行等のためのアクセス順位には、I/Oモジュール5a,5b,5cの処理速度は考慮されておらず、スロット位置(モジュールバス上での接続位置)とモジュール番号とからI/Oモジュールアドレスを決め、そのI/Oモジュールアドレスにより、図6で示すようにI/Oモジュール5a,5b,5cにアクセスしていたから、処理を急がないのに処理速度が最も遅いI/Oモジュール5aが一番順位(図5中にアクセス順位1で示す)でアクセスされ、処理を急ぐ他のI/Oモジュール5cが後順位(図5中にアクセス順位2、アクセス順位3で示す)でアクセスされるようなことがあり、結果として、処理速度が最も遅いI/Oモジュール5aが、アクセス順位1となり、そこでの処理1に要する時間が長くかかるものとなり、処理3の速度が最速でかつ処理が優先されるべきI/Oモジュール5cがアクセス順位3となっている。
このようなアクセス順位では、処理速度が遅くかつその処理1も急ぐ必要もないI/Oモジュール5aでの処理1が終了するまでは、処理を急ぐべきI/Oモジュール5cでの処理3が待たされ、全体のスキャンタイムAが長くなって、プログラマブルコントローラを用いた制御システム全体の制御効率の低下を招いていることになっていた。
特開2008−090656号公報
本発明により解決すべき課題は、制御システム全体の制御効率を高めることができるようにI/Oモジュール等のモジュールへのIDの付与方式ならびにその付与したIDを参照しての各モジュールへのアクセス順位の変更ないし決定を行うことができるようにすることである。
本発明によるプログラマブルコントローラは、モジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従い、アクセスするPLC本体とを備え、各モジュールはそれぞれIDを有し、PLC本体は上記IDを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、上記PLC本体は、上記IDとして、各モジュールそれぞれに処理速度に対応した速度IDを付けることを特徴とするものである。
本発明において、好ましい態様は、上記PLC本体は、上記速度IDを参照して各モジュールへのアクセス順位を決定することである。
上記モジュールは制御対象機器との間でデータを入出力するI/Oモジュールに限定しない。
本発明によれば、各モジュールへのIDに速度IDを付与することができるので、その付与した速度IDを参照して例えば各モジュールのアクセス順位の変更ないしは決定をすることができるので、例えば最速に処理したい処理に対応したモジュールがある場合、そのモジュールに付与した速度IDを参照してその処理を最先に実行することが可能となり、制御システムの制御効率を高めることができるようになる。
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラ、特に、各モジュールへのIDの付与方式や付与したIDを参照しての各モジュールへのアクセス順位の変更や決定について詳細に説明する。実施の形態ではI/Oモジュールをモジュール代表例としている。
図1は本実施の形態のプログラマブルコントローラの概略構成を示し、図1において、1はモジュールバス、3はPLC本体、5a,5b,5cはI/Oモジュールを示す。
I/Oモジュール5a,5b,5cのうち、I/Oモジュール5cは最速で処理3を実行し、I/Oモジュール5aは最も遅く処理1を実行し、I/Oモジュール5bはそれらの中間速度で処理2を実行するようになっている。ここで、各I/Oモジュール5a,5b,5cそれぞれにはPLC本体3から処理速度を示すID(速度ID)が付されている。I/Oモジュール5cは最速処理速度を示す速度ID1、I/Oモジュール5bは中間処理速度を示す速度ID2、I/Oモジュール5cは最も遅い処理速度を示す速度ID3が付されている。
なお、図1ではI/OモジュールはI/Oモジュール5a,5b,5cの3つだけ示したが、他のI/Oモジュールも含むことができる。そして、I/Oモジュール5a,5b,5c間での相対的な処理速度に対応して速度IDを付けたものである。
ここで、処理速度は例えば処理1−3の処理開始から処理終了に至るまでに入出力信号の処理に要する時間である。
図2を参照して、PLC本体3は、各I/Oモジュール5a,5b,5cそれぞれの処理速度1−3にID1−ID3(速度ID)を付けると共に、その速度IDを参照して各I/Oモジュール5a,5b,5cに対してアクセス順位を決定してアクセスを実行するようになっている。すなわち、I/Oモジュール5cのIDは処理速度が最高速であることを示す速度ID1であり、I/Oモジュール5bのIDは処理速度が中間速であることを示す速度ID2であり、I/Oモジュール5aのIDは処理速度が最低速であることを示す速度ID3である。
そして、本実施の形態では、PLC本体3は、I/Oモジュール5a,5b,5c三者間でのアクセス順位に関してそれぞれが有する速度ID1−3を参照し、I/Oモジュール5a,5b,5c三者間では速度が早いI/Oモジュール5cを例えばアクセス順位1、速度が中間速であるI/Oモジュール5cをアクセス順位2、速度が最低速であるI/Oモジュール5aをアクセス順位3としアクセスしてスキャンを開始する。そのため、制御システム全体では、処理を優先されるべきI/Oモジュール5cから先にアクセスし、信号処理をすることができるので、制御システムの制御効率が向上するようになる。
このことをさらに説明すると、例えば、処理3は高速のI/Oモジュール5cにより実行される高速処理であると共に例えば、その処理3の結果を待つ次の処理が多くある一方、処理1は低速のI/Oモジュール5aにより実行される低速処理であると共にその処理1の結果を待つ次の処理が少ないとする場合、制御システム全体では、制御対象機器に接続される機械や装置に対するシーケンス制御の効率に大きく影響してしまう。これに対して実施の形態では、処理3の結果をアクセス順位1として最初にアクセスし、処理3の結果を高速で得ることができるので、次の多くの処理は待たされずに実行することができ、シーケンス制御の効率化を図ることができるようになる。
図3を参照して、PLC本体3は、シーケンスプログラムを実行するCPU3aと、システムプログラムを格納するシステムメモリ3bと、シーケンスプログラムを格納するプログラムメモリ3cと、CPU3aの作業等に用いるワークメモリ3dと,モジュールバス1へのインターフェース3eとを備えると共に、各I/Oモジュール5a,5b,5cへのアクセス順位データが記憶されているアクセス順位データメモリ3fと、各I/Oモジュール5a,5b,5cの処理速度に関するデータが蓄積されているデータべース3gとを備える。
CPU3aは、データべース3gから各I/Oモジュール5a,5b,5cそれぞれの処理速度に関するデータに基づいて各I/Oモジュール5a,5b,5cへのアクセス順位を演算して決定し、アクセス順位データメモリ3fにアクセス順位と速度IDとを対応テーブル化して記憶させ、また、バスインターフェース3eから各I/Oモジュール5a,5b,5cに、それぞれ対応する速度IDを送信する。
図4を参照して、各I/Oモジュール5a,5b,5cは、バスインターフェース51、内部メモリ52、入出力インターフェース53、およびアクセス順位データメモリ54を具備しており、PLC本体3のCPU3aから送信されてくる速度IDをバスインターフェース51を介してアクセス順位データメモリ54に格納する。
以上において、PLC本体3のCPU3aは、シーケンスプログラムの実行において、I/Oモジュール5a,5b,5cそれぞれのアクセス順位データメモリ54に格納されている速度IDを読み込み、読み込んだ速度IDをアクセス順位データメモリ3fに格納している速度IDに対応させ、これに対応する速度IDからアクセス順位を決定する。すなわち、I/Oモジュール5cのアクセス順位データメモリ54に格納されている速度IDがID1であるから、アクセス順位1と決定し、I/Oモジュール5a,5b,5c三者のうち、I/Oモジュール5cにまず最初にアクセスしてその処理3を実行することができ、次いで、速度IDがID2であるI/Oモジュール5bは、上記同様、アクセス順位2と決定し、I/Oモジュール5cの次にI/Oモジュール5bにアクセスしてその処理2を実行する。そして、速度IDがID3であるI/Oモジュール5aは、上記同様、アクセス順位3と決定し、I/Oモジュール5bの次にI/Oモジュール5aにアクセスしてその処理1を実行する。こうして、処理速度が早いI/Oモジュール5cからアクセスし処理を実行することができるので、制御システムでは、高速で行いたい処理を先に行うことで、制御システム上の制御効率を向上させることができるようになる。
1 モジュールバス
3 PLC本体
5a,5b,5c I/Oモジュール
3 PLC本体
5a,5b,5c I/Oモジュール
Claims (2)
- モジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従いアクセスするプログラマブルコントローラ(PLC)本体とを備え、各モジュールはそれぞれIDを有し、PLC本体は上記IDを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、
上記PLC本体は、上記IDとして、各モジュールそれぞれの処理速度に対応した速度IDを付ける、ことを特徴とするプログラマブルコントローラ。 - 上記PLC本体は、上記速度IDを参照して各モジュールへのアクセス順位を変更ないし決定する、ことを特徴とする請求項1に記載のプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201504A JP2010039740A (ja) | 2008-08-05 | 2008-08-05 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201504A JP2010039740A (ja) | 2008-08-05 | 2008-08-05 | プログラマブルコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010039740A true JP2010039740A (ja) | 2010-02-18 |
Family
ID=42012228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201504A Pending JP2010039740A (ja) | 2008-08-05 | 2008-08-05 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010039740A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012032808A1 (ja) * | 2010-09-08 | 2012-03-15 | 株式会社日立産機システム | プログラマブルロジックコントローラ |
-
2008
- 2008-08-05 JP JP2008201504A patent/JP2010039740A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012032808A1 (ja) * | 2010-09-08 | 2012-03-15 | 株式会社日立産機システム | プログラマブルロジックコントローラ |
JP2012060360A (ja) * | 2010-09-08 | 2012-03-22 | Hitachi Industrial Equipment Systems Co Ltd | プログラマブルロジックコントローラ |
CN103081412A (zh) * | 2010-09-08 | 2013-05-01 | 株式会社日立产机系统 | 可编程逻辑控制器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018153883A (ja) | コントロールシステム、コントローラ及び制御方法 | |
JP2019125066A (ja) | 車両検査装置及び車両検査方法 | |
JP6240136B2 (ja) | Plcシステム及びその動作方法 | |
JP6407919B2 (ja) | 数値制御装置および変数判定方法 | |
JP2010039740A (ja) | プログラマブルコントローラ | |
JP5651622B2 (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
JP2009033439A5 (ja) | ||
JP2008090455A (ja) | マルチプロセッサ信号処理装置 | |
JP6419400B1 (ja) | Plc、ネットワークユニット、cpuユニット、及びデータ転送方法 | |
US9905264B2 (en) | Servo control system having function of switching learning memory | |
EP4036670A1 (en) | Control device | |
JP2009301359A (ja) | 制御装置 | |
JP2017204955A (ja) | モータ制御用パルス出力ロジック回路及びモータ制御用コントローラユニット | |
JP6576790B2 (ja) | モータ制御装置 | |
JP2007241570A (ja) | プログラマブルコントローラ間通信のための共有メモリの設定方式 | |
JP2017097474A (ja) | サーボ制御部における外部信号の入出力を高速にした数値制御装置 | |
JP2005115969A (ja) | プログラマブルコントローラ | |
JP5702827B2 (ja) | サーボモータ制御システム | |
JP7325658B2 (ja) | プログラム実行装置、及び、通信方法 | |
JP2016207169A (ja) | モーションコントロールシステム | |
JP2008234394A (ja) | プログラマブルコントローラの高速化方法 | |
JP5000858B2 (ja) | データ処理装置 | |
KR0157456B1 (ko) | 로보트 제어기에서 사용자 정의 처리 함수의 실행방법 | |
JP2017177227A (ja) | 産業用ロボットシステム | |
JP5606639B2 (ja) | 位置決め装置、及びplcシステム |