JP2010039343A - Ｏｓｄ回路、表示装置及びｏｓｄ表示方法 - Google Patents

Abstract

【課題】本発明は、テキストＲＡＭのサイズをほとんど変更することなく様々なサイズのディスプレイに対してＯＳＤ機能を実現するＯＳＤ回路、及びＯＳＤ方法を提供することを課題とする。
【解決手段】テキストＲＡＭの各キャラクタ毎の情報に画面属性情報を付加する。ＯＳＤ機能による表示を行う際には、複数回テキストＲＡＭにアクセスし、アクセス回数が画面属性情報に一致したキャラクタを表示制御し、一致しないキャラクタは非表示制御を行う。
【選択図】図２

Description

本発明は、表示部の画像表示画面上に文字や記号のキャラクタを表示させるＯＳＤ（オン・スクリーン・ディスプレイ）についての技術に関する。

テレビやモニター等の映像出力装置においては、チャンネル、音量、輝度等の各種設定を行う設定画面を表示画像に重ねて表示させることが可能であり、この情報を画面上に表示する機能をＯＳＤと呼んでいる。従来、ＯＳＤで画像データ（キャラクタデータ）を表示するには、以下の手順を踏む。
１．テキストＲＡＭと呼ばれる記憶装置に表示を行うキャラクタコード（キャラクタを指定するデータ）を一時記憶させる。
２．表示開始情報をもつレジスタの内容が表示開始位置に到達したことを示すと、テキストＲＡＭに一時記憶させたキャラクタコードに従い、キャラクタデータを格納してある記憶装置ＦＯＮＴＲＯＭにアクセスしていくことにより、表示部にキャラクタデータを出力表示する。

このＳＯＤ機能については、従来から様々な技術が提案されている。
例えば特許文献１には、ＯＳＤ機能を実現するに当たってソフトウエアの負担を軽減したマイクロコンピュータが開示されている。また特許文献２には、文字間隔を揃えて出力するＯＳＤ機能を実現する方法が開示されている。さらに特許文献３には、最小のメモリ増設で個々のフォント属性を制御出来るようにしたＯＳＤ装置が開示されている。また特許文献４には、ビットマップ方式のディスプレイにおけるＯＳＤ機能を実現するメモリの構成についての開示がある。

従来のＯＳＤ機能によって表示可能な表示部の領域を図７に示す。
図７の例では、ディスプレイ１０上に水平方向１６キャラクタ×１６キャラクタ分のＯＳＤ機能による表示範囲１１が存在する。また同図で１２は水平方向のテキストＲＡＭにおけるアドレスであり、１３は垂直方向のテキストＲＡＭにおけるアドレスである（以下ではそれぞれ水平方向のキャラクタアドレスをカラム、垂直方向のキャラクタアドレスをラインと呼ぶ）。

同図では、ディスプレイ１０上のライン０ｈ（ｈは１６進表示を表す）、カラム２ｈ〜５ｈの位置に”ＰＬＡＹ”のキャラクタが、またラインＦｈ、カラム８ｈ〜Ｅｈの位置に”１：２０：３０”のキャラクタが表示されている。

この図７のような表示を行っているときのテキストＲＡＭの内容を図８に示す。
まず、テキストＲＡＭのアドレスはカラムとラインのバンドルにより作成される。
テキストＲＡＭのアドレス上位４ビットでラインのアドレス値を、また下位の４ビットでカラムのアドレス値を表している。例えば１ライン目の３カラムに表示するテキストＲＡＭのアドレスは、８ビットで１３ｈとなる。図１に表示されている”Ｐ”、”Ｌ”、”Ａ”、”Ｙ”のキャラクタは０ライン目の２から５カラムとなり、テキストＲＡＭのアドレス０２ｈに”Ｐ”のキャラクタに対応するキャラクタコード（キャラクタＲＯＭのアドレスに対応）が、０３ｈに”Ｌ”のキャラクタコードが、０４ｈに”Ａ”のキャラクタコードが、０５ｈに”Ｙ”のキャラクタコードが、さらに、その他空白の箇所には空白文字のキャラクタコードが格納されていることを示している。

次に、上記したＯＳＤ機能を実現する従来のＯＳＤ回路のブロック図を図９に示す。
同図のＯＳＤ回路２０は、コマンド制御回路２１、表示位置制御レジスタ２２、表示制御部２３、タイミング発生部２４、アドレスカウンタ２５、テキストＲＡＭ２６、キャラクタＲＯＭ２７、及びフォント修飾制御２８を備える。

この従来のＯＳＤ回路２０でディスプレイ上にＯＳＤによる表示を行う場合、コマンド制御回路２１にマイコン等の制御回路からＯＳＤ表示コマンドを転送する。
コマンド制御回路２１では、このコマンドをデコードすることで表示位置データや表示期間データであると認識し、認識した表示位置データ、及び表示期間データは表示位置制御レジスタ２２に送られ保持される。

表示制御部２３では、Ｖｓｙｎｃ（垂直同期信号）とＨｓｙｎｃ（水平同期信号）数をカウントし、カウント数が表示位置制御レジスタ２２内の表示位置データと一致したら、表示シーケンスのスタートトリガとして一致信号をタイミング発生部２４に出力する。

表示制御部２３から一致信号が来ると、タイミング発生部２４では、その信号を基準にテキストＲＡＭ２６のアクセスタイミング信号を作成する。
テキストＲＡＭ２６のアドレスはラインとカラムのバンドルで作成されるため、このタイミング信号の発生回数は、テキストＲＡＭ２６のサイズに依存する。例えば図７の例のようにテキストＲＡＭ２６が１６キャラクタ×１６キャラクタの場合では、カラム１５、ライン１５を超えると、タイミング発生部２４はタイミング信号を発生せず、カラムカウンタとラインカウンタのカウンタが最大となると、タイミング信号の替わりに表示のクリア信号を出力する。

アドレスカウンタ２５は、タイミング発生部２４で作成されたタイミングでテキストＲＡＭ２６のアドレスをインクリメントしていくが、カラムのアドレスがＦｈまで行くとテキストＲＡＭのアクセスタイミングが発生しないためカラムのアドレスとしてＦｈを保持することとなる。テキストＲＡＭ２６は、アドレスカウンタ２５から出力されるアドレスに従ってデータが読み出されることで、読み出されたデータ（キャラクタ情報）を基にキャラクタＲＯＭ２７にアクセスを行う。その後キャラクタＲＯＭ２７からは、キャラクタデータが出力され、出力されたキャラクタデータ２７はフォント修飾制御部２８で修飾制御を受け、ディスプレイに出力されることで、キャラクタ表示を行う。

このとき、ＶｓｙｎｃとＨｓｙｎｃが示す位置がテキストＲＡＭ２６の領域外だった場合では、タイミング発生部２４からのクリア信号がフォント修飾制御部２８に入力されるため、キャラクタデータはマスクされ表示されない状態となる。
特開２００２−３１８５７６号公報 特開２００３−２０８１４８号公報 特開２０００−１４８１２５号公報 特開２０００−６６６５１号公報

従来の手法でＯＳＤ機能による表示を行う場合、ディスプレイサイズが大きくなると、それに対応させてテキストＲＡＭのサイズを増加させなければならなかった。
本発明は、テキストＲＡＭのサイズをほとんど変更することなく様々なサイズのディスプレイに対してＯＳＤ機能を実現するＯＳＤ回路、及びＯＳＤ方法を提供することを課題とする。

本発明のＯＳＤ回路は、表示画面上にキャラクタをＯＳＤ機能により表示するＯＳＤ回
路であって、上記課題を解決するため、テキストＲＡＭ部、アドレスカウンタ部、及びタイミング発生部を備える。

テキストＲＡＭ部は、ＯＳＤ機能によって表示するキャラクタについての情報を記憶する。
アドレスカウンタ部は、前記テキストＲＡＭ部にアクセスするアドレスを生成する。

タイミング発生部は、前記アドレスカウンタ部を制御して、ＯＳＤ機能による表示を行うに当たり、１度の表示で前記テキストＲＡＭを複数回アクセスする。
また本発明は、表示を行う表示部と、前記表示部の表示画面にＯＳＤ機能による表示を行うＯＳＤ回路と、を備え、
前記ＯＳＤ回路は、ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部と、前記テキストＲＡＭ部にアクセスするアドレスを生成するアドレスカウンタ部と、前記アドレスカウンタ部を制御して、ＯＳＤ機能による表示を行うに当たり、１度の表示で前記テキストＲＡＭを複数回アクセスするタイミング発生部と、を備えることを特徴とする表示装置をその範囲に含む。

さらに本発明は、表示画面上にキャラクタをＯＳＤ機能により表示するＯＳＤ表示方法において、ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部にアクセスするアドレスを生成し、前記アクセスを制御して、１度の前記ＯＳＤ機能による表示で前記テキストＲＡＭを複数回アクセスすることを特徴とするＯＳＤ表示方法、もその範囲に含む。

本ＯＳＤ回路によれば、表示部の大きさに依存しないＯＳＤ回路を実現することが出来る。
また同一のＯＳＤ機能による表示範囲を持つ、従来のＯＳＤ回路に比して、テキストＲＡＭをちいさくすることができる。

更には、同一の大きさのテキストＲＡＭを備える、従来のＯＳＤ回路に比して、数倍のＯＳＤ機能による表示範囲を備えることが出来る。

以下に図面を参照しながら本発明の一実施形態について説明する。
本実施形態のＯＳＤ回路は、テキストＲＡＭ内の情報として画面属性情報を設け、この画面属性情報に基づいてＯＳＤ回路は、それぞれの画面に対して各キャラクタの表示／非表示の制御を行いながら、一回画面表示を行うに当たってテキストＲＡＭを何度もアクセスすることにより、表示領域を拡張する。

これにより、同じテキストＲＡＭの構成及び同じＯＳＤ回路によって、様々なサイズのディスプレイに対応することが出来る。またテキストＲＡＭのサイズも従来のものとほとんど同じ大きさのもので実現することが出来る。

図１は、本実施形態のＯＳＤ回路を用いて、ＯＳＤ機能による表示範囲を全画面サイズに拡張したものを示す図である。
図１を従来のＯＳＤ回路による表示である図７と比較すると、図１では図７と同じ内容のテキストＲＡＭを使用してＯＳＤ機能による表示を行っているが、図７ではＯＳＤ機能による表示範囲１１がディスプレイ１０全体に広がっている。また、図１中での黒色文字部分１４は、テキストＲＡＭで指定されたキャラクタデータの値が表示制御されていることを示し、灰色文字部分１５は、テキストＲＡＭで指定されたキャラクタデータの値が非
表示制御されていることを示すものである。

つまり図１の表示を実現するに当たっては、同じテキストＲＡＭを２度操作して同じ画面を２つ（画面Ａ、画面Ｂ）表示しているが、各画面それぞれにおいて表示キャラクタ毎に表示／非表示を制御して画面表示を行っている。

図２は、図１の表示を行うテキストＲＡＭの構成例を示す図である。
図２のテキストＲＡＭを図８の従来のテキストＲＡＭと比較すると、図２のテキストＲＡＭは、各キャラクタ毎に１ｂｉｔの画像属性ｂｉｔを新たに有している。

この画像属性ｂｉｔが０の部分のキャラクタは画面Ａで表示を行い画面Ｂでは非表示の制御がなされる。同様に、画像属性ｂｉｔが１の部分のキャラクタは、画面Ａで非表示の制御がなされ、画面Ｂで表示を行う制御がなされることを表している。

なお図１は、画面Ａと画面Ｂの２画面を表示するので画像属性ｂｉｔは１ｂｉｔであるが、後述するように３画面以上を表示する構成の場合には画像属性ｂｉｔは、その表示画面を区別できるだけのｂｉｔ数の情報（画像属性情報）となる。

次に図３のテキストＲＡＭを有した、本実施形態におけるＯＳＤ回路について説明する。
図３は本実施形態におけるＯＳＤ回路２０ｂの構成を示すブロック図ある。

同図においてＯＳＤ回路２０ｂは、図９のＯＳＤ回路２０ａのものと同等の機能を持つコマンド制御回路２１、表示位置制御レジスタ２２、表示制御部２３、アドレスカウンタ２５、テキストＲＡＭ２６、キャラクタＲＯＭ２７、及びフォント修飾制御２８を備えている。またタイミング発生部２４ａの代りにタイミング発生部２４ｂをまたテキストＲＡＭ２６ａの代りにテキストＲＡＭ２６ｂを備え、さらに属性制御部３１を新たに有している。

コマンド制御回路２１は、ＯＳＤ回路２０外部からのコマンド信号入力に対してデコードを行い、ＯＳＤ回路２０の各制御回路に信号を送る機能を備えるものである。表示位置制御レジスタ２２は、コマンド制御回路２１より送られてきた表示位置に関する情報を一旦保持するレジスタである。表示制御部２３は、表示位置制御レジスタ２２に設定されている表示位置情報とＶｓｙｎｃとＨｓｙｎｃから、表示を開始位置や表示期間の制御を行う機能を備えるものである。アドレスカウンタ２５は、タイミング発生部２４のタイミングにてアドレスをインクリメントさせていくことでテキストＲＡＭ２６ｂのアドレスを作成する機能を備えるものである。キャラクタＲＯＭ２７は、キャラクタの表示データ（ドットデータ、ベクトル文字パターン等）を記憶するメモリである。フォント修飾制御部２８は、キャラクタＲＯＭ２７のデータをシリアルデータに変換し、拡大や縁取りアンダーラインなどの文字修飾を行う機能を有するものである。これらは、図９のＯＳＤ回路２０ａに備わっている構成要素と、基本的には同じものである。

タイミング発生部２４ｂは、図９のＯＳＤ回路２０ａのタイミング発生部２４ａと同様、ＯＳＤ機能による表示を行う際、テキストＲＡＭ２６にアクセスするタイミングを発生させる機能を備えるものである。またタイミング発生部２４ｂは、テキストＲＡＭ２６ｂの領域外においてクリア信号の変わりに画面属性信号を出力する機能を有する。テキストＲＡＭ２６ｂは、ＯＳＤによる表示を行うキャラクタのキャラクタＲＯＭ２７でのアドレスを記憶するメモリである。このテキストＲＡＭ２６ｂには、図２に示すように画像属性ｂｉｔが各キャラクタ毎に設けられている。

また本実施形態のＯＳＤ回路２０ｂにおいて新たに設けられた属性制御部３１は、テキストＲＡＭ２６ｂの画面属性ｂｉｔと、タイミング発生部２４ｂが出力する画面属性信号を比較し、表示制御を行う。

この図３のＯＳＤ回路２０ｂで、ディスプレイ１０上に表示をさせる場合、まずコマンド制御回路２１にマイコン等の制御回路からＯＳＤ表示コマンドを入力する。
コマンド制御回路２１は、このコマンドをデコードすることによって表示位置データや表示期間データであることを認識し、認識した表示位置データや表示期間データを表示位置制御レジスタ２２に格納する。

表示制御部２３は、ＶｓｙｎｃとＨｓｙｎｃの数をカウントし、表示位置制御レジスタ２２内のカウント数が表示位置データと一致したら、表示シーケンスのスタートトリガとして、一致信号をタイミング発生部２４ｂに出力する。

表示制御部２３から一致信号が来ると、タイミング発生部２４ｂは、その信号を基準にテキストＲＡＭ２６ｂのアクセスタイミング信号を生成する。
カラムカウンタとラインカウンタのｂｉｔ数を増やしておくことにより、スタートトリガ信号によりタイミング信号の発生を開始した後は、このタイミング信号は、テキストＲＡＭ２６ｂの領域を越えて、オーバーフローを起こしても、発生しつづける。図１のように２画面を表示する場合には、このオーバーフローした信号を、画面属性信号として使用することが出来る。

図１のようにテキストＲＡＭ２６を２回アクセスして、２画面を表示する場合には、オーバーフローしていないとき画面属性情報を０（画面Ａ）、オーバーフローしているとき画面属性情報を１（画面Ｂ）とする。この画面属性信号は、属性制御回路内３１でテキストＲＡＭ２６の画面属性情報（画面属性ｂｉｔ）と比較される。そして属性制御回路内３１は、両者が一致した場合表示制御信号を、また一致しなかった場合非表示制御信号をフォント修飾制御部２８に出力する。

アドレスカウンタ２５は、タイミング発生部２４ｂで作成されたタイミングでテキストＲＡＭ２６のアドレスをインクリメントしていくので、アドレスのオーバーフローを起こし、０〜Ｆまで行くと再度０〜Ｆまでアドレスをインクリメントする。このインクリメントはアドレスカウンタ２５にＨｓｙｎｃ信号やＶｓｙｎｃ信号が入力されるか、クリア信号が入力されるまで続く。キャラクタＲＯＭ２７より出力されるキャラクタデータが、フォント修飾制御部２８で修飾制御を受ける際に、属性制御部３１から出力される表示／非表示信号／クリア信号により表示制御を受けるため、ディスプレイに出力されるデータは画面属性が一致した文字のみとなる。

次に１つの画面を表示するに当たりテキストＲＡＭを６回アクセスすることによって、表示することにより、表示画面を拡張する例を図４に示す。
図４は、テキストＲＡＭの内容を図１のよう画面Ａ、Ｂの２回ではなく、画面Ａ〜Ｆの６回アクセスしてＯＳＤ機能による表示を行った場合の表示例を示す図である。

同図では、横に３画面、縦に２画面の計６回、同じ画面を繰り返し表示し、その画面中の各キャラクタ毎に表示／非表示の制御を行なうことにより、表示面積を拡張して画面表示を行っている。

図５はオリジナルとなる８キャラクタ×８キャラクタの表示画面である。
図４は、図５のオリジナル画面を各キャラクタ毎に画面属性情報に基づいて表示／非表示の制御を行いながら６回表示することにより実現している。

図６は、図４のＯＳＤ機能による表示画面を実現するテキストＲＡＭの構成例を示す図である。
同図のテキストＲＡＭ２６ｂは、図２の画面属性情報（画面属性ｂｉｔ）が１ビットの情報であったのが、画面Ａを示す０から画面Ｆを示す５までの３ｂｉｔの情報に拡張されている。

図３の属性制御部３１は、アドレスカウンタ２５からのアドレス値をカウントして生成した現在何回目のテキストＲＡＭ２６ｂのアクセスであるかを示す情報（０からカウントされる）と、テキストＲＡＭ２６ｂ内の画面属性情報を比較し、一致した場合表示制御を行い、不一致の場合には非表示の制御を行う。

このように画面属性情報を拡張することにより同じ構成のテキストＲＡＭを持つ従来のＯＳＤ回路より、ＯＳＤ機能による表示範囲を拡張することが出来る。
あるいは、同じ表示範囲でもテキストＲＡＭの構成を小さくすることが出来る。

また画面属性情報に余裕を持たせてＯＳＤ回路を設計することにより、同じＯＳＤ回路で様々なサイズのディスプレイに対して対応させることが出来る。
なお上記例は、本実施形態におけるＯＳＤ回路によってテレビやディスプレイに対してＯＳＤ機能を実現する場合を例として示しているが、本実施形態のＯＳＤ回路の適用例はこのようなものに限定されるものではなく、携帯電話、ゲーム機、デジタルカメラ等、表示部を有し、ＯＳＤ機能を備える機器であれば何でも良い。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
表示画面上にキャラクタをＯＳＤ機能により表示するＯＳＤ回路において、
ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部と、
前記テキストＲＡＭ部にアクセスするアドレスを生成するアドレスカウンタ部と、
前記アドレスカウンタ部を制御して、ＯＳＤ機能による表示を行うに当たり、１度の表示で前記テキストＲＡＭを複数回アクセスするタイミング発生部と、
を備えることを特徴とするＯＳＤ回路。
（付記２）
前記テキストＲＡＭ部は、前記ＯＳＤ機能によって表示するキャラクタについての情報として、前記テキストＲＡＭを何回目にアクセスしたかを示す画面属性情報を記憶することを特徴とする付記１に記載のＯＳＤ回路。
（付記３）
前記画面属性情報と、１度のＯＳＤ機能による表示において前記テキストＲＡＭにアクセスした回数が一致したならば、前記ＯＳＤ機能によって表示するキャラクタについての情報に基づいて表示を行う制御を行い、前記画面属性情報と、１度のＯＳＤ機能による表示において前記テキストＲＡＭにアクセスした回数が一致しなければ、前記ＯＳＤ機能によって表示するキャラクタについての情報に基づいて非表示の制御を行う属性制御部をさらに備えることを特徴とする付記２に記載のＯＳＤ回路。
（付記４）
キャラクタの表示データを記憶するキャラクタＲＯＭ部をさらに備え、
前記テキストＲＡＭ部が記憶する、前記ＯＳＤ機能によって表示するキャラクタについての情報は、前記ＯＳＤ機能によって表示するキャラクタの前記キャラクタＲＯＭ部におけるアドレスを含むことを特徴とする付記１に記載ＯＳＤ回路。
（付記５）
前記テキストＲＡＭ部が記憶する、前記ＯＳＤ機能によって表示するキャラクタについ
ての情報は、前記テキストＲＡＭに対する何度目のアクセス時に対応するキャラクタを表示するかを示す画面属性情報を含むことを特徴とする付記１に記載ＯＳＤ回路。
（付記６）
前記テキストＲＡＭ部を２回アクセスして、前記ＯＳＤ機能による１度の表示を行うとき、前記テキストＲＡＭ部への１度目のアクセスか２度目のアクセスかを、前記アドレスカウンタ部のカウンタ値が前記テキストＲＡＭ部のアドレスをオーバーフローしたか否かで判定して制御を行う属性制御部をさらに備えることを特徴とする付記１に記載のＯＳＤ回路。
（付記７）
外部から与えられる表示位置情報と、前記表示画面に対するＶｓｙｎｃ信号及びＨｓｙｎｃ信号から、前記ＯＳＤ機能による表示を開始する位置の制御を行う表示制御部をさらに備えることを特徴とする付記１に記載のＯＳＤ回路。
（付記８）
前記タイミング発生部は、前記アドレスカウンタ部が生成したアドレス値が前記テキストＲＡＭ部のアドレス領域外となったとき、画面属性信号を出力することを特徴とする付記１に記載のＯＳＤ回路。
（付記９）
表示を行う表示部と、
前記表示部の表示画面にＯＳＤ機能による表示を行うＯＳＤ回路と、
を備え、
前記ＯＳＤ回路は、
ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部と、
前記テキストＲＡＭ部にアクセスするアドレスを生成するアドレスカウンタ部と、
前記アドレスカウンタ部を制御して、ＯＳＤ機能による表示を行うに当たり、１度の表示で前記テキストＲＡＭを複数回アクセスするタイミング発生部と、
を備えることを特徴とする表示装置。
（付記１０）
表示画面上にキャラクタをＯＳＤ機能により表示するＯＳＤ表示方法において、
ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部にアクセスするアドレスを生成し、
前記アクセスを制御して、１度の前記ＯＳＤ機能による表示で前記テキストＲＡＭを複数回アクセスする
ことを特徴とするＯＳＤ表示方法。

本実施形態のＯＳＤ回路を用いて、ＯＳＤ機能による表示範囲を全画面サイズに拡張したものを示す図である。 図１の表示を行うテキストＲＡＭの構成例を示す図である。 本実施形態におけるＯＳＤ回路の構成を示すブロック図である。 テキストＲＡＭの内容を画面Ａ〜Ｆの６回アクセスしてＯＳＤ機能による表示を行った場合の表示例を示す図である。 図４のオリジナルとなる８キャラクタ×８キャラクタの表示画面を示す図である。 図４のＯＳＤ機能による表示画面を実現するテキストＲＡＭの構成例を示す図である。 従来のＯＳＤ機能によって表示可能な表示部の領域を示す図である。 図７のような表示を行っているときのテキストＲＡＭの内容を示す図である。 従来のＯＳＤ機能を実現する従来のＯＳＤ回路のブロック図である。

符号の説明

１０ ディスプレイ
１１ 表示範囲
１２ 水平方向のテキストＲＡＭにおけるアドレス
１３ 垂直方向のテキストＲＡＭにおけるアドレス
２０ａ、２０ｂ ＯＳＤ回路
２１ コマンド制御回路
２２ 表示位置制御レジスタ
２３ 表示制御部
２４ａ、２４ｂ タイミング発生部
２５ アドレスカウンタ
２６ａ、２６ｂ テキストＲＡＭ
２７ キャラクタＲＯＭ
２８ フォント修飾制御部
３１ 属性制御部

Claims (8)

1. 表示画面上にキャラクタをＯＳＤ機能により表示するＯＳＤ回路において、
   ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部と、
   前記テキストＲＡＭ部にアクセスするアドレスを生成するアドレスカウンタ部と、
   前記アドレスカウンタ部を制御して、ＯＳＤ機能による表示を行うに当たり、１度の表示で前記テキストＲＡＭを複数回アクセスするタイミング発生部と、
   を備えることを特徴とするＯＳＤ回路。
2. 前記テキストＲＡＭ部は、前記ＯＳＤ機能によって表示するキャラクタについての情報として、前記テキストＲＡＭを何回目にアクセスしたかを示す画面属性情報を記憶することを特徴とする請求項１に記載のＯＳＤ回路。
3. 前記画面属性情報と、１度のＯＳＤ機能による表示において前記テキストＲＡＭにアクセスした回数が一致したならば、前記ＯＳＤ機能によって表示するキャラクタについての情報に基づいて表示を行う制御を行い、前記画面属性情報と、１度のＯＳＤ機能による表示において前記テキストＲＡＭにアクセスした回数が一致しなければ、前記ＯＳＤ機能によって表示するキャラクタについての情報に基づいて非表示の制御を行う属性制御部をさらに備えることを特徴とする請求項２に記載のＯＳＤ回路。
4. 前記テキストＲＡＭ部が記憶する、前記ＯＳＤ機能によって表示するキャラクタについての情報は、前記テキストＲＡＭに対する何度目のアクセス時に対応するキャラクタを表示するかを示す画面属性情報を含むことを特徴とする請求項１に記載ＯＳＤ回路。
5. 前記テキストＲＡＭ部を２回アクセスして、前記ＯＳＤ機能による１度の表示を行うとき、前記テキストＲＡＭ部への１度目のアクセスか２度目のアクセスかを、前記アドレスカウンタ部のカウンタ値が前記テキストＲＡＭ部のアドレスをオーバーフローしたか否かで判定して制御を行う属性制御部をさらに備えることを特徴とする請求項１に記載のＯＳＤ回路。
6. 前記タイミング発生部は、前記アドレスカウンタ部が生成したアドレス値が前記テキストＲＡＭ部のアドレス領域外となったとき、画面属性信号を出力することを特徴とする請求項１に記載のＯＳＤ回路。
7. 表示を行う表示部と、
   前記表示部の表示画面にＯＳＤ機能による表示を行うＯＳＤ回路と、
   を備え、
   前記ＯＳＤ回路は、
   ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部と、
   前記テキストＲＡＭ部にアクセスするアドレスを生成するアドレスカウンタ部と、
   前記アドレスカウンタ部を制御して、ＯＳＤ機能による表示を行うに当たり、１度の表示で前記テキストＲＡＭを複数回アクセスするタイミング発生部と、
   を備えることを特徴とする表示装置。
8. 表示画面上にキャラクタをＯＳＤ機能により表示するＯＳＤ表示方法において、
   ＯＳＤ機能によって表示するキャラクタについての情報を記憶するテキストＲＡＭ部にアクセスするアドレスを生成し、
   前記アクセスを制御して、１度の前記ＯＳＤ機能による表示で前記テキストＲＡＭを複
   数回アクセスする
   ことを特徴とするＯＳＤ表示方法。