JP2010034195A - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2010034195A
JP2010034195A JP2008193336A JP2008193336A JP2010034195A JP 2010034195 A JP2010034195 A JP 2010034195A JP 2008193336 A JP2008193336 A JP 2008193336A JP 2008193336 A JP2008193336 A JP 2008193336A JP 2010034195 A JP2010034195 A JP 2010034195A
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
temperature
region
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008193336A
Other languages
English (en)
Other versions
JP5567259B2 (ja
Inventor
Hiromichi Isogai
宏道 磯貝
Takeshi Senda
剛士 仙田
Kumiko Murayama
久美子 村山
Eiji Toyoda
英二 豊田
Koji Sensai
宏治 泉妻
Koji Araki
浩司 荒木
Tatsuhiko Aoki
竜彦 青木
Shigehiko Saida
繁彦 齋田
Norihiko Tsuchiya
憲彦 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Toshiba Corp
Toshiba Semiconductor Service and Support Co Ltd
Original Assignee
Toshiba Corp
Covalent Materials Corp
Toshiba Semiconductor Service and Support Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Covalent Materials Corp, Toshiba Semiconductor Service and Support Co Ltd filed Critical Toshiba Corp
Priority to JP2008193336A priority Critical patent/JP5567259B2/ja
Publication of JP2010034195A publication Critical patent/JP2010034195A/ja
Application granted granted Critical
Publication of JP5567259B2 publication Critical patent/JP5567259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 デバイス活性領域となる表面部が高い応力耐性、更には高品位の結晶性を有するシリコンウェーハおよびその製造方法を提供する。
【解決手段】 COP等のグローンイン欠陥およびBMDが低減したDZ層を有するアニールウェーハあるいはエピタキシャルウェーハに、酸素ガス雰囲気における急速昇降温熱処理を施す。そして、実線(a)に示すようにウェーハ表面から厚さ方向の所定深さで固溶酸素の最大値および最小値を有する濃度分布を備えたシリコンウェーハを製造する。上記最大値は表面から0.2μm以上2.0μm以下の深さで1.0×1017atoms/cm以上8.0×1017atoms/cm以下の範囲、上記最小値は表面から2.4μm以上12μm以下の深さで1.0×1017atoms/cm以上前記最大値の1/5以下の範囲にあると好適である。
【選択図】 図1

Description

本発明は、半導体デバイスの製造に使用され、特にデバイス活性領域となる表層部が高い応力耐性と高品位の結晶性とを有するシリコンウェーハおよびその製造方法に関する。
シリコンウェーハは、半導体デバイスの高集積化や高機能化に伴い、その結晶のさらなる高品位化が要求されている。そして、最近重要視されているウェーハ製造技術に、シリコンウェーハ表層部での無欠陥層(Denuded Zone:以下「DZ層」)の形成に関するものと、シリコンウェーハの機械的強度に影響する固溶酸素濃度の制御に関するものがある。
高品位のDZ層を形成するものとしては、シリコンウェーハに非酸化性ガス雰囲気で1100℃以上1300℃以下の熱処理を施したアニールウェーハ(例えば特許文献1参照)や、シリコンウェーハ上にシリコンエピタキシャル層を形成してこれをDZ層として適用したエピタキシャルウェーハがある(例えば特許文献2参照)。このDZ層では、ウェーハ表面のCOP(Crystal Originated Particle:以下「COP」という)あるいはLSTD(Laser Scattering Tomography Defect)等といわれるグローンイン欠陥が効果的に消滅されている。また、格子間酸素の析出物であるBMD(Bulk Micro Defect:以下「BMD」という)発生が抑制されている。
また、固溶酸素濃度の制御としては、アニールウェーハに対して例えばデバイス製造で酸化等の熱処理を行うと、固溶酸素濃度が表面から厚さ方向に向かって減少し極小値を有するというものがある(例えば特許文献3参照)。この構造により、極小値の領域があることでデバイス活性領域での酸素析出が防止され、デバイス製造歩留まりが改善される効果がみられる。
さらに、前述の非酸化性ガス雰囲気での熱処理は行わずポリッシュ(鏡面研磨)後のウェーハに対して酸化性ガス雰囲気下で急速昇降温熱処理(Rapid Thermal Annealing:以下「RTA」という)を行うものもある(例えば特許文献4参照)。この方法であると、固溶酸素濃度がウェーハ表層部で極大値をもつようになる。
特許第3294722号公報 特開2006−188423号公報 特開平6−36979号公報 特開2000−31150号公報
しかし、特許文献1のアニールウェーハおよび特許文献2のエピタキシャルウェーハでは、その製法上必然的にウェーハ表層部での固溶酸素濃度が減少することから、ウェーハ表面において機械的強度が低下して転位の発生・増殖が生じ伝播し易くなり、半導体デバイスの製造歩留まりが低下する。また、デバイス製造プロセスの低温化・短時間化のために、このデバイス製造プロセス中においてウェーハ表層部の固溶酸素を補償することも期待できなくなってきた。
一方、特許文献3のアニールウェーハに追加熱処理してウェーハ表面の酸素濃度をアニールウェーハより高める場合では、表面の応力耐性の劣化を防止する効果が生じる。しかしながら、固溶酸素濃度がごく表面で高く厚さ方向に向かって減少するこの例では、デバイス形成領域での応力耐性の確保という点ではまだ不十分といえる。これは、半導体デバイスがウェーハ表面からある程度の深さまでの領域に形成されることから、その深さ領域あるいはデバイス活性領域となる表層部での固溶酸素濃度が高いことが必要となるからである。
特許文献4のポリッシュ後のシリコンウェーハにRTA処理を施す場合は、シリコンウェーハの表面から厚さ方向に向かって一定の範囲に固溶酸素濃度の極大値を有する分布をもつので、高酸素濃度の効果による応力耐性が十分確保される。しかしながら、RTA処理前のウェーハ表層部にCOPおよびBMDが存在する場合は、RTA処理によってこれらを消滅することができないことから、半導体デバイスのリーク不良による歩留り低下に繋がる。このため、RTA処理する前のウェーハとして、ウェーハ表層部にCOPおよびBMDが非常に少ない結晶を用いる必要が生じる。この結晶として例えば引き上げ条件を高精度に制御したいわゆるNeutral結晶があるが、このような低欠陥の結晶は結晶育成の生産性が低くコスト高になるので、結晶のコストとRTA処理のコストを総合すると、特許文献4の技術によるデバイス製造時の歩留まり改善分を上回ってしまい、結果として実用性に乏しい。
また、このRTA処理ウェーハでは、ウェーハ表層部より内部に多量の固溶酸素が存在し、デバイス製造の熱処理工程を繰り返すと、表層部に熱拡散流入してBMD析出が生じ易くなる。そして、デバイス製造時の歩留まり低下が起こり易くなる。
そこで、ウェーハ表面の応力を従来以上に増大させる微細化されたデバイス構造、あるいは低温化・短時間化されたデバイス製造プロセスに対応するため、デバイス製造プロセス投入前の段階で、ウェーハ表層部に適度な固溶酸素濃度分布をもち、転位の発生・増殖の抑制および転位のピンニング能力を十分に有するシリコンウェーハが望まれるようになってきた。
しかも、このシリコンウェーハは、ウェーハ表層部において、COP等のグローンイン欠陥が消滅しBMD量が抑制され、デバイス製造の熱処理工程においてBMD発生が生じ難いものが好ましい。また、上記シリコンウェーハが簡便に製造できその低コスト化が望まれる。
本発明は、上述の事情を鑑み、デバイス活性領域となる表層部が高い応力耐性と高品位の結晶性を兼ね備えたシリコンウェーハおよびその製造方法を提供することを目的とする。
本発明のシリコンウェーハは、対面する2つの主表面を有しその厚さ方向で固溶酸素濃度が連続的に変化するシリコンウェーハであって、前記固溶酸素濃度が少なくとも一つの前記主表面での値から増加する第一の領域と、前記第一の領域の最大値から減少する第二の領域を有し、前記第二の領域の最小値から前記厚さ方向へ向かって厚さ中央部の値まで増加するように変化することを特徴とするものである。
また、本発明のシリコンウェーハは、前記第一の領域の固溶酸素濃度の最大値が前記厚さ方向で最も大きな値であり前記第二の領域の最小値が前記厚さ方向で最も小さな値であることが好ましい。
さらに、本発明のシリコンウェーハは、前記主表面での固溶酸素濃度の値が1.0×1017atoms/cm以上8.0×1017atoms/cm以下とすることが好ましい。
本発明のシリコンウェーハは、前記第一の領域は前記主表面から0.2μm以上2.0μm以下の深さに存在し、前記最大値が7.0×1017atoms/cm以上1.8×1018atoms/cm以下とすることが好ましい。
本発明のシリコンウェーハは、前記第二の領域は前記主表面から12μm以下の深さに存在し、前記最小値が1.0×1017atoms/cm以上、かつ前記最大値の1/5以下とすることが好ましい。
本発明のシリコンウェーハの製造方法は、シリコンウェーハに対して、非酸化性ガス雰囲気にて1100℃以上1300℃以下の温度で5分以上120分以下の熱処理を行う工程と、酸素含有ガス雰囲気で昇温速度10℃/sec(秒)以上100℃/sec以下で昇温する工程と、前記昇温後1150℃以上1350℃以下の温度に達したら5sec以上60sec以下で保持する工程と、前記保持終了後に降温速度1℃/sec以上100℃/sec以下で降温する工程と、を順次行うものである。
本発明の構成により、半導体デバイス製造プロセス投入前の段階において、シリコンウェーハの表層部の固溶酸素が適度な濃度に調節され、デバイス活性領域となる表層部が高い応力耐性を有し更には高品位の結晶性を備えたシリコンウェーハが簡便に低コストで提供される。
以下、本発明の好適な実施形態について図面を参照して説明する。図1は本実施形態にかかるシリコンウェーハの固溶酸素濃度の分布の説明に供するグラフである。図2はアニールウェーハ作製とその表層部への酸素導入のための温度プロセスの一例を示す図である。図3はシリコンウェーハ表層部への酸素導入における熱処理プロセスの一例を示す説明図である。
本実施形態のシリコンウェーハは、対面する2つの主表面を有しその厚さ方向で固溶酸素濃度が連続的に変化するシリコンウェーハであって、前記固溶酸素濃度が少なくとも一つの前記主表面での値から増加する第一の領域と、前記第一の領域の最大値から減少する第二の領域を有し、前記第二の領域の最小値から前記厚さ方向へ向かって厚さ中央部の値まで増加するように変化することを特徴とする。
ここで、対面する2つの主表面とは半導体デバイスを形成する鏡面加工を施した表面とその反対側の裏側のことで、厚さ方向とは主表面に対して垂直かつ厚さ中央部へ向かう方向を指す。また、厚さ中央部とはシリコンウェーハの厚さ方向に対して2つの主表面から等間隔の位置を指すが、厳密に等間隔である必要はない。実質的には、SIMS(Secondary Ion Mass Spectrometry)によってウェーハ表面から深さ方向の酸素濃度を測定し、概ね酸素濃度の変化が無くなる深さ50μm以上の領域を表す。さらに、固溶酸素とはウェーハ母材を構成するシリコン原子で形成された格子間に存在する酸素のことで、固溶酸素濃度は、SIMSによりシリコンウェーハの主表面から厚さ中央部方向に対して測定している。
図1の実線(a)に示すように、上記シリコンウェーハの固溶酸素濃度は、一主表面から厚さ方向に向かって増加しその最大値を経てから減少に転じ、その最小値を経てからウェーハ内部に向かって増加する分布を有する。ここで、ウェーハ表面から上記最大値となる深さまでが第一の領域、この最大値となる深さから上記最小値となる深さまでが第二の領域となる。また、上記最小値となる深さからウェーハ内部の上記厚さ中央部までを第三の領域とする。
この固溶酸素濃度の分布は、図1の破線(b)に示すような固溶酸素濃度分布を有するアニールウェーハに対し後述する急速昇降温熱処理を施すことで容易に得られる。同様に、エピタキシャルウェーハのデバイス形成領域となるエピタキシャル層に対しても同じような固溶酸素濃度分布を形成することができる。
まず、第一の領域の作用と効果について説明する。固溶酸素濃度がウェーハ表面から厚さ方向に向かって増加する形態を有すると、デバイス製造プロセスにおいてウェーハ表層部に生成した転位の応力場に引き寄せられて固着し、転位を容易にピンニングすることができる。この効果は、アニールウェーハあるいはエピタキシャルウェーハのようにウェーハ表面の固溶酸素濃度が1×1017atoms/cm未満になる場合に顕著に現れる。また、微細構造の半導体素子が作製されるウェーハ表面は固溶酸素が低減しているので、デバイス製造の熱処理工程において、半導体素子の特性を低下させるウェーハ表層部のBMD発生が効果的に抑制される。
本実施形態における転位のピンニング効果は、図1の一点鎖線(c)に従来技術の一例として示した、特許文献3記載のウェーハのように固溶酸素濃度が表面は高く厚さ方向に向かって次第に下がる形状よりはるかに顕著に現れる。また、図1の一点鎖線(c)の場合よりもウェーハ表面におけるBMD発生の抑制の制御が容易になる。
固溶酸素濃度が最大値を有する第一の領域に引き続いて最小値を有する第二の領域が続くという本発明の実施形態では、最大値と最小値の差による固溶酸素の濃度勾配が大きくなり、デバイス製造の熱処理工程によって最大値を有する第一の領域から最小値を有する第二の領域への酸素の熱拡散流入量が増大し、ウェーハ表層部での固溶酸素の析出が低減するように作用する。よって、第一の領域の酸素濃度の最大値が高くデバイス製造の熱処理工程で過飽和になっても、ウェーハ表層部への酸素析出による新たなBMD発生は効果的に抑制される。
また、本発明の実施形態では、アニールウェーハのもつ酸素濃度プロファイルに較べてウェーハ表層近辺で酸素濃度の高い領域を有する点が異なっている。これは、アニールウェーハは表層に低欠陥領域を有するが酸素濃度が低いことでウェーハ強度不足を招き転位の発生が多いが、表層近辺に適度な酸素濃度領域を有する本発明は、この欠点を補いつつ表層に低欠陥領域を有する高品位ウェーハを実現できるという点で優れているといえる。
第一、第二の領域がデバイス形成領域に直接作用して強度や析出に対する所望の効果を与えるのに対し、固溶酸素濃度が最小値からシリコンウェーハの厚さ中央部の値に向かって増大するという第三の領域は、表層部近傍以外の固溶酸素濃度分布がアニールウェーハの状態と同様になるように設定されている。このように設定された第三の領域でないと、第一,第二の領域から得られる効果以外の作用が発生するおそれがあり、本発明が確実かつ安定して効果を発するには好ましくない。
本実施形態のシリコンウェーハは、前記第一の領域の固溶酸素濃度の最大値が前記厚さ方向で最も大きな値であり、前記第二の領域の最小値が前記厚さ方向で最も小さな値であることが好ましい。
第一の領域の固溶酸素濃度の最大値よりも固溶酸素濃度の値が高い位置が存在するのは、第三の領域の厚さ方向の中央部の固溶酸素濃度値が最も高くなるケースである。この中央部の固溶酸素濃度よりも第一の領域の上記最大値を大きくすることで、半導体素子の微細化あるいはデバイス製造の熱処理等によりウェーハ表面に局所的に生じる高応力に対する耐性を増大させることができる。
第二の領域の固溶酸素濃度の最小値よりも固溶酸素濃度の値が低い位置が存在するのは、ウェーハ表面の固溶酸素濃度値が最も低くなるケースである。この場合は熱処理時に第一の領域から流れ込んでいく酸素の熱拡散量は、第二の領域の最小値のところよりウェーハ表面側への方が大きくなる。そして、デバイス製造の熱処理工程において容易に第一の領域の固溶酸素がウェーハ表面から外方拡散しウェーハ表層部の固溶酸素が低減するようになる。そこで、ウェーハ表面の固溶酸素濃度よりも第二の領域の上記最小値を小さくすることで、上記酸素の熱拡散量は第二の領域の最小値のところへの方が大きくなる。これにより上記ウェーハ表層部の固溶酸素の低減が効果的に抑制され、デバイス製造プロセスにおいて転位を固着する効果が持続する。
本発明のシリコンウェーハは、前記主表面での固溶酸素濃度の値が1.0×1017atoms/cm以上8.0×1017atoms/cm以下であることが好ましい。シリコンウェーハ表面の固溶酸素濃度の値は、あまり低すぎると最初の熱処理を適用した時点でスリップ等の転位を誘発するため、最低でも1.0×1017atoms/cm以上を必要とする。ただし固溶酸素濃度が高すぎるとBMD発生の可能性が高くなるので、8.0×1017atoms/cm以下であることが好ましい。
本発明のシリコンウェーハは、前記第一の領域は前記主表面から0.2μm以上2.0μm以下の深さに存在し、前記最大値が7.0×1017atoms/cm以上1.8×1018atoms/cm以下であることが好ましく、さらには1.0μm以上2.0μm以下、1.0×1018atoms/cm以上1.8×1018atoms/cm以下であることがより好ましい。
ウェーハ表面から少なくとも厚さ方向中央部に向かって2μm以内に最大値を有する固溶酸素は、デバイス製造プロセスにおいてウェーハ表面に生成した転位の応力場に引き寄せられて固着し、転位を容易にピンニングすることができる。この固溶酸素の効果は、アニールウェーハあるいはエピタキシャルウェーハのようにウェーハ表面の固溶酸素濃度が1×1017atoms/cm未満になる場合に特に顕著に現れてくる。また、微細構造の半導体素子が作製されるウェーハ表面では固溶酸素濃度が低減しているので、デバイス製造の熱処理工程において半導体素子の特性劣化を招くウェーハ表面のBMD発生が効果的に抑制される。
第一の領域において、下限が0.2μm以上であると、半導体デバイスの深さが最も浅いトレンチ型素子分離でも0.2μm近くになることから、デバイス活性領域内のBMD析出が容易に回避できるようになる。また、上限を2.0μm以下としたのは、最大値の位置にある固溶酸素がウェーハ表面に生成した転位の応力場に引き寄せられる際、あまり表面から離れすぎると引き寄せられる割合が減少してピンニング効果が低下するので好ましくないからである。
第一の領域の固溶酸素濃度最大値は、7.0×1017atoms/cm以上1.8×1018atoms/cm以下の範囲とするのが好ましく、更には1.0×1018atoms/cm以上1.8×1018atoms/cm以下の範囲がより好ましい。この範囲であると、ウェーハの主表面の固溶酸素濃度と上記最大値濃度との濃度差が容易にしかも安定的に制御できるようになる。そして、デバイス製造プロセスにおいてウェーハ表面に生成した転位の応力場に固溶酸素が引き寄せられて固着し、転位を容易にピンニングすることができる。本実施形態では、実施例の他にデバイス回路設計の知見をもとに、上記濃度差は最低でも6.0×1017atoms/cm以上は必要と見積もられ、上記最大値の下限は主表面の最低値である1.0×1017atoms/cm以上+6.0×1017atoms/cmで7.0×1017atoms/cm以上となっている。
しかし、固溶酸素の最大値が1.8×1018atoms/cmを越えてくると、デバイス製造プロセスにおいてシリコンウェーハ表層部での酸素析出が起こり易くなり、大きさが20nm程度の微小なBMDが発生する可能性が高くなり好ましくない。
本発明のシリコンウェーハは、第二の領域の最小値が前記主表面から2.4μm以上12μm以下の深さに存在することが好ましく、更には5.0μm以上10μm以下の深さに存在することがより好ましい。また固溶酸素濃度の最小値は、7.0×1017atoms/cm以上前記最大値の1/5以下であることが好ましい。
第二の領域で最小値の主表面からの深さが浅いと、酸素濃度勾配が急峻になりすぎてしまい、あまり深いと今度は酸素濃度勾配がなだらかになりすぎて、いずれもデバイス熱処理時の第一の領域からの酸素流れ込み量のバランスを崩してしまう可能性があり好ましくない。
また、第二の領域では固溶酸素濃度の最小値が7.0×1016atoms/cm以上が好ましいのは、酸素濃度の最小値が低すぎると、デバイス製造の熱処理工程で容易に酸素が外方拡散してしまい、転位の固着効果が期待できなくなるためである。下限値7.0×1017atoms/cmは、実際に用いるシリコンウェーハの固溶酸素濃度の範囲を考慮して決められる。しかし、上記固溶酸素の最小値が最大値の1/5を超えるようになると、今度は微小なBMD発生が生じ易くなることが予想される。
本発明のシリコンウェーハの製造方法は、図2に示すように、シリコンウェーハに対して、非酸化性ガス雰囲気にて1100℃以上1300℃以下の温度で5分以上120分以下の熱処理を行う工程と、酸素含有ガス雰囲気で昇温速度10℃/sec以上100℃/sec以下で昇温する工程と、前記昇温後1150℃以上1350℃以下の温度に達したら5sec以上60sec以下で保持する工程と、前記保持終了後に降温速度1℃/sec以上100℃/sec以下で降温する工程とを順次行うことを特徴とする。
図2の前半の温度プロセスでは、CZ法により引上げ育成したシリコン単結晶インゴットから製造されたシリコンウェーハに対して、非酸化性ガス雰囲気にて1100℃以上1300℃以下の温度で5分以上120分以下の熱処理を行うもので、一般的にアニール工程と称され、製造されたウェーハはアニールウェーハと呼ぶことが多い。アニール工程では、バッチ式の横型あるいは縦型炉が使用され、雰囲気ガスとしては、還元性ガス、希ガス、あるいは還元ガスと希ガスの混合ガスが用いられる。
ここで保持する温度と時間は、1100℃以上1300℃以下の温度で5分以上120分以下が好ましく、更には1150℃以上1200℃以下の温度で40分以上60分以下がより好ましい。DZ層の形成は保持する温度と時間で決定されるが、低温ではバルク中のBMD消滅の進行が遅いので、BMDを消滅させるためには長時間の保持時間を必要とする。しかし高温にすると保持時間は短くできるが、ウェーハ熱処理時にスリップ等の転位発生や金属汚染の増大処理装置の熱耐久性の問題が生じる。上記熱処理温度および時間であるとアニールウェーハ製造が安定しており高い実用性がある。
また昇温速度は、昇温開始温度から保持温度まで0.5℃/min(分)以上15℃/min以下とする。降温速度は、保持温度から降温完了温度まで0.5℃/min以上10℃/min以下とする。あまり急激に昇温または降温すると熱衝撃の影響で転位発生が懸念されるが、ゆっくりすぎると生産性が著しく低下するので好ましくないのでこの範囲とした。なお、還元性ガスはHが一般的だがNHガス、Nガス等の水素化合物ガスでもよく、希ガスはアルゴン以外にヘリウム、ネオン、クリプトンガスであってもよい。
次に、図2の後半の温度プロセスでは、上記アニールウェーハに対して酸素含有ガスの雰囲気における急速昇降温熱処理を施す。急速加熱・急速冷却が可能な熱処理炉に投入して、熱処理炉内は例えば酸素ガス、酸素ガスを希ガスあるいは窒素ガスのような不活性ガスで希釈した酸素希釈ガス、HOガス、NO、NOのような酸素含有ガスの雰囲気にして、例えば室温から所定の熱処理温度までの間の急速昇降温熱処理を行う。ここで、熱処理炉内は酸素含有ガスの減圧状態あるいは加圧状態にしても構わない。上記熱処理炉としてはRTA装置のようなランプ加熱方式あるいはヒータ加熱方式の急速加熱・急速冷却装置が好適に使用される。なお、本実施形態では、この急速昇降温熱処理を施す工程に適用するのは、アニールウェーハ以外の、たとえばエピタキシャルウェーハでもよい。
ここで、上記熱処理温度への昇温速度は10℃/sec以上100℃/sec以下の範囲が好ましい。熱処理温度は、1150℃以上1350℃以下が好ましく、1250℃以上1350℃以下がより好ましい。この理由については後述の実施例で説明される。また、その熱処理温度でのウェーハの保持時間は5sec以上60sec以下の範囲が好ましい。この熱処理温度から室温〜900℃間までの降温速度は、1℃/secから100℃/sec以下の範囲が好ましく、さらには50℃/secから100℃/sec以下がより好ましい。
本実施形態の急速昇降温熱処理では、図3に示す等温の熱処理温度Tおよびその保持時間tが適宜に設定される。また、熱処理温度Tから所定の温度Tまでの間の急速昇温速度と急速降温速度が設定される。この熱処理温度T、保持時間tおよび昇降温速度の調整により上記固溶酸素の濃度とその分布が自在に制御される。ここで、熱処理温度Tは1150℃以上1350℃以下の範囲の温度に設定される。そして温度Tは、例えばアニールウェーハでは400℃以上600℃以下の範囲の温度に、シリコンエピタキシャルウェーハでは700℃以上900℃以下の範囲の温度に設定されるとよい。この場合、アニール熱処理炉もしくはシリコンエピタキシャル成長装置と上記急速加熱・急速冷却が可能な熱処理炉とが、いわゆるクラスタツール構造システムを構成していると好適である。室温と熱処理温度Tとの間の急速昇降温と比べて処理時間が大幅に低減され生産性が向上するからである。
なお、急速昇降温熱処理においては、ウェーハは酸化性ガスに曝されることから、その表面が僅かながら酸化される。このために、急速降温においてウェーハ表層部への格子空孔の注入およびその凍結が防止される利点が生じる。
昇温速度は、10℃/sec以上100℃/sec以下の範囲で調整される。ここで、昇温速度が10℃/sec未満になると、急速昇降温熱処理の処理時間が長くなり実用的でない。一方、100℃/secを超えてくると、ウェーハのスリップ発生が起こり易くなることから、ウェーハ内の温度差を小さくする特別の設備が必要になり、製造コストの増加をきたす。
保持時間tは、5sec以上60secの範囲で調整される。ここで、保持時間tが5sec未満であると、ウェーハの表層部における固溶酸素の濃度およびその分布の安定した再現性が得られにくく、60secを超えると急速昇降温熱処理の工程が長くなり、スループットの面で好ましくない。
降温速度は、1℃/sec以上100℃/secの範囲で調整する。これは、降温速度が1℃/sec未満になると、上記固溶酸素が所定の温度Tまでの降温時にウェーハ表面から外方拡散し固溶酸素の最大値が得られ難くなる。また、その降温処理の時間が長くなり実用的でない。一方、降温速度が100℃/secを超えてくると、ウェーハのスリップ発生が起こり易くなる。よってこの範囲であれば、ウェーハ表面の固溶酸素濃度が適度に低減し、デバイス製造の熱処理におけるウェーハ表面のBMD発生が効果的に抑制できるようになる。
ここで、熱処理温度Tが高くなるに従い、また、保持時間tが長くなるほど図1の実線(a)に示した固溶酸素濃度の最大値となるウェーハ表面からの深さ位置が増大する。それと共に、その最大値も増加する。そして、昇降温速度が大きくなるとウェーハ表面部の固溶酸素の分布は急峻になり、逆に、昇降温速度が小さくなるほどウェーハ表面部の固溶酸素の分布はなだらかになる。このようにして、ウェーハ表面に導入される固溶酸素の濃度は1×1017atoms/cm以上8.0×1017atoms/cm以下の範囲で自在に制御される。
なお、所定の温度Tは室温であっても構わない。また、上記昇温速度と降温速度は同じでも異なるようにしても構わない。そして、その昇温時における雰囲気ガスとしては、酸素含有ガスとしてもよいし不活性ガスにしても構わない。
本実施形態では、微細構造化により高応力化する半導体デバイス、あるいは熱プロセスが低温化し短時間化するデバイス製造プロセスにあっても、デバイス活性領域となるシリコンウェーハの表面部における転位の発生、増殖およびその伝播を容易にしかも安定して抑制できる。また、デバイス活性領域となるウェーハ表層部は、COP等のグローンイン欠陥およびBMDが少なくなるように制御され高品位の結晶性を有する。このため、デバイス設計基準が32nm以下の更に高集積化、高性能化あるいは高機能化した半導体デバイスであっても、その製造歩留まり低下のおそれを解消することが可能となる。
また、アニールウェーハあるいはエピタキシャルウェーハに対して、酸素含有ガス雰囲気の急速昇降温熱処理を施すことにより簡便に所望のシリコンウェーハを製造することができる。このため、ウェーハ表層部が高い応力耐性を有し更には高品位の結晶性を備えたシリコンウェーハが低コストに製造できる。
次に、実施例により本発明の効果について具体的に説明する。シリコンウェーハとして、CZ法で<100>方向に引上げ育成したシリコン単結晶インゴットから製造した直径300mmで主表面を鏡面研磨したウェーハ(本実施例では、Polished Wafer:以下「PW」という)を使用した。ここで、ウェーハ中の初期の固溶酸素濃度[Oi]は1.2×1018atoms/cmでありOld ASTMによる換算係数から求めたものである。なお、対象とするシリコンウェーハは、その口径、抵抗率、導電型に限定されるものではなく、SOI(Silicon on Insulator)構造のウェーハであっても構わない。そして、このPWに対してアルゴン100%雰囲気で1200℃,60minの熱処理を施したウェーハ(本実施例では、Ar Treatment ウェーハ:以下「ATウェーハ」という)を作製した。そして、このATウェーハに対して、枚葉式のRTA装置を用い、100%酸素ガス雰囲気において図3で説明した熱処理プロセスの種々の条件で急速昇降温熱処理をし、その表面への固溶酸素の導入を行った。また比較例として種々のウェーハを作製した。
これらのシリコンウェーハに対して、SIMSによる酸素濃度およびその分布を測定して図4に示した。SIMSの測定は、CAMECA社製IMS−6fを使用し、測定条件は一次イオン種Cs、加速エネルギー14.5keVで実施した。なおウェーハ表面に形成されたシリコン酸化膜は除去してある。また、ウェーハ表面のCOP密度の計測、およびナノインデンテーション法を用いた転位伸張の測定を行い、それらの結果を表1にまとめてウェーハ品質を評価した。ここでCOP密度の計測は、レーザ散乱表面検査装置を用いたウェーハ表面の光散乱体(Light Point Defect:以下「LPD」という)検出により行った。
また、転位伸張の測定では、M.Akatsuka他、J.Appl.Phys.Vol.40,pp.1240(2001年)に示されているのと同様な方法を用いた。ウェーハ表面へのビッカース圧痕の形成では、四角錐型圧子に荷重25gを10sec加え、その後、窒素ガス雰囲気において900℃で30minの熱処理を施してパンチアウト転位を発生させ伸張させた。そして、secoエッチを施した後、そのRosetteサイズを光学顕微鏡で測定した。
図5は、シリコンウェーハの(100)面におけるパンチアウト転位の伸張を模式的に示す説明図である。ここで、ループ状の各パンチアウト転位は切断され一対のエッチピットとしてウェーハ表面に現れている。このパンチアウト転位11は、ビッカース圧痕により導入された残留応力を開放するために上記熱処理において四方に拡がるようになる。そこで、RosetteサイズLとして、L=(R+R)/2−Sを算出し、シリコンウェーハにおける転位のピンニング能力を評価した。ここで、Rは上記熱処理後のパンチアウト転位の<011>方向およびその逆方向の拡がり、Rはその直交方向の拡がりであり、Sは上記熱処理後における圧痕12の径である。
(実施例1〜実施例3)
実施例1では、図3で説明した熱処理プロセスにおいて、室温から1250℃の熱処理温度Tまでの昇温速度を50℃/secとし、保持時間t=60secとし、その後の降温速度を25℃/secとして室温まで冷却した。同様に、実施例2では、昇降温条件は実施例1と同じにし、熱処理温度T=1300℃、保持時間t=30secとした。実施例3では、昇降温条件は実施例1と同じにし、熱処理温度T=1350℃、保持時間t=15secとした。
(比較例1〜比較例4)
比較例1はPWであり、比較例2はPWに実施例1で説明したのと同様な急速昇降温熱処理を施したものである。但し保持時間t=30secとした。そして、比較例3はATウェーハであり、比較例4はATウェーハに100%Arガス雰囲気において1250℃下60secのRTA処理を施したものであり、表1のウェーハ種類としてATウェーハ+RTA in Arで示した。ここで、比較例2は特許文献4の記載技術の場合と同様な急速昇降温熱処理になっている。
図4に示すように、実施例1のシリコンウェーハの表層部の固溶酸素濃度の厚さ方向分布では、ウェーハ表面から1μm深さのところで1×1018atoms/cmの最大値をもつ濃度分布となる。そして、厚さ方向中央部に向かって固溶酸素濃度は減少し、ウェーハ表面から約7μmの深さ領域において最小値を示す。この最小値は2×1017atoms/cm程度であり、更に厚さ方向中央部に向かって酸素濃度は単調に増加し、ウェーハ表面20μmの深さで1×1018atoms/cm程度になる。
図4に示すように、実施例2の場合には、ウェーハ表面から1.2μm深さのところで1.3×1018atoms/cmの最大値をもつ濃度分布となる。そして、厚さ方向中央部に向かって固溶酸素濃度は緩やかに減少し、ウェーハ表面から約8.5μmの深さにおいて固溶酸素濃度が最小値を示す。この最小値は3×1017atoms/cm弱になり、更に厚さ方向中央部に向かって固溶酸素濃度は緩やかに増加し、ウェーハ表面から20μmの深さで1×1018atoms/cm程度になる。
図4に示すように、実施例3の場合には、ウェーハ表面から1.5μm深さのところで1.5×1018atoms/cmの最大値をもつ固溶酸素濃度分布となる。そして、厚さ方向中央部に向かって固溶酸素濃度は緩やかに減少し、ウェーハ表面から約9μmの深さ領域において固溶酸素濃度が最小値を示す。この最小値は3×1017atoms/cm程度になり、更に厚さ方向中央部に向かって固溶酸素濃度は緩やかに増加し、ウェーハ表面から20μmの深さで1×1018atoms/cm程度になる。
これに対して、比較例1のPWの場合には、固溶酸素濃度はウェーハ表面から厚さ方向中央部にわたってほぼ一定の1.2×1018atoms/cmである。比較例2の場合では、固溶酸素濃度はウェーハ表面から厚さ方向に向かって一定の範囲に固溶酸素濃度の極大値を有する分布をもつ。そして、比較例3のATウェーハの場合の固溶酸素濃度は、ウェーハの表面近くが1×1016atoms/cmになり、ウェーハ表面から約7μmの深さから実施例1の場合とほぼ同じ濃度で単調に増加し、20μmの深さで1×1018atoms/cm程度になる。なお、比較例4の場合の固溶酸素濃度分布は図示されていないが、比較例3の場合と同様な濃度プロファイルであり、比較例3よりもウェーハ表層部で固溶酸素濃度が少し低減している。
図4では、ウェーハ表面から10μmより深いところでスパイク状ピークが現れる。これ等のピークは酸素析出物の存在を示すものである。但し、ATウェーハでのDZ層の厚さは全て10μm程度であり、DZ層におけるBMD量は共に赤外散乱トモグラフの検出限界以下(10個/cm)であった。また、バルク部におけるBMD量は、実施例1〜3および比較例3,4とも約5×10個/cmであった。
表1に示すように、ウェーハの品質の評価のためのウェーハ表面のCOP密度および転位伸張は、比較例1のPWの場合を基準にした相対値で示した。COP密度は、検出されたウェーハ面内の0.065μm以上のLPD総数をウェーハ面積で除した単位面積あたりのLPD数である。また、転位伸張は、インデンテーション法を用いた転位伸張を10回行ったRosetteサイズLの平均値となっている。
Figure 2010034195
表1から判るように、グローンイン欠陥であるCOPは、実施例1〜3の場合と比較例3および比較例4の場合で差異はなく、ATウェーハの急速昇降温熱処理により格子空孔の凝集物の欠陥は変わらないことが確かめられた。これに対して、比較例1および比較例2の場合には、多くのCOPが存在している。また、表1から判るように、実施例1〜3の場合には、比較例3,4との比較からATウェーハの場合に較べて転位伸張が大きく低減し、比較例2の場合よりも僅かであるが転位伸張が小さくなることがわかった。このように、ATウェーハに対して急速昇降温熱処理を施し本発明の固溶酸素濃度の分布を有することで、転位のピンニング能力が向上することが明らかになった。
上記実施例1〜3で示されたウェーハ表層部における高い応力耐性と高品位の結晶性は、図示していないが、ATウェーハの急速昇降温熱処理の熱処理温度T=1150℃、1200℃においても同様に得られることが確かめられている。
以上のことから、本実施形態で説明したシリコンウェーハでは、アニールウェーハの表層部に適度の固溶酸素が簡便にしかも効果的に導入され、その濃度分布が調節され制御されることが確認できた。そして、この固溶酸素を導入したシリコンウェーハを用い、その表層部に形成された転位の固溶酸素によるピンニング能力を測定し、デバイス活性領域となる表面部が高い応力耐性を示すことが確かめられた。また、上記固溶酸素の導入したシリコンウェーハにあっては、そのウェーハ表面部は、COP密度が極めて低く新たなBMD発生が抑制されて高品位になることが確認された。
本発明の実施形態にかかるシリコンウェーハの固溶酸素濃度の説明に供するグラフである。 本発明の実施形態のアニールウェーハ作製とその表面部への酸素導入のための温度プロセスの一例を示す図である。 本発明の実施形態のシリコンウェーハ表面部への酸素導入における熱処理プロセスの一例を示す説明図である。 本発明の実施例におけるシリコンウェーハの酸素濃度の厚さ方向分布を示すグラフである。 本発明の実施例の圧痕を付けたシリコンウェーハにおけるパンチアウト転位の伸張を模式的に示す説明図である。
符号の説明
11 パンチアウト転位
12 圧痕

Claims (6)

  1. 対面する2つの主表面を有しその厚さ方向で固溶酸素濃度が連続的に変化するシリコンウェーハであって、前記固溶酸素濃度が少なくとも一つの前記主表面での値から増加する第一の領域と、前記第一の領域の最大値から減少する第二の領域を有し、前記第二の領域の最小値から前記厚さ方向へ向かって厚さ中央部の値まで増加するように変化することを特徴とするシリコンウェーハ。
  2. 前記第一の領域の固溶酸素濃度の最大値が前記厚さ方向で最も大きな値であり前記第二の領域の最小値が前記厚さ方向で最も小さな値であることを特徴とする
    請求項1に記載のシリコンウェーハ。
  3. 前記主表面での固溶酸素濃度の値が1.0×1017atoms/cm以上8.0×1017atoms/cm以下であることを特徴とする請求項1もしくは2に記載のシリコンウェーハ。
  4. 前記第一の領域は、前記主表面から0.2μm以上2.0μm以下の深さに存在し、前記最大値が7.0×1017atoms/cm以上1.8×1018atoms/cm以下であることを特徴とする請求項3記載のシリコンウェーハ。
  5. 前記第二の領域は、前記主表面から12μm以下の深さに存在し前記最小値が1.0×1017atoms/cm以上かつ前記最大値の1/5以下であることを特徴とする請求項4記載のシリコンウェーハ。
  6. シリコンウェーハに対して、非酸化性ガス雰囲気にて1100℃以上1300℃以下の温度で5分以上120分以下の熱処理を行う工程と、酸素含有ガス雰囲気で昇温速度10℃/sec以上100℃/sec以下で昇温する工程と、前記昇温後1150℃以上1350℃以下の温度に達したら5sec以上60sec以下で保持する工程と、前記保持終了後に降温速度1℃/sec以上100℃/sec以下で降温する工程と、を順次行うことを特徴とするシリコンウェーハの製造方法。

JP2008193336A 2008-07-28 2008-07-28 シリコンウェーハおよびその製造方法 Active JP5567259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008193336A JP5567259B2 (ja) 2008-07-28 2008-07-28 シリコンウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008193336A JP5567259B2 (ja) 2008-07-28 2008-07-28 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010034195A true JP2010034195A (ja) 2010-02-12
JP5567259B2 JP5567259B2 (ja) 2014-08-06

Family

ID=41738344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008193336A Active JP5567259B2 (ja) 2008-07-28 2008-07-28 シリコンウェーハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5567259B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171402A (ja) * 2010-02-17 2011-09-01 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2011171414A (ja) * 2010-02-17 2011-09-01 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2016195211A (ja) * 2015-04-01 2016-11-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
EP3113224A2 (en) 2015-06-12 2017-01-04 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP2017076772A (ja) * 2015-06-12 2017-04-20 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
JP2018037468A (ja) * 2016-08-29 2018-03-08 キヤノン株式会社 光電変換装置および撮像システム
CN113906171A (zh) * 2019-04-16 2022-01-07 信越半导体株式会社 单晶硅晶圆的制造方法及单晶硅晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291097A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp シリコン基板およびその製造方法
JPH11260677A (ja) * 1998-01-06 1999-09-24 Sumitomo Metal Ind Ltd 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2009170656A (ja) * 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291097A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp シリコン基板およびその製造方法
JPH11260677A (ja) * 1998-01-06 1999-09-24 Sumitomo Metal Ind Ltd 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP2003297839A (ja) * 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2009170656A (ja) * 2008-01-16 2009-07-30 Sumco Corp 単結晶シリコンウェーハおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171402A (ja) * 2010-02-17 2011-09-01 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2011171414A (ja) * 2010-02-17 2011-09-01 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2016195211A (ja) * 2015-04-01 2016-11-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
EP3113224A2 (en) 2015-06-12 2017-01-04 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP2017076772A (ja) * 2015-06-12 2017-04-20 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
EP3113224A3 (en) * 2015-06-12 2017-08-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US10693023B2 (en) 2015-06-12 2020-06-23 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US11355658B2 (en) 2015-06-12 2022-06-07 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP2018037468A (ja) * 2016-08-29 2018-03-08 キヤノン株式会社 光電変換装置および撮像システム
CN113906171A (zh) * 2019-04-16 2022-01-07 信越半导体株式会社 单晶硅晶圆的制造方法及单晶硅晶圆

Also Published As

Publication number Publication date
JP5567259B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5256195B2 (ja) シリコンウエハ及びその製造方法
US7397110B2 (en) High resistance silicon wafer and its manufacturing method
JP5276863B2 (ja) シリコンウェーハ
KR101829505B1 (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
TWI548785B (zh) 矽晶圓及其製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP2007080914A (ja) シリコンウエハの製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP2009231429A (ja) シリコンウェーハの製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5572091B2 (ja) 半導体ウェーハの製造方法
JP2010212333A (ja) シリコンウェーハの熱処理方法
KR102808350B1 (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP5906006B2 (ja) シリコンウェーハの製造方法
KR102869887B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2008166517A (ja) 半導体基板の製造方法
WO2021261309A1 (ja) シリコンウェーハ、及び、シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130722

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130722

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130726

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140619

R150 Certificate of patent or registration of utility model

Ref document number: 5567259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250