JP2010027672A - 半導体装置並びにその製造方法 - Google Patents
半導体装置並びにその製造方法 Download PDFInfo
- Publication number
- JP2010027672A JP2010027672A JP2008183904A JP2008183904A JP2010027672A JP 2010027672 A JP2010027672 A JP 2010027672A JP 2008183904 A JP2008183904 A JP 2008183904A JP 2008183904 A JP2008183904 A JP 2008183904A JP 2010027672 A JP2010027672 A JP 2010027672A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- gate electrode
- insulating film
- sidewall
- element formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】本発明の半導体装置の製造方法によれば、横型NMOSFETのソース層18、ドレイン層19をゲート電極10aの側壁に形成した絶縁膜からなるサイドウォール15をマスクにして形成している。したがって、閾値電圧のバラツキが少ない等の優れた特性を実現することが出来る。この場合、サイドウォール15形成時にトレンチ型NMOSFETのトレンチゲート電極10bの最上面に露出したゲート絶縁膜9やそれに続くトレンチゲート電極10bとP型チャネル層7の間のゲート絶縁膜9がエッチングされるのを防止するためサイドウォール用絶縁膜13の下にシリコン窒化膜11a等のエッチングストッパ膜を設ける。
【選択図】図6
Description
4 P+型分離層 5 素子分離用酸化膜 6 Pウエル層
7 P型チャネル層 8 トレンチ 9 ゲート絶縁膜 9a 酸化膜
10a ゲート電極 10b トレンチゲート電極
11a、11b シリコン窒化膜 12 LDD層
13 サイドウォール用絶縁膜
14a,14b、16a、16b フォトレジスト膜 15 サイドウォール
17 トレンチN型ソース層 18 ソース層 19 ドレイン層
20 ドレイントレンチ 21 絶縁膜 22 プラグ電極
23 層間絶縁膜
Claims (6)
- 半導体層に複数の素子分離領域を形成する工程と、
前記素子分離領域により素子分離された複数の素子形成領域に含まれる第1の素子形成領域の前記半導体層の表面から前記半導体層の内部にトレンチゲート用のトレンチを形成する工程と、
前記トレンチの側壁並びに前記半導体層上にゲート絶縁膜を形成する工程と、
前記トレンチの内部にトレンチゲート電極を形成する工程と、
前記第1の素子形成領域とは異なる第2の素子形成領域に形成された前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして用いて前記第2の素子形成領域の前記半導体層へ不純物を注入し第1導電型の低濃度不純物拡散層を形成する工程と、
前記ゲート電極並びに前記トレンチゲート電極を含む半導体層全体を被覆するエッチングストッパ膜を形成した後、サイドウォール用絶縁膜を積層する工程と、
前記サイドウォール用絶縁膜をエッチングすることにより、前記エッチングストッパ膜を露出させ、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記ゲート電極並びに前記サイドウォールをマスクとして用いて前記第2の素子形成領域の前記半導体層にイオン注入をすることにより第1導電型の高濃度不純物層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記トレンチゲート電極並びに前記ゲート電極を同時に形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチングストッパ膜がシリコン窒化膜またはポリシリコン膜からなることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記サイドウォールを形成する工程は、前記第2の素子形成領域をフォトレジスト膜で被覆した後、前記第1の素子形成領域に形成される前記サイドウォール用絶縁膜をエッチング除去する工程と、前記第1の素子形成領域を被覆するフォトレジスト膜を形成した後、エッチングにより前記サイドウォール用絶縁膜をエッチングする工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体層に形成した複数の素子分離領域と、
前記素子分離領域により素子分離された複数の素子形成領域に含まれる第1の素子形成領域の前記半導体層の表面から前記半導体層の内部に形成したトレンチゲート用のトレンチと、
前記トレンチの側壁並びに前記半導体層上に形成したゲート絶縁膜と、
前記トレンチの内部に形成したトレンチゲート電極と、
前記第1の素子形成領域とは異なる第2の素子形成領域に形成されたゲート絶縁膜上に形成したゲート電極と、
前記ゲート電極をマスクとして用いて前記第2の素子形成領域の前記半導体層内へ不純物を注入し、形成した第1導電型の低濃度不純物拡散層と、
前記ゲート電極の側壁に前記エッチングストッパ膜を介して形成した絶縁膜からなるサイドウォールと、
前記ゲート電極並びに前記サイドウォールをマスクとして用いて前記第2の素子形成領域の前記半導体層にイオン注入をすることにより形成した第1導電型の高濃度不純物層と、
を備えることを特徴とする半導体装置。 - 前記エッチングストッパ膜がシリコン窒化膜またはポリシリコン膜からなることを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008183904A JP2010027672A (ja) | 2008-07-15 | 2008-07-15 | 半導体装置並びにその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008183904A JP2010027672A (ja) | 2008-07-15 | 2008-07-15 | 半導体装置並びにその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027672A true JP2010027672A (ja) | 2010-02-04 |
Family
ID=41733250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008183904A Pending JP2010027672A (ja) | 2008-07-15 | 2008-07-15 | 半導体装置並びにその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010027672A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091344A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2002353334A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | 半導体装置およびその製造方法 |
JP2007073757A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
-
2008
- 2008-07-15 JP JP2008183904A patent/JP2010027672A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091344A (ja) * | 1998-09-16 | 2000-03-31 | Hitachi Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2002353334A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | 半導体装置およびその製造方法 |
JP2007073757A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851317B2 (en) | Method for fabricating high voltage drift in semiconductor device | |
US20080064173A1 (en) | Semiconductor device, cmos device and fabricating methods of the same | |
JP2007189224A (ja) | 集積度を向上させることができる半導体集積回路素子及びその製造方法 | |
JP2004241755A (ja) | 半導体装置 | |
JP4551795B2 (ja) | 半導体装置の製造方法 | |
JP2006196493A (ja) | 半導体装置およびその製造方法 | |
KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2006278633A (ja) | 半導体装置の製造方法 | |
JP2006344943A (ja) | トレンチ分離領域を有するmos電界効果トランジスタ及びその製造方法 | |
JP2006344957A (ja) | 厚いエッジゲート絶縁膜パターンを有するmos電界効果トランジスタ及びその製造方法 | |
TW201243961A (en) | MOS semiconductor device and methods for its fabrication | |
JP2011054740A (ja) | 半導体装置及びその製造方法 | |
JP2009055027A (ja) | Mosトランジスタの製造方法、および、これにより製造されたmosトランジスタ | |
JP2007317796A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010129978A (ja) | 半導体装置の製造方法 | |
JP5353093B2 (ja) | 半導体装置の製造方法 | |
JP4202388B2 (ja) | 半導体装置及びその製造方法 | |
JP2005259945A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005311390A (ja) | 半導体装置 | |
JP2006049365A (ja) | 半導体装置 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JP2010027672A (ja) | 半導体装置並びにその製造方法 | |
KR20150097946A (ko) | 반도체 소자의 제조 방법 | |
JP2006114681A (ja) | 半導体装置及びその製造方法 | |
JP2009170523A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130606 |