JP2010021185A - 半導体パッケージの基板およびそれを用いた半導体パッケージ - Google Patents

Abstract

【課題】ダイアタッチング剤の気泡の残留およびオーバーフローを防止可能な半導体パッケージの基板を提供する。
【解決手段】基板本体３１０の表面３１１上に、第一組フィンガー３２１群、第二組フィンガー３２２群および第三組フィンガー３２３群を設ける。第一組フィンガー３２１群は第二組、第三組フィンガー３２２、３２３郡との間に位置する。はんだマスク層３３０は表面３１１に形成され、第一組、第二組、第三組フィンガー３２１、３２２、３２３群をそれぞれ露出する第一開口３３１、第二開口３３２および第三開口３３３を有する。第一排気溝部３４０は、はんだマスク層３３０の露出表面に形成され、はんだマスク層３３０を貫通せず、第一開口３３１に接続して表面３１１の側辺３１３、３１４に伸び、第二開口３３２と第三開口３３３とに連結しない。このように、ガスを外部へ排出する通路を有するため、ダイアタッチング剤の気泡の残留を防止できる。
【選択図】図３C

Description

本発明は半導体装置の基板に関し、特に半導体パッケージの基板およびそれを用いた半導体パッケージに関する。

半導体装置において、例えばＢＧＡ（ball grid array）半導体パッケージ、あるいはカード型半導体パッケージなどの構成が有る。チップ搭載体として基板を利用し、基板のフィンガーとチップのボンディングパッドとを電気的に内部で接続している。特にメモリカードのような一つの規格品であれば、半導体パッケージのサイズを変えてはならないため、他にメモリ容量の増加を必要とする際には、基板上の異なる位置に少なくとも一組の再配置フィンガーを増設して基板に汎用性を持たせる。これにより、小さいサイズのチップを実装する作業のための基板製造コストが低減できる。但し、大きいサイズのチップの接着作業において、再配置フィンガーは使用されなくなりダイアタッチング剤に被覆され、これに起因して気泡が残留し易く、ポップコーン現象が容易に生じるという問題が生じる。

図１Ａおよび図１Ｂに示すように、従来の半導体パッケージは、一つの基板１００、一つのチップ１１、一つのダイアタッチング剤１２、複数の第一ボンディングワイヤ１３、複数の第二ボンディングワイヤ１４および一つの封止体１５を備える。基板１００は主に表面１１１を有する基板本体１１０とはんだマスク層１３０とを有する。表面１１１には複数の第一組フィンガー１２１、複数の第二組フィンガー１２２および複数の第三組フィンガー１２３を有する。第二組フィンガー１２２群と第三組フィンガー１２３群とは一般フィンガーであり、表面１１１の両側辺にそれぞれ位置して大サイズチップとの電気接続に適用している。

第一組フィンガー１２１群は第二組フィンガー１２２群と第三組フィンガー１２３群との間に位置して再配置フィンガーとして用いられ、小サイズチップとの電気接続に適用している。はんだマスク層１３０は、表面１１１に形成され、それぞれ第一組フィンガー１２１群、第二組フィンガー１２２群および第三組フィンガー１２３群を露出する複数の開口１３１、１３２、１３３を有する。チップ１１が大サイズチップである場合、チップ１１は第一組フィンガー１２１群を覆い、ダイアタッチング剤１２を介して基板１００上に設置される。第一ボンディングワイヤ１３群を介しチップ１１と基板１００の第二組フィンガー１２２群とを電気接続し、第二ボンディングワイヤ１４群を介しチップ１１と基板１００の第三組フィンガー１２３群とを電気接続している。

封止体１５は、基板１００のはんだマスク層１３０上に形成されて、チップ１１、第一ボンディングワイヤ１３群および第二ボンディングワイヤ１４群を密封している。図１Ｂに示すように、ダイアタッチング剤１２は、チップ１１の背面を基板１００のはんだマスク層１３０に接着するように用いられ、更に開口１３１に充填される。はんだマスク層１３０の開口１３１は、密閉開口であり且つチップ１１に覆われるため（図１Ａ参照）、ダイアタッチング作業中に残留したガスが開口１３１を経由して外部へ排出できなくなる、このため、ダイアタッチング剤１２に気泡１２Ａが存在して（図１Ｂ参照）後続の製造作業中あるいは使用時にポップコーン現象を起こしてしまう。

ダイアタッチング作業時の気泡残留問題を避けるため、相互連結のはんだマスク層開口を有する基板をチップ搭載体として使用することができる。特許文献１の「半導体パッケージおよびその基板構造」に、従来のその半導体パッケージが開示されている。それは気泡が残留しない効果は有るが、ダイアタッチング剤は基板両側にあるフィンガー群に拡散してフィンガーの汚染となり、且つ基板配線は露出してメッキされてしまうなどの問題が容易に起きるおそれのあるものである。

図２Ａおよび図２Ｂに示すように、従来のもう一つの半導体パッケージは、一つの基板２００、一つのチップ２１、一つのダイアタッチング剤２２、複数の第一ボンディングワイヤ２３、複数の第二ボンディングワイヤ２４および一つの封止体２５から構成される。基板２００は主に一つの基板本体２１０、複数の第一組フィンガー２２１、複数の第二組フィンガー２２２、複数の第三組フィンガー２２３および一つのはんだマスク層２３０を有する。基板本体２１０の表面２１１には第一組フィンガー２２１群、第二組フィンガー２２２群および第三組フィンガー２２３群を有する。

第一組フィンガー２２１群は第二組フィンガー２２２群と第三組フィンガー２２３群との間に位置して再配置フィンガーとして用いられる。はんだマスク層２３０は表面２１１に形成されそれぞれ第一組フィンガー２２１群、第二組フィンガー２２２群および第三組フィンガー２２３を露出する複数の開口２３１、２３２、２３３を有する。はんだマスク層２３０は更に複数の延伸開口２３５を有し、延伸開口２３５群は中央の開口２３１から外部へ伸び、周辺の開口２３２あるいは２３３に連結している。

チップ２１は、ダイアタッチング剤２２を介し基板２００上に設置され、大サイズチップであれば開口２３１と第一組フィンガー２２１群とを覆うことになる。第一ボンディングワイヤ２３群はチップ２１と基板２００の第二組フィンガー２２２群との電気接続に用いられ、第二ボンディングワイヤ２４群はチップ２１と基板２００の第三組フィンガー２２３群との電気接続に用いられる。封止体２５は基板２００のはんだマスク層２３０に形成され、チップ２１、第一ボンディングワイヤ２３群および第二ボンディングワイヤ２４群を密封している。

図２Ａおよび図２Ｂに示すように、開口２３１に残留するおそれのある気泡は、ダイアタッチング剤２２が開口２３１に充填されたことにより、延伸開口２３５群から排出される。但し、ダイアタッチング剤２２は、ダイアタッチング作業中に高温と圧力が与えられる環境下において流動的になる。このとき、ダイアタッチング剤２２は延伸開口２３５群に沿って周辺開口２３２、２３３へ流れオーバーフロー２２Ａとなり、第二組フィンガー２２２群と第三組フィンガー２２３群とを汚染してしまう（図２Ｂ参照）。更に、第一ボンディングワイヤ２３群或いは第二ボンディングワイヤ２４群の一端は第二組フィンガー２２２群或いは第三組フィンガー２２３群と接着できないようになる。通常、第一組フィンガー２２１群、第二組フィンガー２２２群および第三組フィンガー２２３群の上には、一つのメッキ層２８０を形成している。

また、第一組フィンガー２２１群にリード位置を再配置する機能を持たせるため、基板２００は更に第一組フィンガー２２１群と第二組フィンガー２２２群とを接続する複数の配線２５０を有さなければいけない。そして、延伸開口２３５群がはんだマスク層２３０を貫通したことより、配線２５０群は延伸開口２３５群と交差すると外に露出することになり、配線２５０群の露出区域にもメッキ層２８０が形成されてしまう。よって、電気メッキが不要な部分に浪費する問題があると共に、排気閉塞現象が起き、その結果、延伸開口２３５群の排気の効果を失効させることになる。

台湾特許第Ｉ２８１，７３３号明細書

本発明の主な目的は、ダイアタッチング作業中の気泡の残留およびダイアタッチング剤のオーバーフローを防止可能な半導体パッケージの基板およびそれを用いた半導体パッケージを提供することである。
ダイアタッチング作業中に外部へ排出できる無障害かつオーバーフローの無いガス通路を提供することにより気泡残留問題を解決し、更に従来の半導体パッケージにおけるダイアタッチング作業中のダイアタッチング剤のオーバーフロー問題も有効に解決することができる。

上記目的を達成するため、本発明に係る半導体パッケージの基板は、主に一つの基板本体、複数の第一組フィンガー、複数の第二組フィンガー、複数の第三組フィンガーおよび一つのはんだマスク層を備える。基板本体は表面を有し、前記表面の上に第一組フィンガー群、第二組フィンガー群および第三組フィンガー群を設置しており、第一組フィンガー群は第二組フィンガー群と第三組フィンガー群との間に位置している。

はんだマスク層は基板本体の前記表面に形成され、かつ第一組フィンガー群、第二組フィンガー群および第三組フィンガー群をそれぞれ露出する一つの第一開口、一つの第二開口および一つの第三開口を有する。はんだマスク層の露出表面に複数の第一排気溝部を形成する。この第一排気溝部群は、はんだマスク層を貫通しない。また、第一排気溝部群は第一開口に接続して基板本体の前記表面の側辺に伸びるが、第二開口と第三開口とに連結しない。

さらに本発明に係る半導体パッケージの基板は、更に複数の配線を有し、この配線群は基板本体の前記表面に形成されて、第一組フィンガー群と第二組フィンガー群とに接続し、はんだマスク層に被覆される。
またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群は配線群とずれて重ならなくてよい。

またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群の一底面を配線群より高くしなくてよい。
またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群の一底面を配線群より高くしてよい。
またさらに本発明に係る半導体パッケージの基板において、配線群の露出がないように少なくとも一つの第一排気溝部は少なくとも一つの配線群と交差して重なってよい。

またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群の延伸端部ははんだマスク層の内に位置する複数の密閉溝端部を有してもよい。
またさらに本発明に係る半導体パッケージの基板において、はんだマスク層の露出表面に少なくとも一つの連結溝部を形成することができ、この連結溝部は第一排気溝部群と連結して綱目状の通路を構成している。

またさらに本発明に係る半導体パッケージの基板において、隣り合う第一排気溝部群の延伸端部はＵ形状のように相互接続してよい。
またさらに本発明に係る半導体パッケージの基板において、基板本体の前記表面は一つの第一縁部、一つの第二縁部および一つの第三縁部を有する。第二縁部は第三縁部に平行し、第一縁部は第二縁部と第三縁部とに接続し、第二組フィンガー群は基板本体の前記表面の第二縁部に配列し、第三組フィンガー群は基板本体の前記表面の第三縁部に配列し、第一組フィンガー群は第二組フィンガー群の再配置フィンガーにされることができ、基板本体の前記表面の中央に配列している。

またさらに本発明に係る半導体パッケージの基板において、少なくとも一つの第二排気溝部は第一開口と連結してよく、且つ基板本体の前記表面の第一縁部へ伸びている。
またさらに本発明に係る半導体パッケージの基板において、少なくとも一つの第三排気溝部は第一開口と連結してよく、且つ基板本体の前記表面の一つの第四縁部へ伸びている。

またさらに本発明に係る半導体パッケージの基板において、第二開口と第三開口とは第二縁部と第三縁部との密閉型周辺開口にそれぞれ隣接してよい。
またさらに本発明に係る半導体パッケージの基板において、第二開口と第三開口とは第二縁部と第三縁部との開放型周辺ギャップにそれぞれ連結してよい。
またさらに本発明に係る半導体パッケージの基板において、はんだマスク層は更に複数のオーバーフロー貯蔵槽を有し、このオーバーフロー貯蔵槽群は第一排気溝部群の延伸端部群と接続している。
またさらに本発明に係る半導体パッケージの基板において、第一排気溝部群をレーザー法で形成することができる。

また、本発明に係る半導体パッケージは、大サイズチップの搭載体として上述の半導体パッケージの基板を採用し、主に上述の半導体パッケージの基板、一つのチップ、一つのダイアタッチング剤、複数の第一ボンディングワイヤおよび複数の第二ボンディングワイヤを備える。チップは上述の半導体パッケージの基板上に設置されて第一組フィンガー群を覆い、且つ複数の第一ボンディングパッドと複数の第二ボンディングパッドとを有する。ダイアタッチング剤はチップの背面と上述の半導体パッケージの基板のはんだマスク層との接着に用いられ、更に第一開口と第一排気溝部群とに充填される。第一ボンディングワイヤ群を介しチップの第一ボンディングパッド群を上述の半導体パッケージの基板の第二組フィンガー群に電気接続させ、第二ボンディングワイヤ群を介しチップの第二ボンディングパッド群を上述の半導体パッケージの基板の第三組フィンガー群に電気接続させる。

また、本発明に係る半導体パッケージは、更に小サイズチップの搭載体として上述の半導体パッケージの基板を用い、主に上述の半導体パッケージの基板、一つのチップ、一つのダイアタッチング剤、複数の第一ボンディングワイヤおよび複数の第二ボンディングワイヤを備える。チップは上述の半導体パッケージの基板上に設置され、第一組フィンガー群と第三組フィンガー群との間に位置し、かつ複数の第一ボンディングパッドと複数の第二ボンディングパッドとを有する。ダイアタッチング剤はチップの背面と上述の半導体パッケージの基板のはんだマスク層との接着に用いられるが、第一開口に充填されない。第一ボンディングワイヤ群を介しチップの第一ボンディングパッド群を上述の半導体パッケージの基板の第一組フィンガー群に電気接続させ、第二ボンディングワイヤ群を介しチップの第二ボンディングパッド群を上述の半導体パッケージの基板の第三組フィンガー群に電気接続させる。

（効果）
上述した技術により、本発明に係る半導体パッケージの基板および半導体パッケージは、下記の効果を奏する。
（１）はんだマスク層を貫通しないように半導体パッケージの基板のダイアタッチング表面に形成した排気溝部群はダイアタッチング作業中にガスを外部へ排出する通路を提供して気泡残留の問題を避ける。

（２）はんだマスク層の表面にある排気溝部は再配置フィンガーに接続する配線（即ち第一組フィンガーである）を露出させないことにより、メッキ面積を減少させて製造コストの削減が可能となり、かつ排気溝部の閉塞も改善できる。また、配線は露出しないように排気溝部と交差して重なることができるので、排気溝部の配置選択性を増やしている。

（３）排気溝部の延伸端部はダイアタッチング剤のオーバーフロー区域を制限し、かつ排気溝部ははんだマスク層の周辺開口と連結しないので、大サイズチップを接着するとき、ダイアタッチング剤のオーバーフローによる一般フィンガー（即ち第二組フィンガーと第三組フィンガー）の汚染が避けられ、従来の半導体パッケージにおけるダイアタッチング作業中のダイアタッチング剤のオーバーフロー問題を有効に解決できる。

（４）第一組フィンガー、第二組フィンガーおよび第三組フィンガーの設置位置により、異なるサイズのチップに適用する半導体パッケージの基板ができ、基板の製造コストを削減している。
（５）配線は第一組フィンガーと第二組フィンガーとを同時に接続することにより、小サイズチップは第一組フィンガーを介し直接半導体パッケージの基板と電気的に相互接続することができ、第二組フィンガーにワイヤボンディングする必要がなく、ボンディングワイヤの長さの短縮を可能とする。

以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
本発明の第１実施形態による半導体パッケージの基板を図３Ａ、図３Ｂおよび図３Ｃに示す。図３Ａは、半導体パッケージの基板の平面図、図３Ｂは断面図、図３Ｃは立体図である。この半導体パッケージの基板３００は主に一つの基板本体３１０、複数の第一組フィンガー３２１、複数の第二組フィンガー３２２、複数の第三組フィンガー３２３および一つのはんだマスク層３３０から構成される。

図３Ａに示すように、基板本体３１０はチップの載置面として一つの表面３１１を有し、表面３１１は一つの第一縁部３１２、一つの第二縁部３１３、一つの第三縁部３１４および一つの第四縁部３１５を有する。本実施形態において、第二縁部３１３は第三縁部３１４と相互平行し、第一縁部３１２は第四縁部３１５と相互平行し、第一縁部３１２は第二縁部３１３と第三縁部３１４とに接続し、第四縁部３１５も第二縁部３１３と第三縁部３１４とに接続している。

図３Ａに示すように、第一組フィンガー３２１群、第二組フィンガー３２２群および第三組フィンガー３２３群は基板本体３１０の表面３１１に設置される。図面に示した本実施形態のフィンガーの組数は三組であるが、制限せず実際の基板の電気設計に応じて組数を調整することができる。第一組フィンガー３２１群は第二組フィンガー３２２群と第三組フィンガー３２３群との間に位置する。本実施形態において、第二組フィンガー３２２群と第三組フィンガー３２３群は一般フィンガーであり、第一組フィンガー３２１群は第二組フィンガー３２２群に電気接続する再配置フィンガーである。

第一組フィンガー３２１群は表面３１１の中央区域に配列され、第二組フィンガー３２２群は表面３１１の第二縁部３１３に配列され、第三組フィンガー３２３群は表面３１１の第三縁部３１４に配列している。
第一組フィンガー３２１群、第二組フィンガー３２２群および第三組フィンガー３２３群は銅を用いて製造したワイヤボンディングパッドであってもよい。本実施形態においては、半導体実装作業中にボンディングワイヤと電気接続する結合力を増強させるため、第一組フィンガー３２１群、第二組フィンガー３２２群および第三組フィンガー３２３群の表面に一つのメッキ層３８０を形成し、メッキ層３８０の材質としては銀、ニッケル／金、錫、ニッケル／パラジウム／金、錫と鉛との合金、錫とビスマスの合金等の何れかを採用することができる。

図３Ａ、図３Ｂおよび図３Ｃに示すように、はんだマスク層３３０は基板本体３１０の表面３１１に形成され、第一組フィンガー３２１群を露出するように一つの第一開口３３１を有する。また、図３Ａに示すように、はんだマスク層３３０は更に第二組フィンガー３２２群と第三組フィンガー３２３群とをそれぞれ露出するように一つの第二開口３３２と一つの第三開口３３３とを有する。第二開口３３２と第三開口３３３とは、密閉型開口あるいは開放型ギャップになってもよく、本実施形態において、第二縁部３１３と第三縁部３１４との密閉型周辺開口にそれぞれ隣接している。はんだマスク層３３０はカバーレーヤ（cover layer）あるいはソルダマスク（solder mask）の何れを採用してもよい。はんだマスク層３３０の形成方法では、先ずモールディングあるいはプリントを行い、続いて露光工程と現像工程により、パターンを得ることができる。

図３Ａおよび図３Ｂに示すように、はんだマスク層３３０の露出表面３３４に複数の第一排気溝部３４０を形成する。第一排気溝部３４０群は、はんだマスク層３３０を貫通しない。第一排気溝部３４０群は第一開口３３１に連結し、かつ基板本体３１０の表面３１１の側辺（即ち、第二縁部３１３および第三縁部３１４）に伸びるが、第二組フィンガー３２２群を露出する第二開口３３２と第三組フィンガー３２３群とを露出する第三開口３３３に連結しない。

また、配線３５０を露出させないため、はんだマスク層３３０を貫通しないように、レーザ法が通常利用されるが、もちろんこれに限定されるものではなく、第一排気溝部３４０群の成形深さを適宜制御することができる。図３Ａに示すように、第二組フィンガー３２２群と第三組フィンガー３２３群とがダイアタッチング剤のオーバーフローにより汚染されないように、第一排気溝部３４０群は、第二開口３３２と第三開口３３３とに連結しない。

本実施形態において、第一排気溝部３４０群は細長い形状になり、それらの一端は第一開口３３１の長手側に接続し、それらの延伸端部３４１群は一つの大サイズチップ３０の被覆領域を超え、よって、後続のダイアタッチング作業中にガスは第一排気溝部３４０群から外部へ排出されることができ、大サイズチップ３０の下方に残留しなくなる。より具体的に言うと、第一排気溝部３４０群の延伸端部３４１群ははんだマスク層３３０の内に位置する複数の密閉溝端部を有し、この密閉溝端部群により、ダイアタッチング剤のオーバーフロー領域を制限することができる。

また、半導体パッケージの基板３００は更に複数の配線３５０を有し、この配線３５０群は基板本体３１０の表面３１１に形成されて第一組フィンガー３２１群と第二組フィンガー３２２群とに接続している。はんだマスク層３３０は更に配線３５０群を被覆することによって第一組フィンガー３２１群を第二組フィンガー３２２群の再配置フィンガーにすることができる。

図３Ｂに示すように、配線３５０群、第一組フィンガー３２１群、第二組フィンガー３２２群および第三組フィンガー３２３群を同一配線層にすることができるので、大サイズチップは第二組フィンガー３２２群を介し半導体パッケージの基板３００と電気的に相互接続可能となるだけではなく、小サイズチップも第一組フィンガー３２１群を介し半導体パッケージの基板３００と電気的に相互接続することができ、更にボンディングワイヤの長さも短縮できる。よって、半導体パッケージの基板３００は異なるサイズのチップに適用して基板の製造コストを節約することができる。
なお、配線３５０群ははんだマスク層３３０に被覆されることにより、第一排気溝部３４０群に露出しないと共に、第一排気溝部３４０群の内にメッキ層３８０を形成する必要がなく、メッキ面積が減少してコストダウンの実現が可能になり、かつ第一排気溝部３４０群の閉塞を避けることもできる。

図３Ａに示すように、本実施形態において、第一排気溝部３４０群は配線３５０群にずれて重ならないようにしてもよく、それにより、配線３５０群を露出しないように第一排気溝部３４０群の成形深さが増加できる。例えば、図３Ｂに示すように、第一排気溝部３４０群の底面３４２を配線３５０群より高くしなければ、ダイアタッチング作業中に生じたガスはより順調に外へ排出されることができる。

具体的に言えば、少なくとも一つの第二排気溝部３６０を有し、この第二排気溝部３６０は第一開口３３１に連結して基板本体３１０の表面３１１の第一縁部３１２に伸びてダイアタッチング作業時の排気効果を増加している。第一開口３３１に連結する第二排気溝部３６０の一端は第一開口３３１に隣接する第一縁部３１２の短手側に位置し、第二排気溝部３６０のもう一端は第一縁部３１２と連結してよい。また、少なくとも一つの第三排気溝部３７０を有し、この第三排気溝部３７０は第一開口３３１に連結して基板本体３１０の表面３１１の第四縁部３１５に伸びている。

半導体パッケージの基板３００は大サイズチップの搭載体として適用され、一つの半導体パッケージに構成される。例えば、メモリカード、ＢＧＡパッケージ、あるいはＬＧＡパッケージなどがあり、図４Ａは一つの大サイズチップを設置する半導体パッケージの基板３００の平面図であり、図４Ｂは半導体パッケージの基板３００と大サイズチップを含む半導体パッケージの断面図である。

半導体パッケージは主に半導体パッケージの基板３００、一つの大サイズチップ３０、一つのダイアタッチング剤４１、複数の第一ボンディングワイヤ４２および複数の第二ボンディングワイヤ４３を備える。大サイズチップ３０は半導体パッケージの基板３００の上に設置され、比較的大きなメモリ容量を有し、かつ複数の第一ボンディングパッド３１と複数の第二ボンディングパッド３２とを有する。第一ボンディングパッド３１群と第二ボンディングパッド３２群とは大サイズチップ３０の主面３３に形成され、大サイズチップ３０の外部接続用電極として用いられる。

ダイアタッチング作業の後に、半導体パッケージの基板３００の上に設置した大サイズチップ３０は第一組フィンガー３２１群と第一開口３３１とを被覆し、第一ボンディングパッド３１群は第二組フィンガー３２２群に隣接し、第二ボンディングパッド３２群は第三組フィンガー３２３群に隣接し、第一排気溝部３４０群の延伸端部３４１群は大サイズチップ３０の外部に伸びるようにしている。通常、ダイアタッチング剤４１の材質としては、エポキシ樹脂、あるいは加熱により流動する接着材を選んで使用している。

また、ダイアタッチング剤４１を介して大サイズチップ３０の背面３４を半導体パッケージの基板３００のはんだマスク層３３０に接着させることにより、大サイズチップ３０は半導体パッケージの基板３００の上に設置され、更にダイアタッチング結合力を増強するため、ダイアタッチング剤４１を第一開口３３１と第一排気溝部３４０群との内に充填している。

第一ボンディングワイヤ４２群を介し大サイズチップ３０の第一ボンディングパッド３１群を半導体パッケージの基板３００の第二組フィンガー３２２群に電気接続し、第二ボンディングワイヤ４３群を介し大サイズチップ３０の第二ボンディングパッド３２群を半導体パッケージの基板３００の第三組フィンガー３２３群に電気接続している。
図４Ｂに示すように、半導体パッケージは更に一つの封止体４４を有し、この封止体４４は半導体パッケージの基板３００の上に形成されて大サイズチップ３０、第一ボンディングワイヤ４２群および第二ボンディングワイヤ４３群を密封している。ここで、ダイアタッチング剤４１は大サイズチップ３０の下にある第一排気溝部３４０群の部分区域に充填され、封止体４４は第一排気溝部３４０群の残り区域に充填される。

ダイアタッチング作業中に、大サイズチップ３０が半導体パッケージの基板３００を押圧して未硬化かつ流動性のダイアタッチング剤４１を圧迫することにより、ガスは第一排気溝部３４０群を経由し外部へ排出される。このため、気泡は第一開口３３１の内に残留しなくなり、かつダイアタッチング剤４１が第一排気溝部３４０群に充填されることによって半導体パッケージの基板３００の結合効果が増強できる。
一方、ダイアタッチング剤４１が第二開口３３２および第三開口３３３まで流れることを第一排気溝部３４０群の延伸端部３４１群により遮断することができ、そのため、第二組フィンガー３２２群と第三組フィンガー３２３群とはダイアタッチング剤４１のオーバーフローに汚染されるのを避けることが可能となる。

半導体パッケージの基板３００は小サイズチップの搭載体として適用されることができ、一つの半導体パッケージに構成される。図５Ａは一つの小サイズチップを設置する半導体パッケージの基板３００の平面図であり、図５Ｂは半導体パッケージの基板３００と小サイズチップを含む半導体パッケージの断面図である。

前記半導体パッケージは主に半導体パッケージの基板３００、一つの小サイズチップ５０、一つのダイアタッチング剤６１、複数の第一ボンディングワイヤ６２および複数の第二ボンディングワイヤ６３を備える。小サイズチップ５０は半導体パッケージの基板３００の上に設置され、比較的小さなメモリ容量を有し、大サイズチップ３０のおよそ半分サイズに相当し、第一組フィンガー３２１群と第三組フィンガー３２３群との間に位置している。小サイズチップ５０は複数の第一ボンディングパッド５１と複数の第二ボンディングパッド５２を有し、この第一ボンディングパッド５１群と第二ボンディングパッド５２群とは小サイズチップ５０の主面５３に形成される。

ダイアタッチング作業後に、半導体パッケージの基板３００の上に設置した小サイズチップ５０は第一組フィンガー３２１群と第一開口３３１とを被覆せず、第一ボンディングパッド５１群は第一組フィンガー３２１群に隣接し、第二ボンディングパッド５２群は第三組フィンガー３２３群に隣接している。

図５Ｂに示すように、ダイアタッチング剤６１は小サイズチップ５０の背面５４を半導体パッケージの基板３００のはんだマスク層３３０に接着させることに用いられるが、第一開口３３１には充填されない。第一ボンディングワイヤ６２群を介し小サイズチップ５０の第一ボンディングパッド５１群を半導体パッケージの基板３００の第一組フィンガー３２１群に電気接続し、第二ボンディングワイヤ６３群を介し小サイズチップ５０の第二ボンディングパッド５２群を半導体パッケージの基板３００の第三組フィンガー３２３群に電気接続している。

再び図５Ｂに示すように、半導体パッケージの基板３００の上に一つの封止体６４が形成されて小サイズチップ５０、第一ボンディングワイヤ６２群および第二ボンディングワイヤ６３群を密封している。ここで、ダイアタッチング剤６１は小サイズチップ５０の下にある第一排気溝部３４０群の部分区域に充填され、封止体６４は第一排気溝部３４０群の残り区域に充填され、更に第一開口３３１にも充填される。

また、図５Ｂに示すように、前記半導体パッケージは更に一つのダミチップ７０を有し、このダミチップ７０は小サイズチップ５０とほぼ同一サイズを有し、半導体パッケージの基板３００の上に設置され、第一組フィンガー３２１群と第二組フィンガー３２２群との間に位置して封止作業中にモールド流れのバランスをとる功能がある。

（第２実施形態）
本発明の第２実施形態による半導体パッケージの基板を図６Ａおよび図６Ｂに示す。図６Ａは半導体パッケージの基板の平面図、図６Ｂは断面図である。この半導体パッケージの基板４００の基本構成は第１実施形態と同様な主要素子を持つため、ここでは同じ図号を用いて説明していく。半導体パッケージの基板４００の主要素子は、基板本体３１０、第一組フィンガー３２１群、第二組フィンガー３２２群、第三組フィンガー３２３群およびはんだマスク層３３０を有する。
図６Ｂに示すように、第一組フィンガー３２１群は第二組フィンガー３２２群と第三組フィンガー３２３群との間に位置し、はんだマスク層３３０の第一開口３３１は第一組フィンガー３２１群を露出し、そして、第二組フィンガー３２２群と第三組フィンガー３２３群とをそれぞれ露出するため、はんだマスク層３３０は更に一つの第二開口３３２と一つの第三開口３３３とを有する。

本実施形態において、第二開口３３２と第三開口３３３とは第二縁部３１３と第三縁部３１４との開放型周辺ギャップにそれぞれ連結している。また、第１実施形態と同様に、第一排気溝部３４０群ははんだマスク層３３０の露出表面３３４に形成されるが、はんだマスク層３３０を貫通しない。第一排気溝部３４０群は第一開口３３１に接続して基板本体３１０の表面３１１の側辺（即ち、第二縁部３１３および第三縁部３１４）に伸びるが、第二開口３３２と第三開口３３３とに連結しない。

図６Ａに示すように、はんだマスク層３３０の露出表面３３４に少なくとも一つの連結溝部４９０は形成され、この連結溝部４９０は第一排気溝部３４０群と連結して綱目状の通路を構成するので、排気を相互連結することができる。

表面３１１に形成され、第一組フィンガー３２１群と第二組フィンガー３２２群に接続してはんだマスク層３３０に被覆される。本実施形態において、第一排気溝部３４０群の底面４４２は配線３５０群より高くなってよく、そのため、少なくとも一つの第一排気溝部３４０は少なくとも一つの配線３５０と交差して重なっても配線３５０群を露出することがなく、第一排気溝部３４０群の配置選択性の増加が可能となる。本実施形態において、第一排気溝部３４０群の中の少なくとも一つは一本の配線３５０の上に完全に重なることができる。

（第三実施形態）
本発明の第３実施形態による半導体パッケージの基板を図７に示す。図７は半導体パッケージの基板の平面図である。この半導体パッケージの基板５００の基本構成は第１実施形態と同様な主要素子を持つため、ここでは同じ符号を用いて説明する。半導体パッケージの基板５００の主要素子は基板本体３１０、第一組フィンガー３２１群、第二組フィンガー３２２群、第三組フィンガー３２３群およびはんだマスク層３３０を有する。はんだマスク層３３０の第一開口３３１、第二開口３３２および第三開口３３３は第一組フィンガー３２１群、第二組フィンガー３２２群および第三組フィンガー３２３群をそれぞれ露出している。

同様に、はんだマスク層３３０を貫通しないように第一排気溝部３４０群ははんだマスク層３３０の露出表面に形成される。第一排気溝部３４０群は第一開口３３１に接続して基板本体３１０の表面３１１の側辺（即ち、第二縁部３１３および第三縁部３１４）に伸びるが、第二開口３３２と第三開口３３３に連結しない。本実施形態において、隣り合う第一排気溝部群３４０の延伸端部５４１はＵ形状のように相互接続してオーバーフロー回流通路を形成している。図７に示すように、半導体パッケージの基板５００が更に有する配線３５０群ははんだマスク層３３０に被覆される。本実施形態において、第一排気溝部３４０群中の一つは配線３５０群の上に一部重なることができる。

（第４実施形態）
図８に示すように、本発明の第４実施形態による半導体パッケージの基板は、はんだマスク層３３０が更に複数のオーバーフロー貯蔵溝部３３５を有する点が第１実施形態と異なる。このオーバーフロー貯蔵溝部３３５群は第一排気溝部３４０群の延伸端部３４１群に接続して、はんだマスク層３３０を貫通してもしなくてもよい。オーバーフロー貯蔵溝部３３５群の形状は円形や矩形にしてもよい。一つの具体例において、オーバーフロー貯蔵溝部３３５群は、はんだマスク層３３０を貫通するダミー開口になってよく、ダイアタッチング作業中に、たとえダイアタッチング剤のオーバーフローが延伸端部３４１群の遮断可能範囲を超えても、オーバーフロー貯蔵溝部３３５群を用いダイアタッチング剤のオーバーフロー範囲を拡大させない作用がある。

また、本発明は一般的な実装基板に応用されることができ、はんだマスク層は中央開口と周辺開口とを同時に有し、中央開口は完全にチップ被覆領域内に形成される。はんだマスク層に形成された複数の排気溝部ははんだマスク層を貫通せず、中央開口に接続して基板本体の前記表面の側辺に伸びるが、周辺開口に連結しない。この排気溝部群を用い中央開口の内に貯まる気泡およびダイアタッチング剤のオーバーフローによる周辺開口の汚染などの問題を解決することができる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲で限定され、この保護範囲を基準として、本発明の精神と範囲内に触れるどのような変更や修正も本発明の保護範囲に属する。

従来の半導体パッケージを示す平面図。 従来の半導体パッケージを示す断面図。 従来のもう一つの半導体パッケージを示す平面図。 従来のもう一つの半導体パッケージを示す断面図。 本発明の第１実施形態による半導体パッケージの基板を示す平面図。 本発明の第１実施形態による半導体パッケージの基板を示す断面図。 本発明の第１実施形態による半導体パッケージの基板を示す斜視図。 本発明の第１実施形態による半導体パッケージの基板上に大サイズチップを設置した状態を示す平面図。 本発明の第１実施形態による半導体パッケージを示す断面図。 本発明の第１実施形態による半導体パッケージの基板上に小サイズチップとダミチップを設置した状態を示す平面図。 本発明の第１実施形態による半導体パッケージを示す断面図。 本発明の第２実施形態による半導体パッケージの基板を示す平面図。 本発明の第２実施形態による半導体パッケージの基板を示す断面図。 本発明の第３実施形態による半導体パッケージの基板を示す平面図。 本発明の第４実施形態による半導体パッケージの基板を示す平面図。

符号の説明

３０：大サイズチップ、３１：第一ボンディングパッド、３２：第二ボンディングパッド、３３：主面、３４：背面、４１：ダイアタッチング剤、４２：第一ボンディングワイヤ、４３：第二ボンディングワイヤ、４４：封止体、５０：小サイズチップ、５１：第一ボンディングパッド、５２：第二ボンディングパッド、５３：主面、５４：背面、６１：ダイアタッチング剤、６２：第一ボンディングワイヤ、６３：第二ボンディングワイヤ、６４：封止体、７０：ダミチップ、３００：半導体パッケージの基板、３１０：基板本体、３１１：表面、３１２：第一縁部、３１３：第二縁部、３１４：第三縁部、３１５：第四縁部、３２１：第一組フィンガー、３２２：第二組フィンガー、３２３：第三組フィンガー、３３０：はんだマスク層、３３１：第一開口、３３２：第二開口、３３３：第三開口、３３４：露出表面、３３５：オーバーフロー貯蔵溝部、３４０：第一排気溝部、３４１：延伸端部、３４２：底面、３５０：配線、３６０：第二排気溝部、３７０：第三排気溝部、３８０：メッキ層、４００：半導体パッケージの基板、４４２：底面、４９０：連結溝部、５００：半導体パッケージの基板、５４１：延伸端部

Claims (12)

1. 表面を有する一つの基板本体と、
   前記基板本体の前記表面に設置される複数の第一組フィンガーと、
   前記基板本体の前記表面に設置される複数の第二組フィンガーと、
   前記基板本体の前記表面に設置され、前記第一組フィンガー群が第二組フィンガー群との間に位置する複数の第三組フィンガーと、
   前記基板本体の前記表面に形成され、前記第一組フィンガー群、前記第二組フィンガー群および前記第三組フィンガー群をそれぞれ露出させる一つの第一開口、一つの第二開口および一つの第三開口を有する一つのはんだマスク層と、
   前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記第一開口に接続して前記基板本体の前記表面の側辺に伸びるが、第二開口および第三開口に連結しない複数の第一排気溝部と、
   を備えることを特徴とする半導体パッケージの基板。
2. 更に複数の配線を有し、前記配線群は前記基板本体の前記表面に形成されて前記第一組フィンガー群と前記第二組フィンガーとに接続し、かつ前記はんだマスク層に被覆され、前記第一排気溝部群の一つの底面は前記配線群より高くなり、少なくとも一つの前記第一排気溝部は少なくとも一本の配線と交差して重なるが、前記配線群を露出しないことを特徴とする請求項１に記載の半導体パッケージの基板。
3. 少なくとも一つの連結溝部は前記はんだマスク層の前記露出表面に形成され、前記第一排気溝部群と連結して綱目状の通路を構成することを特徴とする請求項１に記載の半導体パッケージの基板。
4. 隣り合う前記第一排気溝部群の延伸端部はU形状のように相互接続していることを特徴とする請求項１に記載の半導体パッケージの基板。
5. 前記基板本体の前記表面には一つの第一縁部、一つの第二縁部および一つの第三縁部を有し、
   前記第二縁部は前記第三縁部に平行し、
   前記第一縁部は前記第二縁部と前記第三縁部とに接続し、
   前記第二組フィンガー群は前記基板本体の前記表面の前記第二縁部に配列し、
   前記第三組フィンガー群は前記基板本体の前記表面の前記第三縁部に配列し、
   前記第一組フィンガー群は前記第二組フィンガー群の再配置フィンガーとして前記基板本体の前記表面の中央配列していることを特徴とする請求項２に記載の半導体パッケージの基板。
6. 前記第二開口および前記第三開口は前記第二縁部および前記第三縁部の密閉型周辺開口にそれぞれ隣接していることを特徴とする請求項５に記載の半導体パッケージの基板。
7. 前記第二開口および前記第三開口は前記第二縁部および前記第三縁部の開放型周辺ギャップにそれぞれ連結していることを特徴とする請求項５に記載の半導体パッケージの基板。
8. 前記はんだマスク層は更に複数のオーバーフロー貯蔵溝部を有し、前記オーバーフロー貯蔵溝部群は前記第一排気溝部群の延伸端部群に接続していることを特徴とする請求項１に記載の半導体パッケージの基板。
9. 表面を有する一つの基板本体と、
   前記基板本体の前記表面に設置される複数の第一組フィンガーと、
   前記基板本体の前記表面に設置される複数の第二組フィンガーと、
   前記基板本体の前記表面に設置され、前記第一組フィンガー群が第二組フィンガー群との間に位置する複数の第三組フィンガーと、
   前記基板本体の前記表面に形成され、前記第一組フィンガー群、前記第二組フィンガー群および前記第三組フィンガー群をそれぞれ露出させる一つの第一開口、一つの第二開口および一つの第三開口を有する一つのはんだマスク層と、
   前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記第一開口に接続して前記基板本体の前記表面の側辺に伸びるが、第二開口および第三開口に連結しない複数の第一排気溝部と、
   を備える半導体パッケージの基板と、
   前記半導体パッケージの基板上に設置されて前記第一組フィンガー群を被覆し、かつ複数の第一ボンディングパッドと複数の第二ボンディングパッドとを有する一つのチップと、
   前記チップの背面を前記半導体パッケージの基板の前記はんだマスク層に接着し、更に前記第一開口と前記第一排気溝部群とに充填される一つのダイアタッチング剤と、
   前記チップの前記第一ボンディングパッド群と前記半導体パッケージの基板の前記第二組フィンガー群との電気接続に用いられる複数の第一ボンディングワイヤと、
   前記チップの前記第二ボンディングパッド群と前記半導体パッケージの基板の前記第三組フィンガー群との電気接続に用いられる複数の第二ボンディングワイヤと、
   を備えることを特徴とする半導体パッケージ。
10. 表面を有する一つの基板本体と、
    前記基板本体の前記表面に設置される複数の第一組フィンガーと、
    前記基板本体の前記表面に設置される複数の第二組フィンガーと、
    前記基板本体の前記表面に設置され、前記第一組フィンガー群が第二組フィンガー群との間に位置する複数の第三組フィンガーと、
    前記基板本体の前記表面に形成され、前記第一組フィンガー群、前記第二組フィンガー群および前記第三組フィンガー群をそれぞれ露出させる一つの第一開口、一つの第二開口および一つの第三開口を有する一つのはんだマスク層と、
    前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記第一開口に接続して前記基板本体の前記表面の側辺に伸びるが、第二開口および第三開口に連結しない複数の第一排気溝部と、
    を備える半導体パッケージの基板と、
    前記半導体パッケージの基板上に設置されて前記第一組フィンガー群と前記第三組フィンガー群との間に位置し、かつ複数の第一ボンディングパッドと複数の第二ボンディングパッドとを有する一つのチップと、
    前記チップの背面を前記半導体パッケージの基板の前記はんだマスク層に接着し、前記第一開口に充填されない一つのダイアタッチング剤と、
    前記チップの前記第一ボンディングパッド群と前記半導体パッケージの基板の前記第一組フィンガー群との電気接続に用いられる複数の第一ボンディングワイヤと、
    前記チップの前記第二ボンディングパッド群と前記半導体パッケージの基板の前記第三組フィンガー群との電気接続に用いられる複数の第二ボンディングワイヤと、
    を備えることを特徴とする半導体パッケージ。
11. 更に一つのダミチップを有し、前記ダミチップは前記半導体パッケージの基板上に設置されて前記第一組フィンガー群と前記第二組フィンガー群との間に位置して封止体に密封されることを特徴とする請求項１０に記載の半導体パッケージ。
12. 表面を有する一つの基板本体と、
    前記基板本体の前記表面に設置される複数のフィンガーと、
    前記基板本体の前記表面に形成され、前記フィンガー群を露出するため一つの中央開口と少なくとも一つの周辺開口を有する一つのはんだマスク層と、
    前記はんだマスク層を貫通しないように前記はんだマスク層の露出表面に形成され、前記中央開口に接続して前記基板本体の前記表面の側辺に伸びるが、前記周辺開口に連結しない複数の排気溝部と、
    を備える半導体パッケージの基板。

Images