CN100550364C - 封装结构及其封装基板 - Google Patents

封装结构及其封装基板 Download PDF

Info

Publication number
CN100550364C
CN100550364C CN 200710167236 CN200710167236A CN100550364C CN 100550364 C CN100550364 C CN 100550364C CN 200710167236 CN200710167236 CN 200710167236 CN 200710167236 A CN200710167236 A CN 200710167236A CN 100550364 C CN100550364 C CN 100550364C
Authority
CN
China
Prior art keywords
base plate
packaging
connection pad
sealing region
pad zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710167236
Other languages
English (en)
Other versions
CN101150106A (zh
Inventor
陈光雄
郑桢铭
钟鸿儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200710167236 priority Critical patent/CN100550364C/zh
Publication of CN101150106A publication Critical patent/CN101150106A/zh
Application granted granted Critical
Publication of CN100550364C publication Critical patent/CN100550364C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种封装结构及其封装基板。封装结构包括一封装基板、一芯片及一封胶。封装基板具有一上表面及一下表面。下表面具有一封胶区域及一接垫区域。封胶区域具有至少一视窗开口，视窗开口贯穿上表面及下表面。接垫区域用以设置至少一锡球或至少一针脚。封装基板包括一防焊层。防焊层覆盖封装基板的下表面。防焊层具有至少一沟槽。沟槽配置于封胶区域及接垫区域之间。芯片具有一主动表面，芯片设置于封装基板上，且主动表面接触封装基板的上表面。封胶覆盖封胶区域。

Description

封装结构及其封装基板
技术领域
本发明是有关于一种封装结构及其封装基板，且特别是有关于一种利用防焊层形成一沟槽以防止封胶污染接垫区域的封装结构及其封装基板。
背景技术
半导体芯片的问世，为现代科技的一重要里程碑。一般而言，半导体芯片均需要通过一封装结构保护，以避免半导体芯片受潮或碰撞。请参照图1，其绘示一种传统封装结构900的示意图。封装结构900包括一封装基板910、一芯片920及一封胶930。芯片920承载于封装基板910上。封装基板910具有至少一打线接垫911及至少一植球接垫912。芯片920的主动表面920a是以一焊线940电性连接至打线接垫911。封胶930覆盖芯片920及焊线940，以避免芯片920及焊线940受潮或碰撞。锡球950设置于植球接垫912上，用以连接至一印刷电路板(未绘示于图1中)，以使芯片920的内部线路透过焊线940、打线接垫911、封装基板910的内部导线、锡球接垫912及锡球950电性连接至印刷电路板。
随着电子产品不断地追求轻、薄、短、小的潮流，封装结构900的体积也必须缩小，以符合时代潮流。一般而言，焊线940由芯片920的主动表面920a连接至封装基板910的打线接垫911需要一定程度的空间。再加上封胶930覆盖焊线940及芯片920的主动表面920a之后，整个封装结构900将占据一定程度的体积。有鉴于此，在图1的封装结构900中，打线接垫911及植球接垫912均设置于封装基板910的同一表面。封装基板910并以一开口910c暴露芯片920的主动表面920a。通过这种方式，当封胶930覆盖焊线940及芯片920的主动表面920a时，可大幅减少封胶930所占据的体积。其中，类似图1的封装结构900为一种视窗闸球阵列封装结构(Window Ball GridArray，WBGA)，其越来越广泛的应用于各式产品中，目前主要应用在内存的封装结构上。
然而，封胶930为一种流体物质。在封装制程中，封胶930覆盖焊线940及芯片920的主动表面920a后，再加以热固化封胶930。因此封胶930在制造过程中可能沿着封装基板910的表面流向植球接垫912。使得锡球950黏着于植球接垫912之间的结构强度受到严重考验，大幅地降地产品良率。
除了图1所示的视窗闸球阵列封装结构(WBGA)具有上述封胶污染植球接垫的问题之外，只要是封胶及任何接垫位于封装基板的同一表面的封装结构均具有类似的问题。因此如何解决上述种种问题，实为目前研发的一重要方向之一。
发明内容
本发明的主要目的在于提供一种封装结构及其封装基板，其可以有效防止封胶污染接垫区域、可以降低不良率、不需额外增加制造成本，并且还能适用于内部线路密集的封装基板。
为达成上述目的或是其它目的，本发明采用如下技术方案：一种封装结构，包括：一封装基板、一芯片及一封胶。其中所述封装基板具有一上表面、一下表面及一覆盖所述下表面的防焊层，所述下表面具有一封胶区域及一接垫区域，所述封胶区域具有至少一贯穿所述上表面及下表面的视窗开口，所述接垫区域用以设置至少一锡球或至少一针脚；所述防焊层具有至少一沟槽，所述沟槽配置于所述封胶区域及所述接垫区域之间。所述芯片具有一主动表面，所述芯片设置于所述封装基板上，且所述主动表面接触所述封装基板的上表面。所述封胶覆盖所述封胶区域。所述封装基板更包括一设置于所述封胶区域及所述接垫区域之间的无电性功能金属线，所述防焊层覆盖部分的所述无电性功能金属线，且所述防焊层的沟槽暴露部分的无电性功能金属线。所述无电性功能金属线具有一第一厚度，使得覆盖于所述无电性功能金属线的所述防焊层隆起第一厚度的高度。
为达成上述目的或是其它目的，本发明采用如下技术方案：一种封装基板具有一上表面、一下表面及一覆盖所述下表面的防焊层，所述下表面具有一封胶区域及一接垫区域，所述封胶区域用以设置一封胶，所述封胶区域具有至少一贯穿所述上表面及所述下表面的视窗开口，所述接垫区域用以设置至少一锡球或至少一针脚。所述防焊层具有至少一沟槽，所述沟槽配置于所述封胶区域及所述接垫区域之间。所述封装基板更包括一设置于所述封胶区域及所述接垫区域之间的无电性功能金属线，所述防焊层覆盖部分的所述无电性功能金属线，且所述防焊层的沟槽暴露部分的无电性功能金属线。所述无电性功能金属线具有一第一厚度，使得覆盖于所述无电性功能金属线的所述防焊层隆起第一厚度的高度。
相较于现有技术，本发明封装结构及其封装基板是利用防焊层具有沟槽的结构设计，以防止封胶的模流由封胶区域流向接垫区域，使得封装结构及其封装基板至少具有以下优点：「有效防止封胶污染接垫区域」、「适用于内部线路密集的封装基板」、「降低不良率」以及「不需额外增加制造成本」。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示一种传统封装结构的示意图。
图2绘示依照本发明第一实施例的封装结构的示意图。
图3绘示图2中的虚线3的局部放大图。
图4绘示图3中的封装结构的背视图。
图5绘示依照本发明第二实施例的封装结构的示意图。
图6绘示图5中的虚线6的局部放大图。
图7绘示依照本发明第三实施例的封装结构的背视图。
图8绘示依照本发明第四实施例的封装结构的背视图。
具体实施方式
第一实施例
请参照图2，其绘示依照本发明第一实施例的封装结构100的示意图。封装结构100包括一封装基板110、一芯片120及一封胶130。封装基板110具有一上表面110b及一下表面110a，下表面110a具有一封胶区域A1及一接垫区域A2。封胶区域A1具有至少一视窗开口110c。视窗开口110c贯穿上表面110b及下表面110a。接垫区域A2用以设置至少一锡球或至少一针脚。在图2中是以一锡球150设置于接垫区域A2为例作说明。封装基板110包括一防焊层(soldermask)113。防焊层113覆盖封装基板110的下表面110a，防焊层113具有至少一沟槽113a。沟槽113a配置于封胶区域A1及接垫区域A2之间，用以防止封胶130污染接垫区域A2。芯片120具有一主动表面120a，芯片120设置于封装基板110上，且主动表面120a接触封装基板110的上表面110b。封胶130覆盖封胶区域A1。
在本实施例中，封装结构100是以一视窗闸球阵列封装结构(Window BallGridArray，WBGA)为例作说明。如图2所示，视窗闸球阵列封装结构110的封胶区域A1及接垫区域A2设置于封装基板110的同一表面。然而，任何类似的封装结构皆可应用本发明的设计，只要是封胶区域A1及接垫区域A2设置于封装基板的同一表面均适用本发明的结构设计。
其中，封装基板110更具有一植球接垫112及一打线接垫111。植球接垫112设置于接垫区域A2内，打线接垫111设置于封胶区域A1内。植球接垫112用以电性连接一锡球150，打线接垫111用以焊接焊线140。
更详细的说，芯片120更具有一打线焊垫121。打线焊垫121配置于主动表面120a上，并对应于视窗开口110c。焊线140穿越视窗开口110c并焊接打线焊垫121及打线接垫111。此外，封胶130更覆盖芯片120的主动表面120a、打线焊垫121、焊线140及打线接垫111。
请参照图3，其绘示图2的虚线3的局部放大图。在本实施例中，封装基板110更包括一无电性功能金属线114。无电性功能金属线114不具有任何电性功能，其主要功能为增加封装基板110的厚度。无电性功能金属线114设置于封胶区域A1及接垫区域A2之间。并且防焊层113覆盖部分的无电性功能金属线114。如图3所示，无电性功能金属线114具有一第一厚度D1，使得覆盖于无电性功能金属线114的防焊层113隆起第一厚度D1的高度。通过这种方式，封胶130不易由封胶区域A1跨越隆起的防焊层113，更不会流向接垫区域A2的植球焊垫112。
此外，如图3所示，防焊层113的沟槽113a暴露部分的无电性功能金属线114。若封胶130不甚跨越隆起的防焊层113时，防焊层113的沟槽113a可作为封胶130的模流缓冲区。溢出的封胶130将流入沟槽113a内，而不会直接流入接垫区域A2的植球焊垫112。
请再参照图4，其绘示图3的封装结构的背视图。如图4所示，本实施例的无电性功能金属线114实质上垂直于封胶区域A1及接垫区域A2的联机。在图4中，由于无电性功能金属线114覆盖于防焊层113下方，所以用虚线表示无电性功能金属线114。此外，配置于无电性功能金属线114上的沟槽113a实质上也垂直于封胶区域A1及接垫区域A2的连线。通过这种方式，将有效地使封胶130的模流沿着无电性功能金属线114及沟槽113a的配置方向扩散，而不容易朝接垫区域A2流动。
第二实施例
请同时参照图5及图6，图5绘示依照本发明第二实施例的封装结构200的示意图，图6绘示图5的虚线6的局部放大图。本实施例的封装结构200与第一实施例的封装结构100不同之处在于封装基板210的沟槽213a的结构设计，其余相同之处不再赘述。封装基板210具有一绝缘层215，绝缘层215位于封装基板210的最表层。在本实施例中，封装基板210不适合在封胶区域A1及接垫区域A2之间设置无电性功能金属线。其原因为封装基板210的内部线路过于密集或封胶区域A1及接垫区域A2之间的内部线路不容许有寄生电容的产生时，则不适合在封胶区域A1及接垫区域A2之间设置无电性功能金属线。因此，本实施例的沟槽213a是通过直接暴露部分的绝缘层215而形成的。通过这种方式，当封胶130的模流朝接垫区域A2的植球接垫112流动时，沟槽213a可作为模流的缓冲区。因此，本实施例的封装结构200也可有效地防止封胶130污染接垫区域A2的植球焊垫112。
第三实施例
请参照图7，其绘示依照本发明第三实施例的封装结构300的背视图。本实施例的封装结构300与第一实施例的封装结构100不同之处在于沟槽313a的配置位置，其余相同之处不再赘述。在本实施例中，防焊层313的沟槽313a环绕封胶区域A1。在封装基板310具有足够空间下，沟槽313a除了上述第一实施例及第二实施例的配置方式外，也可以环绕封胶区域A1的方式配置。使得封胶130的模流限制流动于沟槽313a所环绕的区域内。
第四实施例
请参照图8，其绘示依照本发明第四实施例的封装结构400的背视图。本实施例的封装结构400与第一实施例的封装结构100不同之处在于沟槽413a的数量，其余相同之处不再赘述。在本实施例中，防焊层413具有数条沟槽413a，这些沟槽413a相互平行。通过这种方式，在封胶区域A1及接垫区域A2之间俨然形成多组峰部及谷部的结构。使得封胶130的模流必须越过这些峰部及谷部的结构后才可能流入接垫区域A2。
本发明上述实施例所揭露的封装结构及其封装基板是利用防焊层具有沟槽的结构设计，以防止封胶的模流由封胶区域流向接垫区域，使得封装结构及其封装基板至少具有以下优点：
第一、「有效防止封胶污染接垫区域」：通过在防焊层上设计沟槽，使得封胶的模流方向受到控制，并提供封胶的模流缓冲区域。
第二、「适用于内部线路密集的封装基板」：透过上述的设计，在封装基板不适合于封胶区域及接垫区域之间设置无电性功能金属线或者封胶区域及接垫区域之间的内部线路不容许有寄生电容的产生时，仍可透过防焊层的沟槽而达到本发明的目的。
第三、「降低不良率」：如上所述，透过上述的设计即可有效避免接垫区域受到污染。因此，可大幅降低封装结构的不良率。
第四、「不需额外增加制造成本」：在封装基板的制造过程中，防焊层形成沟槽的步骤并不需要额外增加任何材料或机台。因此在不需额外增加制造成本的情况下，即可有效地防止封胶污染接垫区域，相当地方便。

Claims (9)

1.一种封装结构，包括：一封装基板、一芯片及一封胶，其中所述封装基板具有一上表面、一下表面及一覆盖所述下表面的防焊层，所述下表面具有一封胶区域及一接垫区域，所述封胶区域具有至少一贯穿所述上表面及下表面的视窗开口，所述接垫区域用以设置至少一锡球或至少一针脚；所述芯片具有一主动表面，所述芯片设置于所述封装基板上，且所述主动表面接触所述封装基板的上表面；以及所述封胶覆盖所述封胶区域，其特征在于：所述防焊层具有至少一沟槽，所述沟槽配置于所述封胶区域及所述接垫区域之间；所述封装基板更包括一设置于所述封胶区域及所述接垫区域之间的无电性功能金属线，所述防焊层覆盖部分的所述无电性功能金属线，且所述防焊层的沟槽暴露部分的无电性功能金属线；所述无电性功能金属线具有一第一厚度，使得覆盖于所述无电性功能金属线的所述防焊层隆起第一厚度的高度。
2.如权利要求1所述的封装结构，其特征在于：所述沟槽垂直所述封胶区域及所述接垫区域的连线。
3.如权利要求1所述的封装结构，其特征在于：所述沟槽环绕所述封胶区域。
4.如权利要求1所述的封装结构，其特征在于：所述封胶区域及所述接垫区域设置于所述封装基板的同一表面。
5.如权利要求1所述的封装结构，其特征在于：所述防焊层在所述封胶区域及所述接垫区域之间具有若干条沟槽，这些沟槽相互平行，从而在所述封胶区域及所述接垫区域之间形成多组峰部及谷部的结构。
6.一种封装基板，具有一上表面及一下表面，所述下表面具有一封胶区域及一接垫区域，所述封胶区域用以设置一封胶，所述封胶区域具有至少一贯穿所述上表面及所述下表面的视窗开口，所述接垫区域用以设置至少一锡球或至少一针脚，该封装基板包括一覆盖所述封装基板下表面的防焊层，其特征在于：所述防焊层具有至少一沟槽，所述沟槽配置于所述封胶区域及所述接垫区域之间；该封装基板更包括一设置于所述封胶区域及所述接垫区域之间的无电性功能金属线，所述防焊层覆盖部分的所述无电性功能金属线，且所述防焊层的沟槽暴露部分的无电性功能金属线；所述无电性功能金属线具有一第一厚度，使得覆盖于所述无电性功能金属线的所述防焊层隆起第一厚度的高度。
7.如权利要求6所述的封装基板，其特征在于：所述沟槽垂直所述封胶区域及所述接垫区域的连线。
8.如权利要求6所述的封装基板，其特征在于：所述沟槽环绕所述封胶区域。
9.如权利要求6所述的封装基板，其特征在于：所述防焊层在所述封胶区域及所述接垫区域之间具有若干条沟槽，这些沟槽相互平行，从而在所述封胶区域及所述接垫区域之间形成多组峰部及谷部的结构。
CN 200710167236 2007-10-30 2007-10-30 封装结构及其封装基板 Active CN100550364C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710167236 CN100550364C (zh) 2007-10-30 2007-10-30 封装结构及其封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710167236 CN100550364C (zh) 2007-10-30 2007-10-30 封装结构及其封装基板

Publications (2)

Publication Number Publication Date
CN101150106A CN101150106A (zh) 2008-03-26
CN100550364C true CN100550364C (zh) 2009-10-14

Family

ID=39250539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710167236 Active CN100550364C (zh) 2007-10-30 2007-10-30 封装结构及其封装基板

Country Status (1)

Country Link
CN (1) CN100550364C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740410B (zh) * 2008-11-13 2011-10-05 南茂科技股份有限公司 芯片封装结构的制程

Also Published As

Publication number Publication date
CN101150106A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
US7372169B2 (en) Arrangement of conductive pads on grid array package and on circuit board
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
KR100592786B1 (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US20040173892A1 (en) Multilayer laser trim interconnect method
US8116093B2 (en) Printed circuit board and semiconductor module having the same
KR20110039448A (ko) 통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법
CN203277367U (zh) 半导体装置
CN106129041A (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
US20030121698A1 (en) Semiconductor device and printed wiring board having electrode pads
CN101383335B (zh) 半导体封装基板及其制作方法
CN103021969A (zh) 基板、半导体封装件及其制法
US20100117245A1 (en) Integrated circuit package substrate having configurable bond pads
US7968918B2 (en) Semiconductor package
CN100550364C (zh) 封装结构及其封装基板
US7180185B2 (en) Semiconductor device with connections for bump electrodes
US7135642B2 (en) Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier
JP2011222901A (ja) 半導体装置
US20070102762A1 (en) Semiconductor device, and semiconductor package and circuit device using the same
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
US7521778B2 (en) Semiconductor device and method of manufacturing the same
CN104299947B (zh) 制造半导体器件的方法
US8058725B2 (en) Package structure and package substrate thereof
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant