JP2010016041A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010016041A
JP2010016041A JP2008172368A JP2008172368A JP2010016041A JP 2010016041 A JP2010016041 A JP 2010016041A JP 2008172368 A JP2008172368 A JP 2008172368A JP 2008172368 A JP2008172368 A JP 2008172368A JP 2010016041 A JP2010016041 A JP 2010016041A
Authority
JP
Japan
Prior art keywords
region
low
concentration drain
source
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008172368A
Other languages
English (en)
Other versions
JP5150389B2 (ja
Inventor
Kimitaka Fukumi
公孝 福見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008172368A priority Critical patent/JP5150389B2/ja
Publication of JP2010016041A publication Critical patent/JP2010016041A/ja
Application granted granted Critical
Publication of JP5150389B2 publication Critical patent/JP5150389B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】大型化するのを抑制しながら、ドレイン・ソース間の耐圧が低下するのを十分に抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置１は、ｐ型のボディ領域４と、ボディ領域４内に形成されるｎ型のソース領域１０と、ｎ型の低濃度ドレイン領域３とを備え、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４とは、離間して設けられており、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３およびボディ領域４の間には、ｎ型の拡散領域５が設けられている。
【選択図】図３

Description

この発明は、半導体装置に関し、特に、電界効果トランジスタが形成された半導体装置に関する。
従来、電界効果トランジスタが形成された半導体装置が知られている。図１５は、電界効果トランジスタが形成された従来の一例による半導体装置の絶縁膜などを省略した構造を示した平面図である。図１６は、図１５に示した従来の一例による半導体装置の構造を示した断面図である。
従来の一例による半導体装置６０１では、図１５および図１６に示すように、ｐ型の半導体基板６０２に、平面的に見てリング状のｎ型の低濃度ドレイン領域６０３と、平面的に見て低濃度ドレイン領域６０３の内側に配置され、チャネル領域６０４ａ（図１６参照）を含むｐ型のボディ領域６０４（図１６参照）とが形成されている。
低濃度ドレイン領域６０３は、図１５に示すように、Ａ方向に細長いリング状に形成されている。また、低濃度ドレイン領域６０３は、一定の幅に形成されている。
また、図１６に示すように、低濃度ドレイン領域６０３内には、ｎ+型の高濃度ドレインコンタクト領域６０５と、ｐ型の拡散領域６０６とが形成されている。また、高濃度ドレインコンタクト領域６０５とボディ領域６０４との間の半導体基板６０２の表面部分には、素子分離絶縁膜６０７が形成されている。
ボディ領域６０４内には、ｎ+型のソース領域６０８と、ｐ+型の高濃度ボディコンタクト領域６０９とが形成されている。このソース領域６０８および高濃度ボディコンタクト領域６０９は、図１５に示すように、Ａ方向に延びるように形成されている。
また、図１６に示すように、半導体基板６０２の表面上の素子分離絶縁膜６０７が形成された領域以外の領域には、絶縁膜６１０が形成されている。また、素子分離絶縁膜６０７および絶縁膜６１０の所定領域上には、ゲート電極６１１が形成されており、絶縁膜６１０は、ゲート絶縁膜として機能する。そして、ゲート電極６１１、絶縁膜６１０、ソース領域６０８および低濃度ドレイン領域６０３によって、電界効果トランジスタが構成されている。
また、図１５に示すように、高濃度ドレインコンタクト領域６０５、素子分離絶縁膜６０７、拡散領域６０６およびゲート電極６１１は、低濃度ドレイン領域６０３と同様、平面的に見て、ボディ領域６０４（ソース領域６０８）を囲うようにリング状に形成されている。
図１５および図１６に示した従来の一例による半導体装置６０１では、低濃度ドレイン領域６０３は一定の幅に形成されているので、ソース領域６０８のＡ方向の両端部６０８ａ周辺では、ソース領域６０８の両端部６０８ａ以外の部分周辺に比べて、電界が集中しやすくなる。すなわち、低濃度ドレイン領域６０３とソース領域６０８の両端部６０８ａとの間の領域では、低濃度ドレイン領域６０３とソース領域６０８の両端部６０８ａ以外の部分との間の領域に比べて、電界が集中しやすくなる。このため、ソース領域６０８の両端部６０８ａ周辺では、ドレイン・ソース間の耐圧が低下するという不都合がある。
この不都合を解消するために、以下に示す構造が提案されている。
図１７は、上記不都合を解消する第１の半導体装置の絶縁膜などを省略した構造を示した平面図である。図１８は、図１７の５００−５００線に沿った断面図である。図１９は、図１７の５５０−５５０線に沿った断面図である。
上記不都合を解消する第１の半導体装置７０１では、図１７〜図１９に示すように、ｐ型の半導体基板７０２に、平面的に見てリング状のｎ型の低濃度ドレイン領域７０３と、平面的に見て低濃度ドレイン領域７０３の内側に配置され、チャネル領域７０４ａ（図１８および図１９参照）を含むｐ型のボディ領域７０４（図１８および図１９参照）とが形成されている。
この半導体装置７０１では、図１８および図１９に示すように、上記従来の一例による半導体装置６０１と同様、低濃度ドレイン領域７０３内には、ｎ+型の高濃度ドレインコンタクト領域７０５と、ｐ型の拡散領域７０６とが形成されている。また、高濃度ドレインコンタクト領域７０５とボディ領域７０４との間の半導体基板７０２の表面部分には、素子分離絶縁膜７０７が形成されている。
また、ボディ領域７０４内には、ｎ+型のソース領域７０８と、ｐ+型の高濃度ボディコンタクト領域７０９とが形成されている。このソース領域７０８および高濃度ボディコンタクト領域７０９は、図１７に示すように、Ａ方向に延びるように形成されている。
また、図１８および図１９に示すように、半導体基板７０２の表面上の素子分離絶縁膜７０７が形成された領域以外の領域には、絶縁膜７１０が形成されている。また、素子分離絶縁膜７０７および絶縁膜７１０の所定領域上には、ゲート電極７１１が形成されており、絶縁膜７１０は、ゲート絶縁膜として機能する。そして、ゲート電極７１１、絶縁膜７１０、ソース領域７０８および低濃度ドレイン領域７０３によって、電界効果トランジスタが構成されている。
また、図１７に示すように、高濃度ドレインコンタクト領域７０５、素子分離絶縁膜７０７、拡散領域７０６およびゲート電極７１１は、低濃度ドレイン領域７０３と同様、平面的に見て、ボディ領域７０４（ソース領域７０８）を囲うように、リング状に形成されている。
この半導体装置７０１では、図１７〜図１９に示すように、低濃度ドレイン領域７０３は、ソース領域７０８のＡ方向の両端部７０８ａ周辺の幅が、ソース領域７０８の両端部７０８ａ以外の部分周辺の幅よりも大きくなるように形成されている。すなわち、ソース領域７０８の両端部７０８ａ周辺における高濃度ドレインコンタクト領域７０５とソース領域７０８との間の距離が、ソース領域７０８の両端部７０８ａ以外の部分周辺における高濃度ドレインコンタクト領域７０５とソース領域７０８との間の距離よりも大きくなるように構成されている。これにより、ソース領域７０８の両端部７０８ａ周辺において、ドレイン・ソース間の耐圧が低下するのを抑制することが可能である。
なお、半導体装置７０１のような構造は、例えば、特許文献１に開示されている。
図２０は、上記不都合を解消する第２の半導体装置の絶縁膜などを省略した構造を示した平面図である。図２１は、図２０の６００−６００線に沿った断面図である。図２２は、図２０の６５０−６５０線に沿った断面図である。なお、図２２中の一点鎖線は、等電位線を示している。
上記不都合を解消する第２の半導体装置８０１では、図２０〜図２２に示すように、ｐ型の半導体基板８０２に、平面的に見てリング状のｎ型の低濃度ドレイン領域８０３と、平面的に見て低濃度ドレイン領域８０３の内側に配置され、チャネル領域８０４ａ（図２１参照）を含むｐ型のボディ領域８０４（図２１および図２２参照）とが形成されている。
この半導体装置８０１では、図２０〜図２２に示すように、低濃度ドレイン領域８０３とボディ領域８０４とは、離間して設けられている。また、低濃度ドレイン領域８０３は、後述するソース領域８０８のＡ方向の両端部８０８ａ周辺における低濃度ドレイン領域８０３とボディ領域８０４との間の距離が、ソース領域８０８の両端部８０８ａ以外の部分周辺における低濃度ドレイン領域８０３とボディ領域８０４との間の距離よりも大きくなるように形成されている。
具体的には、図２１に示すように、後述するソース領域８０８の両端部８０８ａ以外の部分周辺において、低濃度ドレイン領域８０３は、後述するゲート電極８１１の下方まで形成されている。その一方、図２２に示すように、ソース領域８０８の両端部８０８ａ周辺において、低濃度ドレイン領域８０３は、後述するゲート電極８１１の下方まで形成されていない。
また、半導体装置８０１では、図２０〜図２２に示すように、低濃度ドレイン領域８０３内には、ｎ+型の高濃度ドレインコンタクト領域８０５が形成されている。また、図２０および図２１に示すように、後述するソース領域８０８の両端部８０８ａ以外の部分周辺において、低濃度ドレイン領域８０３内には、ｐ型の拡散領域８０６が形成されている。その一方、図２０および図２２に示すように、ソース領域８０８の両端部８０８ａ周辺において、低濃度ドレイン領域８０３には、拡散領域８０６が形成されていない。また、図２１および図２２に示すように、高濃度ドレインコンタクト領域８０５とボディ領域８０４との間の半導体基板８０２の表面部分には、素子分離絶縁膜８０７が形成されている。
ボディ領域８０４内には、ｎ+型のソース領域８０８と、ｐ+型の高濃度ボディコンタクト領域８０９とが形成されている。このソース領域８０８および高濃度ボディコンタクト領域８０９は、図２０に示すように、Ａ方向に延びるように形成されている。
また、図２１および図２２に示すように、半導体基板８０２の表面上の素子分離絶縁膜８０７が形成された領域以外の領域には、絶縁膜８１０が形成されている。また、素子分離絶縁膜８０７および絶縁膜８１０の所定領域上には、ゲート電極８１１が形成されており、絶縁膜８１０は、ゲート絶縁膜として機能する。そして、ゲート電極８１１、絶縁膜８１０、ソース領域８０８および低濃度ドレイン領域８０３によって、電界効果トランジスタが構成されている。
また、図２０に示すように、高濃度ドレインコンタクト領域８０５、素子分離絶縁膜８０７およびゲート電極８１１は、低濃度ドレイン領域８０３と同様、平面的に見て、ボディ領域８０４（ソース領域８０８）を囲うように、リング状に形成されている。
半導体装置８０１では、上記のように、ソース領域８０８の両端部８０８ａ周辺において、低濃度ドレイン領域８０３とボディ領域８０４とを離間して設けることによって、図１５および図１６に示した従来の一例による半導体装置６０１に比べて、ソース領域８０８の両端部８０８ａ周辺におけるドレイン・ソース間の耐圧が低下するのを、ある程度抑制することが可能である。
なお、半導体装置８０１のような構造は、例えば、特許文献２に開示されている。
特許第２５９９４９４号公報 特許第２７８１５０４号公報
しかしながら、図１７〜図１９に示した半導体装置７０１では、ソース領域７０８の両端部７０８ａ周辺における低濃度ドレイン領域７０３の幅を、ソース領域７０８の両端部７０８ａ以外の部分周辺における低濃度ドレイン領域７０３の幅よりも大きく形成しているので、低濃度ドレイン領域７０３のＡ方向の長さが大きくなる。このため、半導体装置７０１が大型化するという問題点がある。
また、図２０〜図２２に示した半導体装置８０１では、図２２に示すように、ソース領域８０８の両端部８０８ａ周辺のドレイン・ソース間において、低濃度ドレイン領域８０３と半導体基板８０２のｐ型領域８０２ａとの界面近傍（ドレイン・ソース間の低濃度ドレイン領域８０３側の領域）の等電位線（図２２中の一点鎖線）の間隔が狭くなっている。すなわち、ドレイン・ソース間のボディ領域８０４側（ソース領域８０８側）の領域において、電界が集中するのを抑制することができる一方、低濃度ドレイン領域８０３と半導体基板８０２のｐ型領域８０２ａとの界面近傍において、電界が集中するのを十分に抑制することができない。このため、図１５および図１６に示した従来の一例による半導体装置６０１ほどではないが、ドレイン・ソース間の耐圧が低下する。その結果、ドレイン・ソース間の耐圧が低下するのを十分に抑制するのが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、大型化するのを抑制しながら、ドレイン・ソース間の耐圧が低下するのを十分に抑制することが可能な半導体装置を提供することである。
上記目的を達成するために、この発明の一の局面による半導体装置は、第１導電型の半導体基板と、半導体基板内に形成され、チャネル領域を含む第１導電型のボディ領域と、ボディ領域内に形成され、所定の方向に延びる部分を有するとともに、ソース電極に電気的に接続される第２導電型のソース領域と、半導体基板内に形成され、ボディ領域に接する第２導電型の低濃度ドレイン領域と、低濃度ドレイン領域内に形成され、低濃度ドレイン領域よりも大きい不純物濃度を有するとともに、ドレイン電極に電気的に接続される第２導電型の高濃度ドレインコンタクト領域と、低濃度ドレイン領域の、高濃度ドレインコンタクト領域およびボディ領域の間に位置する領域内に形成された第１導電型の第１拡散領域と、ボディ領域のチャネル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備え、ソース領域の所定の方向に延びる部分の端部周辺において、低濃度ドレイン領域とボディ領域とは、離間して設けられており、ソース領域の所定の方向に延びる部分の端部周辺において、低濃度ドレイン領域およびボディ領域の間には、第２導電型の第２拡散領域が設けられている。
この一の局面による半導体装置では、上記のように、ソース領域の所定の方向に延びる部分の端部周辺において、低濃度ドレイン領域とボディ領域とを離間して設けることによって、ソース領域の端部周辺におけるドレイン・ソース間の耐圧が低下するのを抑制することができる。これにより、ドレイン・ソース間の耐圧が低下するのを抑制するために、ソース領域の端部周辺において低濃度ドレイン領域の幅を大きくする場合に比べて、低濃度ドレイン領域が大きくなるのを抑制することができる。その結果、半導体装置が大型化するのを抑制することができる。
また、一の局面による半導体装置では、上記のように、ソース領域の所定の方向に延びる部分の端部周辺において、低濃度ドレイン領域およびボディ領域の間に、第２導電型の第２拡散領域を設けることによって、ソース領域の端部周辺のドレイン・ソース間において、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍（ドレイン・ソース間の低濃度ドレイン領域側の領域）の等電位線の間隔が狭くなるのを抑制することができる。すなわち、ソース領域の端部周辺のドレイン・ソース間において、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍で電界が集中するのを抑制することができる。その結果、ドレイン・ソース間の耐圧が低下するのを十分に抑制することができる。
上記一の局面による半導体装置において、好ましくは、第２拡散領域は、低濃度ドレイン領域およびボディ領域の間において、低濃度ドレイン領域側に設けられている。このように構成すれば、ソース領域の端部周辺のドレイン・ソース間において、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍で電界が集中するのを、容易に抑制することができる。
上記一の局面による半導体装置において、低濃度ドレイン領域およびボディ領域の間の半導体基板の表面部分に素子分離絶縁膜をさらに設け、第２拡散領域を、素子分離絶縁膜に接するように形成してもよい。
上記一の局面による半導体装置において、低濃度ドレイン領域およびボディ領域の間の半導体基板の表面部分に素子分離絶縁膜をさらに設け、第２拡散領域を、素子分離絶縁膜から所定の距離を隔てて形成してもよい。
上記一の局面による半導体装置において、好ましくは、ソース領域の所定の方向に延びる部分の端部周辺において、低濃度ドレイン領域およびボディ領域の間には、複数の第２拡散領域が設けられている。このように構成すれば、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍で電界が集中するのを、より抑制することができる。
上記一の局面による半導体装置において、好ましくは、第２拡散領域は、低濃度ドレイン領域に接するように形成されている。このように構成すれば、ソース領域の端部周辺のドレイン・ソース間において、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍で電界が集中するのを、容易に抑制することができる。
上記一の局面による半導体装置において、好ましくは、低濃度ドレイン領域は、第２拡散領域よりも深い位置まで形成されている。このように構成すれば、低濃度ドレイン領域と第２拡散領域とが同じ深さまで形成されている場合に比べて、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍で電界が集中するのを、容易に抑制することができる。
上記一の局面による半導体装置において、好ましくは、低濃度ドレイン領域は、平面的に見てリング状に形成されており、ボディ領域は、平面的に見て、リング状の低濃度ドレイン領域の内側に配置されている。このように構成すれば、ソース領域の両端部周辺のドレイン・ソース間において、低濃度ドレイン領域と半導体基板のｐ型領域との界面近傍で電界が集中するのを抑制することができる。
上記一の局面による半導体装置において、好ましくは、低濃度ドレイン領域の少なくとも一部は、平面的に見て、櫛型形状に形成されており、ソース領域は、低濃度ドレイン領域の櫛型形状の部分に噛み合うように形成されている。このように構成すれば、ソース領域が、所定の方向に延びる部分を複数含んでいる場合にも、低濃度ドレイン領域の櫛型形状の部分により、ドレイン・ソース間の耐圧が低下するのを抑制することができる。
以上のように、本発明によれば、大型化するのを抑制しながら、ドレイン・ソース間の耐圧が低下するのを十分に抑制することが可能な半導体装置を容易に得ることができる。
以下、本発明の実施形態について図面を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。図２は、図１の１００−１００線に沿った断面図である。図３は、図１の１５０−１５０線に沿った断面図である。図４は、図１に示した本発明の第１実施形態による半導体装置の低濃度ドレイン領域およびソース領域の構造を示した平面図である。図１〜図４を参照して、本発明の第１実施形態による半導体装置１の構造について説明する。
本発明の第１実施形態による半導体装置１では、図１〜図３に示すように、ｐ型の半導体基板２に、平面的に見てリング状のｎ型の低濃度ドレイン領域３と、平面的に見て低濃度ドレイン領域３の内側に配置され、チャネル領域４ａ（図２参照）を含むｐ型のボディ領域４（図２および図３参照）とが形成されている。この低濃度ドレイン領域３は、例えば、約１×１０15ａｔｏｍｓ／ｃｍ3〜約１×１０17ａｔｏｍｓ／ｃｍ3の不純物濃度を有する。なお、ｐ型（ｐ+型）は、本発明の「第１導電型」の一例であり、ｎ型（ｎ+型）は、本発明の「第２導電型」の一例である。
低濃度ドレイン領域３は、図４に示すように、平面的に見て、Ａ方向に細長いリング状に形成されている。また、低濃度ドレイン領域３は、ボディ領域４（後述するソース領域１０）を囲むように形成されている。
ここで、第１実施形態では、図２に示すように、後述するソース領域１０のＡ方向の両端部１０ａ以外の部分周辺において、低濃度ドレイン領域３は、ボディ領域４に接するように形成されている。その一方、図３に示すように、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３は、ボディ領域４と離間するように形成されている。
具体的には、図２に示すように、ソース領域１０の両端部１０ａ以外の部分周辺において、低濃度ドレイン領域３は、後述するゲート電極１４の下方まで延びるように形成されており、後述するゲート電極１４の下方においてボディ領域４に接している。また、図３に示すように、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３は、後述するゲート電極１４の下方までは形成されていない。
また、第１実施形態では、図１および図３に示すように、後述するソース領域１０のＡ方向の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４（後述するソース領域１０）との間には、円弧状または扇状のｎ型の拡散領域５が形成されている。この拡散領域５は、例えば、約１×１０15ａｔｏｍｓ／ｃｍ3〜約１×１０17ａｔｏｍｓ／ｃｍ3の不純物濃度を有する。なお、拡散領域５は、本発明の「第２拡散領域」の一例である。
この拡散領域５は、図３に示すように、低濃度ドレイン領域３とボディ領域４との間において、低濃度ドレイン領域３側に形成されている。また、拡散領域５は、低濃度ドレイン領域３から所定の距離を隔てて形成されている一方、後述する素子分離絶縁膜９に接するように形成されている。また、拡散領域５は、低濃度ドレイン領域３よりも小さい深さに形成されている。すなわち、低濃度ドレイン領域３は、拡散領域５よりも深い位置まで形成されている。なお、拡散領域５を、低濃度ドレイン領域３と、例えば同じ深さに形成してもよい。
第１実施形態では、後述するソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４（後述するソース領域１０）との間に、拡散領域５を形成することによって、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、図３に示すように、等電位線の間隔が広がっている。なお、図３中の一点鎖線は、等電位線を示している。これにより、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍（ドレイン・ソース間の低濃度ドレイン領域３側の領域）で電界が集中するのを抑制することが可能である。
また、図２および図３に示すように、低濃度ドレイン領域３内には、低濃度ドレイン領域３よりも大きい不純物濃度を有するｎ+型の高濃度ドレインコンタクト領域６が形成されている。この高濃度ドレインコンタクト領域６上には、高濃度ドレインコンタクト領域６に電気的に接続されたドレイン電極７が形成されている。
また、図２に示すように、ソース領域１０の両端部１０ａ以外の部分周辺において、低濃度ドレイン領域３内には、高濃度ドレインコンタクト領域６とボディ領域４との間に位置する領域に、Ａ方向（図１参照）に延びるようにｐ型の拡散領域８が形成されている。この拡散領域８は、ソース領域１０の両端部１０ａ周辺の低濃度ドレイン領域３内には、形成されていない。なお、拡散領域８は、本発明の「第１拡散領域」の一例である。
また、図２および図３に示すように、高濃度ドレインコンタクト領域６とボディ領域４との間の半導体基板２の表面部分には、素子分離絶縁膜９が設けられている。
ボディ領域４内には、ｎ+型のソース領域１０と、ボディ領域４よりも大きい不純物濃度を有するｐ+型の高濃度ボディコンタクト領域１１とが形成されている。このソース領域１０および高濃度ボディコンタクト領域１１は、図１に示すように、Ａ方向に延びるように形成されている。なお、ソース領域１０は、本発明の「ソース領域」および「所定の方向に延びる部分」の一例である。
また、図２および図３に示すように、ソース領域１０および高濃度ボディコンタクト領域１１の所定領域上には、ソース領域１０および高濃度ボディコンタクト領域１１に電気的に接続されたソース電極１２が形成されている。
また、半導体基板２の表面上の素子分離絶縁膜９、ドレイン電極７およびソース電極１２が形成された領域以外の領域には、絶縁膜１３が形成されている。この絶縁膜１３は、図２に示すように、低濃度ドレイン領域３とソース領域１０との間に設けられたチャネル領域４ａ上を覆うように形成されている。なお、絶縁膜１３は、本発明の「ゲート絶縁膜」の一例である。
また、図２および図３に示すように、絶縁膜１３の所定領域上には、ゲート電極１４が形成されており、絶縁膜１３は、ゲート絶縁膜として機能する。また、ゲート電極１４は、素子分離絶縁膜９上の一部を覆うように形成されている。
そして、ゲート電極１４、絶縁膜１３、ソース領域１０（ソース電極１２）および低濃度ドレイン領域３（ドレイン電極７）によって、電界効果トランジスタが構成されている。
また、図１に示すように、高濃度ドレインコンタクト領域６、素子分離絶縁膜９およびゲート電極１４は、低濃度ドレイン領域３と同様、平面的に見て、ボディ領域４（ソース領域１０）を囲うように、リング状に形成されている。
第１実施形態では、上記のように、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４とを離間して設けることによって、ソース領域１０の両端部１０ａ周辺におけるドレイン・ソース間の耐圧が低下するのを抑制することができる。これにより、ドレイン・ソース間の耐圧が低下するのを抑制するために、ソース領域１０の両端部１０ａ周辺において低濃度ドレイン領域３の幅を大きくする場合に比べて、低濃度ドレイン領域３のＡ方向の長さが大きくなるのを抑制することができる。その結果、半導体装置１が大型化するのを抑制することができる。
また、第１実施形態では、上記のように、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３およびボディ領域４の間に、ｎ型の拡散領域５を設けることによって、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍（ドレイン・ソース間の低濃度ドレイン領域３側の領域）の等電位線の間隔が狭くなるのを抑制することができる。すなわち、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍で電界が集中するのを抑制することができる。その結果、ドレイン・ソース間の耐圧が低下するのを十分に抑制することができる。
また、第１実施形態では、上記のように、拡散領域５を、低濃度ドレイン領域３およびボディ領域４の間において、低濃度ドレイン領域３側に設けることによって、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍で電界が集中するのを、容易に抑制することができる。
また、第１実施形態では、上記のように、ボディ領域４を、平面的に見て、リング状の低濃度ドレイン領域３の内側に配置することによって、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍で電界が集中するのを、容易に抑制することができる。
（第２実施形態）
図５は、本発明の第２実施形態による半導体装置の構造を示した断面図である。
本発明の第２実施形態による半導体装置１０１では、図５に示すように、上記第１実施形態と異なり、ｎ型の拡散領域１０５は、素子分離絶縁膜９から所定の距離を隔てて形成されている。なお、拡散領域１０５は、本発明の「第２拡散領域」の一例である。
また、第２実施形態では、上記第１実施形態と同様、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４（ソース領域１０）との間に、拡散領域１０５を形成することによって、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、等電位線の間隔が広がっている。なお、図５中の一点鎖線は、等電位線を示している。これにより、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍（ドレイン・ソース間の低濃度ドレイン領域３側の領域）で電界が集中するのを抑制することが可能である。
なお、第２実施形態による半導体装置１０１のその他の構造および効果は、上記第１実施形態と同様である。
（第３実施形態）
図６は、本発明の第３実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。図７は、図６の２００−２００線に沿った断面図である。
本発明の第３実施形態による半導体装置２０１では、図６および図７に示すように、上記第１および第２実施形態と異なり、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４（ソース領域１０）との間には、円弧状または扇状の２つのｎ型の拡散領域２０５ａおよび２０５ｂが形成されている。なお、拡散領域２０５ａおよび２０５ｂは、本発明の「第２拡散領域」の一例である。
また、図７に示すように、拡散領域２０５ａおよび２０５ｂは、低濃度ドレイン領域３から所定の距離を隔てて形成されている一方、素子分離絶縁膜９に接するように形成されている。
なお、第３実施形態による半導体装置２０１のその他の構造および効果は、上記第１および第２実施形態と同様である。
（第４実施形態）
図８は、本発明の第４実施形態による半導体装置の構造を示した断面図である。
本発明の第４実施形態による半導体装置３０１では、図８に示すように、上記第３実施形態と異なり、ｎ型の拡散領域３０５ａおよび３０５ｂは、素子分離絶縁膜９から所定の距離を隔てて形成されている。なお、拡散領域３０５ａおよび３０５ｂは、本発明の「第２拡散領域」の一例である。
また、第４実施形態による半導体装置３０１のその他の構造および効果は、上記第３実施形態と同様である。
（第５実施形態）
図９は、本発明の第５実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。図１０は、図９の３００−３００線に沿った断面図である。
本発明の第５実施形態による半導体装置４０１では、図９および図１０に示すように、上記第１〜第４実施形態と異なり、ｎ型の拡散領域４０５は、低濃度ドレイン領域３に接するように形成されている。なお、拡散領域４０５は、本発明の「第２拡散領域」の一例である。
また、図１０に示すように、拡散領域４０５は、低濃度ドレイン領域３よりも小さい深さに形成されている。すなわち、低濃度ドレイン領域３は、拡散領域４０５よりも深い位置まで形成されている。これにより、低濃度ドレイン領域３および拡散領域４０５は、階段状に形成されている。
また、拡散領域４０５は、素子分離絶縁膜９に接するように形成されている。なお、拡散領域４０５は、上記第２および第４実施形態と同様に、素子分離絶縁膜９から所定の距離を隔てて形成してもよい。
また、第５実施形態では、上記第１〜第４実施形態と同様、ソース領域１０の両端部１０ａ周辺において、低濃度ドレイン領域３とボディ領域４（ソース領域１０）との間に、拡散領域４０５を形成することによって、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、等電位線の間隔が広がっている。なお、図５中の一点鎖線は、等電位線を示している。これにより、ソース領域１０の両端部１０ａ周辺のドレイン・ソース間において、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍（ドレイン・ソース間の低濃度ドレイン領域３側の領域）で電界が集中するのを抑制することが可能である。
なお、第５実施形態による半導体装置４０１のその他の構造は、上記第１〜第４実施形態と同様である。
第５実施形態では、上記のように、拡散領域４０５を、低濃度ドレイン領域３よりも小さい深さに形成することによって、拡散領域４０５が低濃度ドレイン領域３に接している場合にも、低濃度ドレイン領域３と半導体基板２のｐ型領域２ａとの界面近傍で電界が集中するのを、容易に抑制することができる。
なお、第５実施形態のその他の効果は、上記第１〜第４実施形態と同様である。
（第６実施形態）
図１１は、本発明の第６実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。図１２は、図１１の４００−４００線に沿った断面図である。図１３は、図１１の４５０−４５０線に沿った断面図である。図１４は、図１１に示した本発明の第６実施形態による半導体装置の低濃度ドレイン領域およびソース領域の構造を示した平面図である。図１１〜図１４を参照して、この第６実施形態では、上記第１〜第５実施形態と異なり、低濃度ドレイン領域５０３が櫛型形状に形成されている場合について説明する。
本発明の第６実施形態による半導体装置５０１では、図１１〜図１３に示すように、ｐ型の半導体基板５０２に、ｎ型の低濃度ドレイン領域５０３と、チャネル領域５０４ａ（図１２参照）を含むｐ型のボディ領域５０４（図１２および図１３参照）とが形成されている。この低濃度ドレイン領域５０３は、例えば、約１×１０15ａｔｏｍｓ／ｃｍ3〜約１×１０17ａｔｏｍｓ／ｃｍ3の不純物濃度を有する。
また、低濃度ドレイン領域５０３は、図１４に示すように、平面的に見て、櫛型形状に形成されている。なお、図１４の斜線領域（ハッチング領域）は、低濃度ドレイン領域５０３を示している。
また、ボディ領域５０４は、低濃度ドレイン領域５０３に囲まれた複数（２つ）の部分５０４ｂと、低濃度ドレイン領域５０３を囲うように配置された周縁部５０４ｃとを含んでいる。このボディ領域５０４の部分５０４ｂは、Ａ方向に延びるように形成されている。
また、第６実施形態では、図１２および図１４に示すように、低濃度ドレイン領域５０３は、後述するソース領域５１０の部分５１０ａのＡ方向の端部５１０ｃ（図１１参照）以外の部分周辺において、ボディ領域５０４の部分５０４ｂに接するように形成されている。すなわち、低濃度ドレイン領域５０３は、ボディ領域５０４の部分５０４ｂの端部５０４ｄ以外の部分に接するように形成されている。また、低濃度ドレイン領域５０３は、図１４に示すように、ボディ領域５０４の周縁部５０４ｃに接するように形成されている。その一方、図１３および図１４に示すように、低濃度ドレイン領域５０３は、ソース領域５１０の部分５１０ａの端部５１０ｃ周辺において、ボディ領域５０４の部分５０４ｂと離間するように形成されている。すなわち、低濃度ドレイン領域５０３は、ボディ領域５０４の部分５０４ｂの端部５０４ｄと離間するように形成されている。
また、第６実施形態では、図１１および図１３に示すように、後述するソース領域５１０の部分５１０ａの端部５１０ｃ周辺において、低濃度ドレイン領域５０３とボディ領域５０４の部分５０４ｂ（図１４参照）との間には、円弧状または扇状のｎ型の拡散領域５０５が形成されている。この拡散領域５０５は、例えば、約１×１０15ａｔｏｍｓ／ｃｍ3〜約１×１０17ａｔｏｍｓ／ｃｍ3の不純物濃度を有する。なお、拡散領域５０５は、本発明の「第２拡散領域」の一例である。
第６実施形態では、後述するソース領域５１０の部分５１０ａの端部５１０ｃ周辺において、低濃度ドレイン領域５０３とボディ領域５０４の部分５０４ｂとの間に、拡散領域５０５を形成することによって、ソース領域５１０の部分５１０ａの端部５１０ｃ周辺のドレイン・ソース間において、等電位線（図示せず）の間隔が広がる。これにより、ソース領域５１０の部分５１０ａの端部５１０ｃ周辺のドレイン・ソース間において、低濃度ドレイン領域５０３と半導体基板５０２のｐ型領域５０２ａとの界面近傍（ドレイン・ソース間の低濃度ドレイン領域５０３側の領域）で電界が集中するのを抑制することが可能である。
また、図１２および図１３に示すように、低濃度ドレイン領域５０３内には、低濃度ドレイン領域５０３よりも大きい不純物濃度を有するｎ+型の高濃度ドレインコンタクト領域５０６が形成されている。この高濃度ドレインコンタクト領域５０６上には、高濃度ドレインコンタクト領域５０６に電気的に接続されたドレイン電極５０７が形成されている。
また、図１１および図１２に示すように、ソース領域５１０の部分５１０ａの端部５１０ｃ以外の部分周辺において、低濃度ドレイン領域５０３内には、高濃度ドレインコンタクト領域５０６とボディ領域５０４の部分５０４ｂとの間に位置する領域に、ｐ型の拡散領域５０８が形成されている。その一方、図１１および図１３に示すように、拡散領域５０８は、ソース領域５１０の部分５１０ａの端部５１０ｃ周辺の低濃度ドレイン領域５０３内には、形成されていない。また、拡散領域５０８は、図１１に示すように、低濃度ドレイン領域５０３（図１４参照）内において、高濃度ドレインコンタクト領域５０６とボディ領域５０４の周縁部５０４ｃ（図１４参照）との間の領域に形成されている。なお、拡散領域５０８は、本発明の「第１拡散領域」の一例である。
また、図１２および図１３に示すように、高濃度ドレインコンタクト領域５０６とボディ領域５０４との間の半導体基板５０２の表面部分には、素子分離絶縁膜５０９が設けられている。
ボディ領域５０４内には、ｎ+型のソース領域５１０と、ボディ領域５０４よりも大きい不純物濃度を有するｐ+型の高濃度ボディコンタクト領域５１１とが形成されている。このソース領域５１０および高濃度ボディコンタクト領域５１１の所定領域上には、ソース電極５１２が形成されている。
また、第６実施形態では、図１１に示すように、ソース領域５１０には、ボディ領域５０４の部分５０４ｂ内に形成された複数（２つ）の部分５１０ａと、ボディ領域５０４の周縁部５０４ｃ内に形成された周縁部５１０ｂとが設けられている。このソース領域５１０の部分５１０ａは、Ａ方向に延びるように形成されている。また、ソース領域５１０の部分５１０ａおよび周縁部５１０ｂは、互いに離間するように形成されていてもよいし、互いに連結するように形成されていてもよい。また、ソース領域５１０の複数の部分５１０ａは、互いに連結されることにより、例えば櫛型形状に形成されていてもよい。なお、部分５１０ａは、本発明の「所定の方向に延びる部分」の一例である。
また、ソース領域５１０の複数の部分５１０ａは、櫛型形状の低濃度ドレイン領域５０３に噛み合うように配置されている。
また、図１２および図１３に示すように、半導体基板５０２の表面上の素子分離絶縁膜５０９、ドレイン電極５０７およびソース電極５１２が形成された領域以外の領域には、絶縁膜５１３が形成されている。なお、絶縁膜５１３は、本発明の「ゲート絶縁膜」の一例である。
また、絶縁膜５１３の所定領域上には、ゲート電極５１４が形成されており、絶縁膜５１３は、ゲート絶縁膜として機能する。
そして、ゲート電極５１４、絶縁膜５１３、ソース領域５１０（ソース電極５１２）および低濃度ドレイン領域５０３（ドレイン電極５０７）によって、電界効果トランジスタが構成されている。
なお、第６実施形態による半導体装置５０１のその他の構造は、上記第１実施形態と同様である。
第６実施形態では、上記のように、ソース領域５１０の部分５１０ａを、櫛型形状の低濃度ドレイン領域５０３に噛み合うように配置することによって、ソース領域５１０にＡ方向に延びる部分５１０ａが複数設けられている場合にも、櫛型形状の低濃度ドレイン領域５０３により、ドレイン・ソース間の耐圧が低下するのを十分に抑制することができる。
なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、上記実施形態では、第１導電型をｐ型（ｐ+型）とし、第２導電型をｎ型（ｎ+型）とした例について示したが、本発明はこれに限らず、第１導電型をｎ型（ｎ+型）とし、第２導電型をｐ型（ｐ+型）としてもよい。
また、上記実施形態では、低濃度ドレイン領域を、リング状または櫛型形状に形成した例について説明したが、本発明はこれに限らず、低濃度ドレイン領域を、リング状および櫛型形状以外の形状に形成してもよい。
また、上記実施形態では、ｎ型の拡散領域を円弧状または扇状に形成した例について説明したが、本発明はこれに限らず、ｎ型の拡散領域を、円弧状または扇状以外の形状に形成してもよい。
また、上記第３および第４実施形態では、低濃度ドレイン領域とボディ領域（ソース領域）との間に複数のｎ型の拡散領域を形成する例として、ｎ型の拡散領域を２つ形成した例について示したが、本発明はこれに限らず、低濃度ドレイン領域とボディ領域（ソース領域）との間に、ｎ型の拡散領域を３つ以上形成してもよい。
また、上記第６実施形態では、ｎ型の拡散領域を、上記第１実施形態と同様の構造に構成した例について示したが、本発明はこれに限らず、ｎ型の拡散領域を、上記第２〜第５実施形態と同様の構造に構成してもよい。
また、上記第６実施形態では、櫛型形状の低濃度ドレイン領域５０３に、ソース領域５１０の２つの部分５１０ａを噛み合うように構成した例について示したが、本発明はこれに限らず、櫛型形状の低濃度ドレイン領域５０３に、ソース領域５１０の部分５１０ａを、１つだけ、または、３つ以上噛み合うように構成してもよい。
本発明の第１実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。 図１の１００−１００線に沿った断面図である。 図１の１５０−１５０線に沿った断面図である。 図１に示した本発明の第１実施形態による半導体装置の低濃度ドレイン領域およびソース領域の構造を示した平面図である。 本発明の第２実施形態による半導体装置の構造を示した断面図である。 本発明の第３実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。 図６の２００−２００線に沿った断面図である。 本発明の第４実施形態による半導体装置の構造を示した断面図である。 本発明の第５実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。 図９の３００−３００線に沿った断面図である。 本発明の第６実施形態による半導体装置の絶縁膜、ドレイン電極およびソース電極などを省略した構造を示した平面図である。 図１１の４００−４００線に沿った断面図である。 図１１の４５０−４５０線に沿った断面図である。 図１１に示した本発明の第６実施形態による半導体装置の低濃度ドレイン領域およびソース領域の構造を示した平面図である。 電界効果トランジスタが形成された従来の一例による半導体装置の絶縁膜などを省略した構造を示した平面図である。 図１５に示した従来の一例による半導体装置の構造を示した断面図である。 従来の一例による半導体装置の不都合を解消する第１の半導体装置の絶縁膜などを省略した構造を示した平面図である。 図１７の５００−５００線に沿った断面図である。 図１７の５５０−５５０線に沿った断面図である。 従来の一例による半導体装置の不都合を解消する第２の半導体装置の絶縁膜などを省略した構造を示した平面図である。 図２０の６００−６００線に沿った断面図である。 図２０の６５０−６５０線に沿った断面図である。
符号の説明
１、１０１、２０１、３０１、４０１、５０１ 半導体装置
２、５０２ 半導体基板
３、５０３ 低濃度ドレイン領域
４、５０４ ボディ領域
４ａ、５０４ａ チャネル領域
５、１０５、２０５ａ、２０５ｂ、３０５ａ、３０５ｂ、４０５、５０５ 拡散領域（第２拡散領域）
６、５０６ 高濃度ドレインコンタクト領域
７、５０７ ドレイン電極
８、５０８ 拡散領域（第１拡散領域）
９、５０９ 素子分離絶縁膜
１０ ソース領域（所定の方向に延びる部分）
１０ａ 両端部（端部）
１２、５１２ ソース電極
１３、５１３ 絶縁膜（ゲート絶縁膜）
１４、５１４ ゲート電極
５１０ ソース領域
５１０ａ 部分（所定の方向に延びる部分）
５１０ｃ 端部

Claims (9)

  1. 第１導電型の半導体基板と、
    前記半導体基板内に形成され、チャネル領域を含む第１導電型のボディ領域と、
    前記ボディ領域内に形成され、所定の方向に延びる部分を有するとともに、ソース電極に電気的に接続される第２導電型のソース領域と、
    前記半導体基板内に形成され、前記ボディ領域に接する第２導電型の低濃度ドレイン領域と、
    前記低濃度ドレイン領域内に形成され、前記低濃度ドレイン領域よりも大きい不純物濃度を有するとともに、ドレイン電極に電気的に接続される第２導電型の高濃度ドレインコンタクト領域と、
    前記低濃度ドレイン領域の、前記高濃度ドレインコンタクト領域および前記ボディ領域の間に位置する領域内に形成された第１導電型の第１拡散領域と、
    前記ボディ領域のチャネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを備え、
    前記ソース領域の所定の方向に延びる部分の端部周辺において、前記低濃度ドレイン領域と前記ボディ領域とは、離間して設けられており、
    前記ソース領域の所定の方向に延びる部分の端部周辺において、前記低濃度ドレイン領域および前記ボディ領域の間には、第２導電型の第２拡散領域が設けられていることを特徴とする半導体装置。
  2. 前記第２拡散領域は、前記低濃度ドレイン領域および前記ボディ領域の間において、前記低濃度ドレイン領域側に設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記低濃度ドレイン領域および前記ボディ領域の間の前記半導体基板の表面部分に設けられた素子分離絶縁膜をさらに備え、
    前記第２拡散領域は、前記素子分離絶縁膜に接するように形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記低濃度ドレイン領域および前記ボディ領域の間の前記半導体基板の表面部分に設けられた素子分離絶縁膜をさらに備え、
    前記第２拡散領域は、前記素子分離絶縁膜から所定の距離を隔てて形成されていることを特徴とする請求項１または２に記載の半導体装置。
  5. 前記ソース領域の所定の方向に延びる部分の端部周辺において、前記低濃度ドレイン領域および前記ボディ領域の間には、複数の前記第２拡散領域が設けられていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２拡散領域は、前記低濃度ドレイン領域に接するように形成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記低濃度ドレイン領域は、前記第２拡散領域よりも深い位置まで形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記低濃度ドレイン領域は、平面的に見てリング状に形成されており、
    前記ボディ領域は、平面的に見て、前記リング状の低濃度ドレイン領域の内側に配置されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記低濃度ドレイン領域の少なくとも一部は、平面的に見て、櫛型形状に形成されており、
    前記ソース領域は、前記低濃度ドレイン領域の櫛型形状の部分に噛み合うように形成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
JP2008172368A 2008-07-01 2008-07-01 半導体装置 Expired - Fee Related JP5150389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008172368A JP5150389B2 (ja) 2008-07-01 2008-07-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008172368A JP5150389B2 (ja) 2008-07-01 2008-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2010016041A true JP2010016041A (ja) 2010-01-21
JP5150389B2 JP5150389B2 (ja) 2013-02-20

Family

ID=41701915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172368A Expired - Fee Related JP5150389B2 (ja) 2008-07-01 2008-07-01 半導体装置

Country Status (1)

Country Link
JP (1) JP5150389B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694024A (zh) * 2011-03-23 2012-09-26 株式会社东芝 半导体器件
JP2016042554A (ja) * 2014-08-19 2016-03-31 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
JPH05259454A (ja) * 1991-12-12 1993-10-08 Power Integrations Inc 改良されたブレークダウン電圧特性を有する半導体装置
JPH08172184A (ja) * 1987-04-24 1996-07-02 Power Integrations Inc 高電圧ｍｏｓトランジスタ
JPH1041499A (ja) * 1996-07-18 1998-02-13 Yokogawa Electric Corp 高耐圧ｄｍｏｓ ｆｅｔ
JP2001102569A (ja) * 1999-09-28 2001-04-13 Fuji Electric Co Ltd 半導体デバイス
JP2005085975A (ja) * 2003-09-09 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172184A (ja) * 1987-04-24 1996-07-02 Power Integrations Inc 高電圧ｍｏｓトランジスタ
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
JPH05259454A (ja) * 1991-12-12 1993-10-08 Power Integrations Inc 改良されたブレークダウン電圧特性を有する半導体装置
JPH1041499A (ja) * 1996-07-18 1998-02-13 Yokogawa Electric Corp 高耐圧ｄｍｏｓ ｆｅｔ
JP2001102569A (ja) * 1999-09-28 2001-04-13 Fuji Electric Co Ltd 半導体デバイス
JP2005085975A (ja) * 2003-09-09 2005-03-31 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694024A (zh) * 2011-03-23 2012-09-26 株式会社东芝 半导体器件
JP2012212842A (ja) * 2011-03-23 2012-11-01 Toshiba Corp 半導体装置
CN102694024B (zh) * 2011-03-23 2014-12-03 株式会社东芝 半导体器件
JP2016042554A (ja) * 2014-08-19 2016-03-31 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5150389B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
TWI565059B (zh) Semiconductor device
JP2014187141A (ja) 半導体装置
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP5700027B2 (ja) 半導体装置
WO2012157223A1 (ja) 横型半導体装置
WO2018135542A1 (ja) 炭化珪素半導体装置
JP2014063771A (ja) 半導体装置
JP5641995B2 (ja) 半導体素子
JP2005093696A (ja) 横型ｍｏｓトランジスタ
JP5150389B2 (ja) 半導体装置
JP2010182740A (ja) 半導体装置
JP2009004681A (ja) 半導体装置
JP6471811B2 (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP6334655B2 (ja) パワー半導体デバイス
JP2011129701A (ja) Ｍｏｓトランジスタ
JP5375270B2 (ja) 半導体装置
US9711636B2 (en) Super-junction semiconductor device
US9312331B2 (en) Semiconductor device
JP2014204067A (ja) 半導体装置およびその製造方法
JP4882212B2 (ja) 縦型半導体装置
JP6273329B2 (ja) 半導体装置
JPWO2016046901A1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP2009043795A (ja) 半導体装置
JP2006228920A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees