JP2010010451A - 薄膜デバイスの製造方法 - Google Patents
薄膜デバイスの製造方法 Download PDFInfo
- Publication number
- JP2010010451A JP2010010451A JP2008168722A JP2008168722A JP2010010451A JP 2010010451 A JP2010010451 A JP 2010010451A JP 2008168722 A JP2008168722 A JP 2008168722A JP 2008168722 A JP2008168722 A JP 2008168722A JP 2010010451 A JP2010010451 A JP 2010010451A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- substrate
- opening
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】薄膜デバイスと外部配線等との間の電気的接続をより確実に確保すること。
【解決手段】(a)配線膜(14)及び薄膜素子を有する被転写体を第1基板(10)上に形成すること、(b)被転写体上にパッシベーション膜(21)を形成すること、(c)配線膜の表面に位置する部分の少なくとも一部と重畳するとともにパッシベーション膜の外縁部まで延びる開口部(21a)と、一端が当該開口部と連通するとともに他端がパッシベーション膜の外縁部に位置する溝(21b)と、をパッシベーション膜に形成すること、(d)被転写体及びパッシベーション膜と第2基板とを接合すること、(e)被転写体及びパッシベーション膜から第1基板を分離することによって被転写体及びパッシベーション膜を第2基板上へ転写すること、(f)開口部に流動体を導入して当該流動体を固化することにより、配線膜と接続された導電体を形成すること、を含む薄膜デバイスの製造方法である。
【選択図】図7
【解決手段】(a)配線膜(14)及び薄膜素子を有する被転写体を第1基板(10)上に形成すること、(b)被転写体上にパッシベーション膜(21)を形成すること、(c)配線膜の表面に位置する部分の少なくとも一部と重畳するとともにパッシベーション膜の外縁部まで延びる開口部(21a)と、一端が当該開口部と連通するとともに他端がパッシベーション膜の外縁部に位置する溝(21b)と、をパッシベーション膜に形成すること、(d)被転写体及びパッシベーション膜と第2基板とを接合すること、(e)被転写体及びパッシベーション膜から第1基板を分離することによって被転写体及びパッシベーション膜を第2基板上へ転写すること、(f)開口部に流動体を導入して当該流動体を固化することにより、配線膜と接続された導電体を形成すること、を含む薄膜デバイスの製造方法である。
【選択図】図7
Description
本発明は、素子転写法を利用して薄膜素子(例えば薄膜トランジスタ)を含む薄膜デバイスを製造する技術に関する。
素子転写法を利用した薄膜デバイスの製造技術の従来例は、例えば特開2003−31778号公報(特許文献1)に開示されている。従来の素子転写法においては、まず製造元基板上に剥離層を設け、この剥離層の上側に薄膜デバイスが形成される。次に、接着剤を用いて薄膜デバイスを転写先基板と接着する。次に、製造元基板を介して剥離層にレーザー光を照射すること等によって剥離層を加熱し、剥離層の密着力を低下させ、製造元基板を取り去る。これにより、薄膜デバイスが製造元基板から転写先基板上へ転写される。かかる素子転写法によれば、耐熱性が低い等、薄膜素子の形成に適しない基板上(例えば、プラスチック基板上)に薄膜素子を容易に製造することが可能となる。
上述した素子転写法を用いて転写先基板上に設けられた薄膜デバイスと外部配線等(例えば転写先基板上の配線など)とを電気的に接続したい場合がある。このような場合に採用し得る方法の一つとして、液体金属などの流動性を有する材料(流動体)を用いる方法が考えられる。具体的には、薄膜デバイスの所定位置(例えば、接続用配線)と外部配線等との間に流動性を有する材料を導入し、その後に当該材料を焼成する等によって固化させることにより、両者間の電気的接続が確保される。しかしながら、薄膜デバイスと外部配線等との隙間に前述の流動体を導入する際に気泡が入り込んでしまうことにより、流動体を必要十分に導入できない場合があった。
本発明に係る具体的態様は、薄膜デバイスと外部配線等との間の電気的接続をより確実に確保することが可能な技術を提供することを一つの目的とする。
本発明に係る一態様の薄膜デバイスの製造方法は、転写法を用いた薄膜デバイスの製造方法であって、(a)少なくとも一部が表面に位置する配線膜と、当該配線膜と接続された薄膜素子と、を有する被転写体を第1基板上に形成すること、(b)前記被転写体上にパッシベーション膜を形成すること、(c)前記配線膜の表面に位置する部分の少なくとも一部と重畳するとともに前記パッシベーション膜の外縁部まで延びる開口部と、一端が当該開口部と連通するとともに他端が前記パッシベーション膜の外縁部に位置する溝と、を前記パッシベーション膜に形成すること、(d)接着層を介して前記被転写体及び前記パッシベーション膜と第2基板とを接合すること、(e)前記被転写体及び前記パッシベーション膜から前記第1基板を分離することによって前記被転写体及び前記パッシベーション膜を前記第2基板上へ転写すること、(f)前記開口部に流動体を導入して当該流動体を固化することにより、前記配線膜と接続された導電体を形成すること、を含む薄膜デバイスの製造方法である。
本発明に係る製造方法によれば、流動体を開口部に導入する際に気泡が発生したとしても、その気泡は溝を通じて外部へ排出可能であるので、開口部に必要十分に流動体を導入することが可能となる。従って、薄膜デバイスと外部配線等との間の電気的接続をより確実に確保することが可能となる。
好ましくは、前記(b)においては、前記パッシベーション膜が感光性膜を用いて形成され、前記(c)においては、前記感光性膜が露光および現像されることによって前記開口部及び前記溝が形成される。
これにより、開口部及び溝の形成に要する工程が簡素化される。
また、前記(c)の後であって前記(d)より先に、前記被転写体の外縁部を部分的に除去することにより、前記開口部と重畳する凹部を前記被転写体に形成すること、を更に含んでもよい。
開口部を重畳する凹部を設けることにより、前記(f)において開口部へ導入されるべき流動体が当該凹部の領域に留まるので、開口部以外の領域へ流動体が拡がってしまうことを回避しやすくなる
更に好ましくは、前記(c)においては、前記溝と前記開口部との接続箇所の幅が前記開口部の幅よりも狭く形成される。
溝の開口部との接続箇所の幅を開口部の幅よりも狭くしているので、前記(f)において流動体が溝まで流入することを抑制できる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本実施形態に係る薄膜デバイスの構成について概略的に示す模式平面図である。図1(A)は、第1基板(薄膜チップ製造基板)10上に複数の薄膜チップ(被転写体)12が形成された様子を示す図である。なお、図中では代表例としていくつかの薄膜チップ12にのみ符号を付している。このように第1基板10上に形成された薄膜チップ12が転写先基板としての第2基板上へ転写されることによって、本実施形態に係る薄膜デバイスが製造される。製造工程の詳細については後述する。
図1(B)に示すように、各薄膜チップ12はそれぞれ裏面に複数のパッド部(配線膜)14を有する。また、図1(C)に示すように、各薄膜チップ12はそれぞれ複数の薄膜トランジスタ(薄膜素子)16を含む。図中ではそのうちの一部として3つの薄膜トランジスタ16が示されている。各薄膜トランジスタ16は、それぞれ上記した複数のパッド部14のいずれか1つと電気的に接続されている。
図2は、薄膜チップに含まれる薄膜トランジスタ等の構成を示す模式図である。詳細には、図2(A)は薄膜トランジスタ等の模式平面図であり、図2(B)は図2(A)におけるB−B線に対応する模式断面図である。図2(B)に示すように、薄膜トランジスタ16は、基板10上に剥離層11および下地絶縁膜13を介して形成されている。この薄膜トランジスタ16は、半導体膜18と、この半導体膜18の上層に配置されたゲート絶縁膜17と、ゲート絶縁膜17の上層であって半導体膜18上に配置されたゲート配線膜20と、を含んで構成されている。ゲート配線膜20の上層には層間絶縁膜19が配置されている。層間絶縁膜19の上層にはソースドレイン配線膜22、24、26が配置されている。図示のように、パッド部14は、その大部分が薄膜チップ12の表面に位置する。
ソースドレイン配線膜22は、層間絶縁膜19に設けられた開口(コンタクトホール)22aを介して半導体膜18の一端側と接続されている。同様に、ソースドレイン配線24は、層間絶縁膜19に設けられた開口24aを介して半導体膜18の他端側と接続されている。ソースドレイン配線26は、一端側が層間絶縁膜19に設けられた開口26aを介して半導体膜18の略中央部と接続されており、他端側が層間絶縁膜19に設けられた開口26bを介して配線膜28と接続されている。
配線膜28は、ソースドレイン配線26とパッド部14とを電気的に接続するためのものであり、上述したゲート配線膜20と同一の材料を用いて同層に設けられている。ゲート配線膜20は、図示のように2つの電極枝を有し、一方の電極枝がソースドレイン配線22とソースドレイン配線26の間に配置され、他方の電極枝がソースドレイン配線24とソースドレイン配線26の間に配置されている。
ここで、各層の構成の一例について説明する。第1基板10は、薄膜トランジスタ16の製造プロセス温度に対応する耐熱性を有することが必要であり、石英ガラス、ソーダガラス等が用いられる。第1基板10の板厚は例えば0.5mm〜0.7mm程度である。剥離層11は、レーザー光の照射によってエネルギーが付与された際に層内や界面において剥離を生じるものであることが必要であり、例えば膜厚が100nm程度の非晶質硅素膜(a−Si)が用いられる。水素をある程度含有した非晶質硅素膜であることも好ましい。下地絶縁膜13は、例えば膜厚が数百nm程度の酸化硅素膜(SiO2)である。ゲート絶縁膜17は、例えば膜厚が数十nm程度の酸化硅素膜(SiO2)である。層間絶縁膜19は、例えば膜厚が数百nm程度の酸化硅素膜(SiO2)である。これらの非晶質硅素膜、酸化硅素膜は、例えば化学気相堆積法(CVD法)によって形成することが可能である。また、ゲート配線膜20は、例えば膜厚が500nm程度のタンタル膜(Ta)である。各ソースドレイン配線膜22、24、26は、例えば膜厚が900nm程度のアルミニウム膜(Al)である。同様に、パッド部14も、例えば膜厚が900nm程度のアルミニウム膜である。これらのパッド部14、ソースドレイン配線膜22、24、26は、それぞれ、例えばスパッタ法や蒸着法などの物理気相堆積法によって導電膜を成膜した後に当該導電膜をパターニングすることによって形成することが可能である。
図3及び図4は、薄膜デバイスの製造方法について示す模式断面図である。まず、第1基板10上に設けられた剥離層11上に、薄膜素子としての薄膜トランジスタ16を含む薄膜チップ12を形成する(図3(A))。薄膜チップ12については公知技術を用いて形成可能である。また、薄膜チップ12の詳細構成については上述した図2に示した通りである。また、薄膜チップ12上(層間絶縁膜19上)に、例えばアクリル等の樹脂膜からなるパッシベーション膜21が形成される。感光性膜(感光性アクリル等)を用いてパッシベーション膜21を形成すると更に好ましい。その理由は後述する。
次に、パッシベーション膜21の一部を除去することにより、パッド部14を部分的に露出させる開口部21aを形成する(図3(B))。このとき、併せてこの開口部21aと連通する溝21bも形成する。
これら開口部21a及び溝21bの形状を図5に基づいて説明する。図5は、開口部21a及び溝21bが設けられたパッシベーション膜21を薄膜チップ12の上側から見た模式平面図である。図5に示すように、開口部21aは、パッド部14の一部と重畳するとともにパッシベーション膜21の外縁部まで延びた形状に形成されている。なお、開口部21aは、パッド部14の全体と重畳していてもよい。溝21bは、一端が開口部21aと連通し、他端がパッシベーション膜21の外縁部に位置するように形成されている。本実施形態における溝21bは略L字状に形成されており、その一端が接続箇所21cにおいて開口部21aと連通しており、他端がパッシベーション膜21の外縁部に位置する。なお、溝21bの形状はこれにのみ限定されるものではない。また、溝21bは、接続箇所21cの幅が開口部21aの幅よりも狭くなるように形成されている。
上述したような開口部21a及び溝21bの形成方法について説明する。感光性膜を用いてパッシベーション膜21を成膜した場合には、ステッパ・アライナ等の露光装置(例えば光源が水銀ランプのi線。波長365nm)を用いてパッシベーション膜21を露光・現像するという簡素な工程によって開口部21a及び溝21bを形成可能である。なお、感光性を有しない膜を用いてパッシベーション膜21を成膜した場合であっても、例えば、パッシベーション膜21上に、開口21a及び溝21bのそれぞれを形成すべき箇所に孔を有するエッチングマスクを設け、このエッチングマスクを介してCF4ガス等を用いた反応性イオンエッチングを行うことにより、開口部21a及び溝21bを形成することが可能である。
次に、薄膜チップ12の外縁部を部分的に除去することにより、開口部21aと重畳する凹部23を薄膜チップ12に形成する(図3(C))。図6は、凹部23が設けられた薄膜チップ12を当該薄膜チップ12の上側から見た模式平面図である。また、図7は、凹部23が形成された薄膜チップ12の部分的な斜視図である。図6および図7に示すように、凹部23は、薄膜チップ12の外縁部を切り欠くように除去することによって形成されている。そして、この凹部23は、パッシベーション膜21に設けられた開口部21aの一部と重畳している。
ここで、本実施形態では、第1基板10上に形成された複数の薄膜チップ12(図1参照)を相互に分離するために各薄膜チップ12の境界部分を除去する工程が必要となる。このため、本実施形態では当該工程(チップ分離工程)と、凹部23の形成工程とを同時に行っている。具体的には、薄膜チップ12上に感光性樹脂膜等を用いて所定形状のエッチングマスク33を設け、このエッチングマスク33を介してCF4ガス等を用いた反応性イオンエッチングを行うことにより、各薄膜チップ12の境界部分を除去するとともに、各薄膜チップ12に凹部23を形成することができる(図3(C))。
次に、接着層34を介して薄膜チップ12と第2基板40とを接合する(図4(A))。接着層34としては、例えば熱硬化性接着剤や光硬化性接着剤などが用いられる。スクリーン印刷技術等を用いて接着層34を塗布することにより、第1基板10上に形成された複数の薄膜チップ12のうち所望のものを選択的に第2基板40と接合させることができる。第2基板40としては、ガラス基板、プラスチック基板など種々のものを採用し得る。接着層34としては、例えば、80℃、30分間の加熱処理によって硬化する熱硬化性接着剤が好適に用いられる。また、第2基板40には、開口部21aや凹部23と対向する位置に予め自己組織化膜41が設けられていることも好ましい。その理由については後述する。自己組織化膜41は、例えば100℃のFAS気相雰囲気中でFAS膜を形成し、次いで自己組織化膜41として残留させたい部分に紫外光を照射してFASを無効化する(親液化する)ことによって形成可能である。
次に、剥離層11に対してエネルギーを付与することによって当該剥離層11に剥離を生じさせる(図4(B))。本実施形態では、エネルギーの付与は、第1基板10を介して剥離層11にレーザー光を照射することによって行われる。このため、第1基板10としては、本工程で使用されるレーザー光を透過するものであることが必要となる。レーザー光としては、例えば、XeClエキシマレーザー装置を用いて発生させた波長λ=308nmのレーザー光が好適に用いられる。このレーザー光照射により、非晶質硅素膜からなる剥離層11にアブレーションが生じ、剥離層11の密着力が低下する。それにより、薄膜チップ12が第1基板10から分離し、第2基板40上へ転写される。図4(B)に示した工程を経ることにより、薄膜チップ12はいわゆるフェイスダウンの形で第2基板40上に転写される(図4(C))。以上のようにして、第1基板10上に形成された薄膜チップ12が第2基板40上に転写される。第2基板40上に転写された薄膜チップ12の部分的な斜視図を図8に示す。
次に、開口部21aにインクジェット法等によって流動体を導入し、当該流動体を固化することにより、パッド部14と接続された導電体42を形成する(図4(D))。導電体42を形成するための流動体としては、例えば導電性微粒子を含有する液状材料が挙げられる。導電性微粒子とは、例えば、金、銀、銅、パラジウム、ニッケル等の金属微粒子、導電性ポリマーや超伝導体の微粒子などである。このような導電性微粒子を適宜に選択した分散媒に分散させることにより、本実施形態に好適な流動体が得られる。このような流動体に加熱処理等を行うことによって分散媒を除去することにより、流動体を固化させて導電体42を得ることができる。なお、流動体としてハンダを利用して導電体42を形成してもよい。
以上のような本実施形態では、流動体を開口部21aに導入する際に気泡が発生したとしても、その気泡は溝21bを通じて外部へ排出可能であるので、開口部21aに必要十分に流動体を導入することが可能となる(図5〜図7参照)。従って、薄膜チップ12と外部配線等との間の電気的接続をより確実に確保することが可能となる。
また、凹部23を設けていることによれば、開口部21aへ導入されるべき流動体が当該凹部23の領域に留まるので、開口部21a以外の領域へ流動体が拡がってしまうことを回避しやすくなる(図6〜図8参照)。
また、溝21bの開口部との接続箇所21cの幅を開口部21aの幅よりも狭くしているので、流動体が溝21bまで流入することを抑制できる(図5〜図7参照)。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。上述した実施形態においては、薄膜素子の一例として薄膜トランジスタを挙げていたが、薄膜素子はこれに限定されるものではない。他の薄膜素子としては、例えば抵抗素子や容量素子等の受動素子も挙げられる。
また、上述した実施形態においてはいわゆるトップゲート型の構造を有する薄膜トランジスタを例示していたが、採用し得る構造はこれに限定されない。例えば、ボトムゲート型の構造を有する薄膜トランジスタであっても本発明を適用可能である。
また、上述した実施形態における各要素の構成材料、膜厚、成膜法など諸条件は一例であり、上記内容に限定されるものではない。
また、上述した実施形態においては1回の転写を伴う薄膜デバイスの製造方法について説明したが、2回の転写を伴った薄膜デバイスの製造方法についても本発明を適用可能である。同様に、上述した実施形態においては、第1基板上に複数の被転写体を形成しておき、各被転写体を個別に転写するプロセスを前提に説明していたが、本発明の適用範囲はこれに限定されるものではない。
10…第1基板、11…剥離層、12…薄膜チップ、13…下地絶縁膜、14…パッド部、16…薄膜トランジスタ、17…ゲート絶縁膜、19…層間絶縁膜、21…パッシベーション膜(保護膜)、21a…開口部、21b…溝、21c…接続箇所、22、24、26…ソースドレイン配線膜、23…凹部、33…エッチングマスク、34…接着層、40…第2基板、41…自己組織化膜
Claims (4)
- 転写法を用いた薄膜デバイスの製造方法であって、
(a)少なくとも一部が表面に位置する配線膜と、当該配線膜と接続された薄膜素子と、を有する被転写体を第1基板上に形成すること、
(b)前記被転写体上にパッシベーション膜を形成すること、
(c)前記配線膜の表面に位置する部分の少なくとも一部と重畳するとともに前記パッシベーション膜の外縁部まで延びる開口部と、一端が当該開口部と連通するとともに他端が前記パッシベーション膜の外縁部に位置する溝と、を前記パッシベーション膜に形成すること、
(d)接着層を介して前記被転写体及び前記パッシベーション膜と第2基板とを接合すること、
(e)前記被転写体及び前記パッシベーション膜から前記第1基板を分離することによって前記被転写体及び前記パッシベーション膜を前記第2基板上へ転写すること、
(f)前記開口部に流動体を導入して当該流動体を固化することにより、前記配線膜と接続された導電体を形成すること、
を含む、薄膜デバイスの製造方法。 - 前記(b)においては、前記パッシベーション膜が感光性膜を用いて形成され、
前記(c)においては、前記感光性膜が露光および現像されることによって前記開口部及び前記溝が形成される、請求項1に記載の薄膜デバイスの製造方法。 - (g)前記(c)の後であって前記(d)より先に、前記被転写体の外縁部を部分的に除去することにより、前記開口部と重畳する凹部を前記被転写体に形成すること、を更に含む、請求項1又は2に記載の薄膜デバイスの製造方法。
- 前記(c)においては、前記溝と前記開口部との接続箇所の幅が前記開口部の幅よりも狭く形成される、請求項1乃至3の何れか1項に記載の薄膜デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168722A JP2010010451A (ja) | 2008-06-27 | 2008-06-27 | 薄膜デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168722A JP2010010451A (ja) | 2008-06-27 | 2008-06-27 | 薄膜デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010451A true JP2010010451A (ja) | 2010-01-14 |
Family
ID=41590573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168722A Pending JP2010010451A (ja) | 2008-06-27 | 2008-06-27 | 薄膜デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010451A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011090066A1 (ja) | 2010-01-20 | 2011-07-28 | 株式会社Ihi | 刃物用刃先構造および該刃先構造を備えた刃物 |
-
2008
- 2008-06-27 JP JP2008168722A patent/JP2010010451A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011090066A1 (ja) | 2010-01-20 | 2011-07-28 | 株式会社Ihi | 刃物用刃先構造および該刃先構造を備えた刃物 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629744B2 (en) | Electronic device and method for fabricating the same | |
JP5296303B2 (ja) | 電気コンポーネントの製造方法および電気コンポーネント構造 | |
KR101276625B1 (ko) | 삼차원 집적 회로의 제조 방법 및 장치 | |
CN105321833B (zh) | 半导体封装系统和方法 | |
TW201120994A (en) | Method for manufacturing a semiconductor device and semiconductor device | |
US11990484B2 (en) | Integrated circuit on flexible substrate manufacturing process | |
JP2004259988A (ja) | キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置 | |
US7790595B2 (en) | Manufacturing method improving the reliability of a bump electrode | |
JP2005123360A5 (ja) | ||
WO2011058611A1 (ja) | 薄膜トランジスタの製造方法 | |
JP2001257227A (ja) | 半導体装置の製造方法 | |
JP2010010451A (ja) | 薄膜デバイスの製造方法 | |
JP2007027482A (ja) | 半導体装置及びその製造方法 | |
US7585717B2 (en) | Method of manufacturing semiconductor device, semiconductor device and electronic apparatus therefore | |
JP2009070966A (ja) | 半導体装置とその製造方法 | |
JP2010003908A (ja) | 薄膜デバイスの製造方法 | |
JP2000332049A (ja) | 半導体装置の製造方法 | |
US10002883B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005056985A (ja) | 半導体装置の製造方法、半導体装置および電子機器 | |
JP2007042735A (ja) | 半導体装置の製造方法 | |
JP2009194236A (ja) | 薄膜デバイスの製造方法 | |
US11955585B2 (en) | Method for coating chips | |
US8850700B2 (en) | Wiring board and method for making the same | |
JP2007019104A (ja) | 半導体装置の製造方法 | |
JP4873180B2 (ja) | 半導体装置の製造方法 |