JP2010010284A - 集積型光半導体装置の製造方法及び集積型光半導体装置 - Google Patents

集積型光半導体装置の製造方法及び集積型光半導体装置 Download PDF

Info

Publication number
JP2010010284A
JP2010010284A JP2008165932A JP2008165932A JP2010010284A JP 2010010284 A JP2010010284 A JP 2010010284A JP 2008165932 A JP2008165932 A JP 2008165932A JP 2008165932 A JP2008165932 A JP 2008165932A JP 2010010284 A JP2010010284 A JP 2010010284A
Authority
JP
Japan
Prior art keywords
active layer
layer
substrate
inp
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008165932A
Other languages
English (en)
Other versions
JP5169534B2 (ja
Inventor
Jiichi Okumura
滋一 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008165932A priority Critical patent/JP5169534B2/ja
Publication of JP2010010284A publication Critical patent/JP2010010284A/ja
Application granted granted Critical
Publication of JP5169534B2 publication Critical patent/JP5169534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】バットジョイント接合位置近傍に於ける欠陥の発生を抑制して、AlGaInAs製の活性層を備えた集積型光半導体装置の性能を向上させる、集積型光半導体装置の製造方法を提供すること。
【解決手段】誘電体マスクによって形成される庇の下に、[-110]方向を向いた側面を第1の上部クラッド層及びAlGaInAs製の第1の活性層に形成し、基板上の前記誘電体マスクによって覆われていない領域に第2の活性層と第2の上部クラッド層を成長する。
【選択図】 図6

Description

本発明は、複数の半導体素子が集積された集積型光半導体装置の製造方法及び集積型光半導体装置に関する。
AlGaInAsによって活性層が形成された半導体レーザ(以下、AlGaInAs半導体レーザと呼ぶ)は、光通信波長帯(1.5μm帯)で動作可能な半導体レーザの一つである。また、AlGaInAs半導体レーザは、高温でも動作可能なので、低消費電力化の観点からも光通信用光源として重要である。
一方、光通信用光源の小型化の観点からは、半導体レーザと光変調器が、同一基板上に集積化されることが好ましい。このような光半導体素子集積化の要請は、半導体レーザと光変調器が集積化された変調器集積型半導体レーザに限らず、種々の光素子に対して広く存在する。
ところで、複数の光半導体素子が単一の半導体基板上に集積化されるためには、各光半導体素子に対応した半導体積層構造が同一半導体基板上に形成されなければならない。このような複数の半導体積層構造が設けられた構造体を製作するためには、バットジョイント(突合せ接合)成長が広く用いられている。
バットジョイント成長では、先ず半導体基板上に一の光半導体素子(以下、第1の光半導体素子と呼ぶ)に対応した半導体積層構造(以下、第1の半導体積層構造と呼ぶ)が成長される。
次に、この第1の光半導体素子と他の光半導体素子(以下、第2の光半導体素子)の接合が予定されている位置に一辺が設けられ、且つ第1の光半導体素子の形成予定領域を覆う誘電体マスク(例えば、SiO膜)が第1の半導体積層構造の上に形成される。
次に、この誘電体マスクをエッチングマスクとして、誘電体マスクで被覆されていない第1の半導体積層構造がエッチングされる。
その後、第1の半導体積層構造がエッチングされて露出した基板上に、上記誘電体マスクを選択成長マスクとして、第2の光半導体素子に対応する半導体積層構造(以下、第2の半導体積層構造と呼ぶ)が有機金属気相成長法(metal organic chemical vapor phase epitaxy;以下、MOVPE法と呼ぶ)によって再成長される。3つ以上の光半導体素子を集積化する場合には、上記手順が繰り返される。
その後、再成長によって形成された構造体がストライプメサに加工され、当該ストライプメサがキャリアブロック層(半絶縁性半導体層、pnpキャリアブロック層等)で埋め込まれて、集積型光半導体装置が形成される。
ところで、バットジョイント成長によって接合される第1及び第2の半導体積層構造は、通所、光導波路層とこの光導波路層を上下から挟むクラッド層を備えており、両光導波路層が接合面で突き合わされるように形成される。従って、バットジョイント接合が理想的に形成されていれば、第1及び第2の光半導体素子の光結合率は略100%になる。
しかしながら、バットジョイント成長では、バットジョイント接合形成予定位置の近傍に誘電体マスク上からIII族元素が拡散して来て、III元素の供給量が過剰になる。このため、第2の半導体積層構造は、バットジョイント接合部近傍で体積が増加する。従って、第2の半導体積層構造を形成する光導波路層は、バットジョイント接合部近傍で設計値より厚く形成される。
その結果、第2の光半導体素子の等価屈折率がバットジョイント接合部近傍で設計値から乖離して、両光半導体素子間の光結合率が低下する。このため、第1及び第2の光半導体素子によって形成される集積型光半導体装置の光出力が低下する。
この問題を解決するために、第1の活性層にサイドエッチングを導入して、バットジョイント接合部近傍における第2の半導体積層構造の体積増加を抑制する手法が提案されている(特許文献1)。この方法では、サイドエッチングによって光導波路層の側面に窪みを設け、エッチングにより露出した基板表面への再成長と同時に、この窪みにも第2の半導体積層構造が再成長する。その結果、過剰に供給されたIII族元素が消費され、バットジョイント接合部における再成長層の体積増加が抑制される。
尚、上記各光導波路層は、夫々が作りこまれる光半導体素子の機能に応じて、例えば、発光層や光変調層として機能する。このように、上記光導波路層は、夫々が作りこまれる光半導体素子の機能を担う主たる半導体層となるので、以後、活性層と呼ぶことにする。
特開2002−243964号公報
そこで、本発明者は、再成長層の体積増加をサイドエッチングを利用して抑制する上記提案に倣って、AlGaInAs半導体レーザと光変調器が集積された変調器集積型レーザ(以下、AlGaInAs変調器集積型レーザと呼ぶ)を製作した。
光導波路層の側面に窪みを設けそこに過剰なIII族元素を吸収させれると、確かに、再成長層の体積増加は抑制され、バットジョイント接合部近傍の再成長層表面は平坦になる。しかしながら、バットジョイント接合部近傍の再成長層表面が荒れるという別の問題が顕在化する。
このような再成長層を加工してAlGaInAs変調器集積型レーザを製造しても、出力の小さな変調器集積型レーザしか得られない。これは、バットジョイント接合部近傍に何等かの欠陥が発生して、変調器集積型レーザの正常な動作を阻害しているためと考えられる。
そこで、本発明の目的は、バットジョイント接合部近傍に於ける欠陥の発生を抑制して、AlGaInAs製の活性層を備えた集積型光半導体装置の性能を向上させる、集積型光半導体装置の製造方法を提供することである。
上記の目的を達成するために、集積型光半導体装置の製造方法は、(001)面を主面とするInP製の基板上にAlGaInAsによって形成された第1の活性層と、上記第1の活性層の上に形成されたInP製の第1の上部クラッド層とを具備する半導体積層構造に、前記基板の[-110]方向に延伸した島状の誘電体マスクを形成する第1の工程と、前記誘電体マスクをエッチングマスクとして、前記上部クラッド層及び前記第1の活性層をドライエッチングする第2の工程と、前記ドライエッチングの後、ウエットエッチングにより前記誘電体マスクによって形成される庇の下に、前記[-110]方向を向いた第1の側面を前記上部クラッド層に形成する第3の工程と、前記第1の側面の形成後、前記庇の下に、ウェットエッチングにより前記[-110]方向を向いた第2の側面を前記活性層に形成する第4の工程と、前記第2の側面の形成後、前記基板上の前記誘電体マスクで覆われていない領域に、AlGaInAs及びInGaAsPの何れか一方の半導体によって形成された第2の活性層と、InP製の第2の上部クラッド層を成長する第5の工程と、前記第1及び第2の活性層を光導波路層とし、前記[-110]方向に延在する光導波路を形成する第6の工程を具備する。
本集積型光半導体装置の製造方法によれば、バットジョイント接合部近傍に於ける欠陥の発生が抑制されるので、AlGaInAs製の活性層を備えた集積型光半導体装置の性能を向上させることができる。
本集積型光半導体装置の製造方法によれば、AlGaInAs製の活性層を備えた集積型光半導体装置の性能を向上させることができる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
上述したように、光導波路層の側面に窪みを設けて再成長層の体積増加を抑制しても、出力の小さな変調器集積型レーザしか形成できない。そこで、まず、変調器集積型レーザの低出力化の原因が説明され、次に、当該原因が除去された集積型光半導体装置の製造方法及びその原理が説明される。
(1)低光出力の原因
図1は、半導体レーザとなる第1の半導体積層構造8がサイドエッチングされた状態を説明する断面図である。図1の右端には、基板2の結晶方位が図示されている。
図1に示すように、(001)面を主面とするInP製の基板2の上に、AlGaInAs製の第1の活性層4とInP製の第1の上部クラッド層6が積層され、第1の半導体積層構造8が形成されている。ここで、第1の活性層4は、AlGaInAs製の多重量子井戸であってもよし、AlGaInAs製の単一半導体層であってもよい。尚、AlGaInAsは、Al、Ga、及びInの3種類の元素をIII族元素として含み、AsをV族元素とするIII-V族化合物半導体である。
この第1の半導体積層構造8の上に、例えばSiO製の誘電体マスク10が形成され、この誘電体マスク10をエッチングマスクとして、第1の活性層4の途中まで第1の半導体積層構造8がドライエッチングされる。その後、希硫酸と過酸化水素の混合液によって、第1の活性層4が(InPに対して)選択的にエッチングされる。
その結果、InP基板2の表面が露出すると共に、第1の活性層4がサイドエッチングされて図1に示すような断面構造が形成される。
ところで、半導体レーザや光変調器等の導波路型の光半導体素子は、活性層を備えた線状のメサ(以後、ストライプメサと呼ぶ)が半絶縁性半導体層等によって埋め込まれて形成される。ここで、ストライプメサは、通常、[110]方向に延在するように形成される。これは、[110]方向に延在しているストライプメサが、最も埋め込みが容易だからである。従って、図1に示した例では、[110]方向に延在するストライプメサの形成を予定して、[110]方向に向いた側面13,14がバットジョイント接合用に形成されている。ここで、ある側面が一の方向(例えば、[110]方向)を向いているとは、基板表面に平行で且つ当該一の方向に垂直な他の方向(ここでは、[-110]方向)と当該側面がなす角度より、当該一の方向と当該側面がなす角度が小さいことを意味するものとする。
ところで、AlGaInAs製の半導体層をエッチングすると、まずエッチング速度の遅い(111)A面が形成され、その後エッチングが定常的に進行していく。従って、AlGaInAs製活性層4のサイドエッチングも、まず(111)A面が形成された後、(111)Aを保ったまま進行していく。このため、サイドエッチング終了後の活性層4の側面は(111)A面によって形成されており、基板2の主面に対して55°傾いている(図1参照)。
活性層4のサイドエッチングが終了した後、基板2は、MOCVD装置に装着される。その後、露出した基板2の表面に、第2の半導体積層構造が成長される。ここで、第2の半導体積層構造の成長は、MOCVD装置内で基板2が加熱され、成長温度に達した後に開始される。
図2は、基板が成長温度に達した後の、第1の半導体積層構造8の状態を説明する断面図である。基板2の昇温は、MOCVD装置にフォスフィン(PH)が流された状態で実施される。この昇温過程で、第1の上部クラッド層6を形成するInPがマストランスポートして、活性層4の側面に新たな結晶面16を出現させる。
この結晶面16の出現によって、サイドエッチングによって形成された窪みは、少なくても4つの結晶面によって囲まれることになる(図2参照)。すなわち、サイドエッチングによって形成された窪み24は、マストランスポートによって形成された結晶面16、サイドエッチングによって形成された結晶面18、上部クラッド層6の下面20、及び基板表面22によって囲まれている。この窪み24で過剰に供給されるIII族原子による結晶成長が進行し、第2の半導体積層構造の体積増加が抑制される。
しかし、これら複数の面上の成長速度は、その面方位に応じて異なっている。ところで、第2の活性層を再成長させて、第1の活性層4に接合させる場合には、Al,Ga,及びInという複数のIII元素が同時に供給される。この時、これらIII族元素の拡散長は一律ではない。従って、成長速度の速い結晶面上には、拡散長の長いIII元素をより多く取り込んだ混晶半導体が再成長し、一方、成長速度の遅い結晶面上には、拡散長の短いIII元素をより多く取り込んだ半導体が再成長する。このように、サイドエッチングによって形成された窪み24には、成長方向(すなわち、面方位)が異なりしかも組成が異なる複数の半導体層が再成長する。
組成の異なる複数の半導体層の成長(所謂、組成変調)は、バットジョイント接合部近傍に再成長する第2の活性層に、屈折率の揺らぎをもたらす。この屈折率の揺らぎは、第1の活性層4から第2の活性層に入射した導波光を散乱または反射する。その結果、第1の半導体積層構造8から形成される第1の光半導体素子と、第2の半導体積層構造から形成される第2の光半導体素子の間の光結合率が低下する。
一方、成長方向の異なる複数の再成長層はやがて衝突し、衝突面に結晶欠陥を発生させる。このような結晶欠陥は、キャリアの非発光再結合中心として働き、例えば半導体レーザの閾値を上昇さてその光出力を低下させる等の弊害をもたらすと考えられる。
ここで、組成変調や結晶欠陥は、再成長層の欠陥であり、バットジョイント接合近傍の再成長層の表面荒れの原因にもなっていると考えられる。
最初に形成した半導体積層構造にサイドエッチングによって窪みを設けてから別構造の半導体積層構造を再成長すると、バットジョイント接合部近傍の体積増加が抑制され、再成長表面が平坦になる。しかし、結晶欠陥や組成変調等の欠陥が発生し、バットジョイント接合部近傍には、再成長層表面の荒れが現れる。この再成長層表面の荒れの原因となった欠陥が、変調器集積型レーザの特性を劣化させると考えられる。
以上、変調器集積型レーザを例として、サイドエッチングを利用するバットジョイント成長の問題点が説明された。しかし、この問題点は、バットジョイント成長によって他の集積型光半導体装置を形成する場合にも、共通する問題である。
(2)製造方法
次に、このような問題を解決した集積型光半導体装置の製造方法を説明する。
図3は、本実施の形態に従う集積型光半導体装置の製造方法を説明するフロー図である。図4は、本実施の形態で使用する誘電体マスクが半導体基板上に形成された状態を説明する平面図である。図5及び図6は、本実施の形態に従う集積型光半導体装置の製造方法を説明する工程断面図である。
(i)ステップS1
本ステップでは、まず、(001)面を主面とするInP製の基板上にAlGaInAsによって形成された第1の活性層と、上記第1の活性層の上に形成されたInP製の第1の上部クラッド層とを具備する半導体積層構造が用意される。
次に、この半導体積層構造の表面26に、上記基板の[-110]方向に延伸した島状の第1の誘電体マスク28が形成される(図4及び図5(b)参照)。
尚、図4の右下には上記基板2の結晶方位が記載されている。また、図4〜図6は、下記実施例でも参照されるものであり、図4中に記載された寸法は、当該実施例で使用する誘電体マスクの寸法である。また、図5及び図6は、本実施の形態に従って製造される集積型光半導体装置の状態を、ステップ毎に図4のA−A線に於ける断面を矢印方向から見て説明する図である。但し、図5(a)は、この断面に於ける上記基板の結晶方位を説明する図である。
(ii)ステップS2
次に、誘電体マスク28をエッチングマスクとして、上記第1の上部クラッド層6及び上記第1の活性層4がドライエッチングされる(図5(c)参照)。
(iii)ステップS3
次に、ドライエッチングされた上記上部クラッド層6が選択的にウェットエッチングされ、上記第1の誘電体マスク28によって形成される庇30の下に、上記[-110]方向を向いた第1の側面32が上記上部クラッド層6に形成される(図5(d)参照)。ここで、図5(d)に示された領域は、バットジョイント接合の形成予定位置を含む領域であり、上記誘電体マスク28の[-110]方向に垂直な短辺31の下側に形成される。
上記「(1)低光出力の原因」で説明した例では、[110]方向に向いた側面が、ドライエッチングによって、上部クラッド層6に形成される(図1参照)。しかし、InP製の半導体層に形成された[110]方向の側面は、選択エッチング液に曝されても殆どエッチングされない。
従って、[110]方向に向いた側面13がドライエッチングによって形成される上記例では、InP製の上部クラッド層6がサイドエッチングされて、誘電体マスク10を庇とする側面が上部クラッド層6に形成されることはない(図1参照)。
一方、[-110]方向を向いたInP製の半導体層の側面は、選択エッチング液によって容易にエッチングされる。従って、図5(d)のように、上部クラッド層6をサイドエッチングして、第1の誘電体マスク28を庇とする側面32を形成することは容易である。
ここで、側面32は、[−110]方向に対して略垂直に形成される。すなわち、側面32と(−110)面がなす角度は極僅かである。そこで、以後このような側面(酸を主成分とするエッチング液によって形成され、(-110)面との間に5°程度の小さな角度をなす面)を、(−110)近似面と呼ぶこととする。
(iv)ステップS4
次に、上記第1の活性層4が選択的にウェットエッチングされ、上記庇30の下に、上記[-110]方向を向いた第2の側面34が上記活性層4に形成される(図6(a)参照)。
ここで、第1の活性層34のウェットエッチングの深さは、第1及び第2の側面32,34が連続して接続するように調整される。
本ステップで形成される側面34も、基板2に対して略垂直な(−110)近似面となる。一方、上記「(1)光出力低下の原因」で説明した例では、基板2に対して傾いた(111)Aが活性層4の側面となる。両者の違いは、側面が向いている方向(すなわち、[−110]方向に向いているか、[110]方向に向いているか)の違いに由来すると考えられる。
(v)ステップS5
次に、上記基板上の前記誘電体マスク28で覆われていない領域に、AlGaInAs及びInGaAsPの何れか一方の半導体によって形成された第2の活性層36と、InP製の第2の上部クラッド層38が順次再成長される。
(vi)ステップS6
次に、第1の誘電体マスク28が除去され、p型クラッド層及びコンタクト層の成長、ストライプメサの形成、及び半絶縁性InP層による埋め込み成長等を経て、上記第1及び第2の活性層4,36を光導波路層とし[-110]方向に延在する光導波路が形成される。
次に、製造予定の集積型光半導体装置の構造に応じて、必要な電極等がこの光導波路上及び基板裏面等に形成される。その後、電極の形成された基板2がへき開され、個々の装置に分割されて集積型光半導体装置が完成する。
本製造方法によれば、バットジョイント接合部近傍に於ける欠陥の発生が抑制され、AlGaInAs製の活性層を有する集積型光半導体装置の性能が向上する。
(3)原 理
次に、上記製造方法の原理が説明される。
図7及び図8は、第2の活性層36と第2の上部クラッド層38が積層された第2の半導体積層構造42の成長過程を説明する断面図である。夫々の図面の右下には、基板2の結晶方位が示されている。ここで、図7は、第2の活性層36の成長が終了した状態を示している。一方、図8は、第2のクラッド層38の成長が終了した状態を示している。一方、図6(a)には、第2の活性層36が成長される前のバットジョイント接合部近傍の状態が表されている。
上述したように、[110]方向に向いた側面14が、サイドエッチングによって形成される場合(図1参照)には、多くの結晶面16,18,20,22から第2の活性層36の再成長が始まる(図2参照)。しかし、[-110]方向に向いた側面32,34によってバットジョイント接合面が形成される本実施の形態の形態では、第2の活性層36が再成長可能な表面は、基板2の主面(基板表面22)、第1の活性層4の側面34、及び第1のクラッド層6の側面32だけである(図6(a)参照)。ここで、基板2の主面の面方位は(001)面であり、第1の活性層4及び第1のクラッド層6の側面34,32は、(-110)近似面である。
ところで、上述したように結晶速度は面方位により異なっており、(001)面の成長速度は他の面たとえば(-110)近似面より格段に速い。しかも、AlGaInAsは酸化されやすいので、AlGaInAs製の第1の活性層4の側面34には、殆ど第2の活性層36は成長しない。
このため、第2の活性層36は、基板2の表面に垂直な方向にのみ成長して、図7のように基板2の表面に水平な表面を持った活性層36が成長する。従って、成長速度の異なる複数の結晶面の成長が競合して組成変調が起きたり、異なる方向に成長する半導体層同士が衝突して結晶欠陥が発生することはない。
第2の活性層36の成長が終了すると、第2のクラッド層38の成長が開始する。この時は、InP製の第1のクラッド層6の側面32からも、ある程度の結晶が成長する。従って、図8に破線で示すように、成長途中の第2のクラッド層38の表面は、第1のクラッド層6の側面近傍で傾いている。このまま成長が進行すると、第2のクラッド層38の表面に突起部が発生し、結晶成長後の工程(ストライプメサの埋め込みや電極の形成)の障害になる。
しかし、庇30によってこの様な突起部の形成は阻害され第1のクラッド層38の表面が平坦になるので、結晶成長後の工程に障害が生じることはない(図8参照)。
図9は、以上の工程により形成されたバットジョイント接合近傍の断面を、走査電子線顕微鏡によって観察した画像の特徴を説明する図である。図9の下半分には、基板2に対する結晶方位が示されている。
図7及び図8を参照した上記説明から明らかなように、第2の活性層36の表面は、基板2の表面に水平で且つ平坦である。更に、第2のクラッド層38の表面も平坦で、バットジョイント接合面39の近傍に、再成長層の盛り上がりは観察されない。すなわち、本製造方法によれば、バットジョイント接合部近傍に於ける再成長層の体積増加は阻止される。
また、バットジョイント接合部近傍の表面を光学顕微鏡で観察しても、再成長層表面の荒れは観察されなかった。これは、先に説明した例で問題となったバットジョイント接合部近傍の欠陥が、本製造方法では発生しないことを意味している。
ところで、第1の活性層4がInGaAsPで形成されている場合には、第1の活性層4の側面でも、ある程度の結晶が成長する。図10は、第1の活性層4がInGaAsPで形成されている場合に、第2の活性層36を基板2の上に成長した状態を説明する断面図である。図10に示すように、第2の活性層36は、第1の活性層4の側面近傍で斜めに成長する。従って、第2の活性層36にある程度の組成変調が生じることは避けられない。
これに対して、第1の活性層4がAlGaInAsで形成されている本実施の形態では、このような斜め成長は起こらないので、組成変調は殆ど発生しない。
以上の例では、第1及び第2の側面32,34が連続するように、第1の活性層4のエッチング時間が調整される。しかし、両側面32,34が、厳密に連続することは稀である。しかし、たとえ、両者の間に段差が生じても、図2を参照して説明した[110]方向に向いた側面が形成される場合よりは、欠陥の発生原因となる半導体表面(例えば、上部クラッド層の下面20等)の面積が小さくなる。従って、このような場合にも、バットジョイント接合部近傍の欠陥発生は、程度の差はあるが抑制される。
次に、AlGaInAs変調器集積型レーザを上記製造方法に従って形成した例の詳細が、図4〜図6及び図11〜図15を参照して説明される。ここで、図4は、上記実施の形態で参照した第1の誘電体マスク28の平面図である。図5及び図6は、上記実施の形態で参照した工程断面図である。また、図11は、本実施例に従う集積型光半導体装置の製造手順を説明するフロー図である。尚、図12〜図15の内容は、下記本実施例の説明に於いて適宜説明される。
(i)ステップS1
図12は、本実施例に従う第1の半導体積層構造8の構成を説明する図である。
本実施例では、(001)面を主面とするn型InP製の基板2の上に、MOVPE法によって、第1の半導体積層構造8が成長される。尚、基板2の表面のうち、半導体レーザの形成予定領域には、発振波長1.55μmに相等する回折格子が形成されている。
ここで、III族元素の原料(以下、III族ガス原料と呼ぶ)としては、トリメチルインジウム(TMIn)、トリエチルガリウム(TEGa)、及びトリメチルアルミニウム(TMAl)が使用される。一方、V族元素の原料(以下、V族ガス原料と呼ぶ)としては、アルシン(AsH3)及びフォスフィン(PH3)が使用される。また、ドーピング用のガス原料(以下、ドーピングガスと呼ぶ)としては、モノシランSiH4、及びジエチルジンクDEZnが使用される。更に、キャリアガスとしては、水素H2が用いられる。尚、結晶成長時のMOVPE成長装置内の圧力は、50 Torrである。
まず、MOVPE成長装置内でInP基板2が630℃に加熱され、その状態で、PH3、TMIn、及びSiH4が供給され、厚さ300nmのInP製バッファ層44がInP基板2の上に成長される(図12参照)。この時、バッファ層44にはSiがドープされ、キャリア濃度5.0x1017cm-3のn型InPバッファ層44が形成される。
次に、基板温度を替えずに、V族ガス原料をPH3からAsH3に切り替え、III族ガス原料として、TMIn、TEGa、及びTMAlを供給してAlGaInAs製の光閉じ込め層46(separate confinement heterostrutre layer;以下、SCH層と略す)が30nm成長される。この際、SiH4の供給は停止されるので、光閉じ込め層46に不純物はドーピングされない。
次に、厚さ12nmのAlGaInAs製のバリア層48と厚さ3nmのAlGaInAs製の井戸層50が交互に5周期成長された後、最後にバリア層49が追加されて多重量子井戸52が形成される。
次に、再度AlGaInAs製のSCH層47が30nm成長される。ここで、多重量子井戸52のバンドギャップ波長λgが1.55μmになるように、井戸層のAlGaInAsの組成が調整される。
その後、III族ガス原料及びV族ガス原料が、TMIn及びPH3に切り替えられると共に、ドーピングガスとしてDEZnが供給されて、厚さ150nmのp型InP製上部クラッド層6が形成される。ここで、第1の上部クラッド層6のドーピング濃度は、5.0x1017cm-3である。
本ステップにより、InP製の基板2の上に、バッファ層44と、多重量子井戸52とSCH層46,47によって形成される第1の活性層4と、InP製の第1の上部クラッド層6とを具備する第1の半導体積層構造8が形成される。
(ii)ステップS2
次に、減圧気相成長法(low pressure chemical vapor deposition;LPCVDと略す)によって、SiO2膜が第1の半導体積層構造8の上に堆積される。
その後、このSiO2膜が、フォトリソグラフィ技術によって、[−110]方向に延伸した、幅が20μmで長さが300μmの複数の第1の誘電体マスク28に加工される(図4及び図5(b)参照)。
尚、第1の誘電体マスク28は縦及び横方向に整列されて配置され、横方向の間隔は図4に示すように300μmに設定される。但し、図4には、縦方向に配置された第1の誘電体マスク28は図示されていない。
(iii)ステップS3
次に、ドライエッチングによって、第1の半導体積層構造8が約200nmエッチングされる。このエッチングによって、第1の活性層4が途中まで除去される(図5(c)参照)。
(iv)ステップS4
次に、ZnがドープされたInP上部クラッド層6が、希塩酸によって[−110]方向に約100nmサイドエッチングされる。このエッチングにより、上部クラッド層6の側壁32として(−110)近似面が形成される(図5(d)参照)。
一方、AlGaInAsは、希塩酸によっては殆どエッチングされない(すなわち、InPは、AlGaInAsに対して選択エッチングされる。)。従って、AlGaInAs製の第1の活性層4及びAlGaInAs製のSCH層46,47(図示せず)は、そのまま残される。
(v)ステップS5
次に、希硫酸と過酸化水素水の混合溶液によって、AlGaInAs製の第1の活性層4及び同じくAlGaInAs製のSCH層46,47が、選択的にウェットエッチングされる。この際、第1の活性層4及びSCH層46,47が[−110]方向に約100nmサイドエッチングされるように、エッチング時間が設定される。このサイドエッチング量は、上部クラッド層6のサイドエッチング量と同じである。
その結果、図6(a)に示すように、第1の活性層4及び上部クラッド層6の側面34,32として(-110)近似面が形成され、両側面は連続し段差が形成されない。また、AlGaInAs製の第1の活性層4が選択エッチングされ、InP基板2の表面が露出する。
(vi)ステップS6
次に、ステップS5によって露出した基板表面に、光変調器となる第2の半導体積層構造42が形成される。第2の半導体積層構造42の再成長は、ステップS1に準じて実施される(図6(b)参照)。
但し、光変調層となる多重量子井戸(第2の活性層36)のバリア層の厚さは12nmであり、井戸層の厚さは3nmである。ここで、第2の多重量子井戸36のバンドギャップ波長λgが1.45μmになるように、井戸層のAlGaInAsの組成が調整される。従って、第1の活性層4が生成するレーザ光を、第2の活性層36によって変調することが可能になる。
本ステップにより、バットジョイント接合が形成される。
(vii)ステップS7
次に、第1の誘電体マスク28が剥離され、MOVPE法により、バットジョイント接合が形成された基板上に、厚さ1.5μmのp型InP層54と厚さ0.5μmのInGaAs製コンタクト層56が成長される(図6(c)参照)。ここで、InP層54及びコンタクト層56にはZnがドーピングされ、夫々のキャリア濃度は1.0x1018cm-3及び1.0x1019cm-3になる。
このInP層54は第1の上部クラッド層6と一体となって、第1の活性層4によって形成される光導波路層を上側から挟むクラッド層として機能する。更に、InP層54は第2の上部クラッド層38と一体となって、第2の活性層36によって形成される光導波路層を上側から挟むクラッド層として機能する。
一方、InP製のバッファ層44と基板2が一体となって、上記両光導波層を下側から挟むクラッド層として機能する。
(viii)ステップS8
次に、ストライプメサ形成用の第2の誘電体マスクが形成される。図13は、コンタクト層56の表面に形成された第2の誘電体マスク58の配置を説明する平面図である。
まず、LPCVDによって、コンタクト層56の表面にSiO2膜が堆積される。その後、このSiO2膜が、フォトリソグラフィ技術によって、[−110]方向に延伸した、幅が1.5μmで長さが500μmの複数の第2の誘電体マスク58に加工される(図13参照)。
ここで、第2の誘電体マスク58は、その中心軸が先に形成された第1の誘電体マスク28の中心軸に一致し、第1の誘電体マスク28が配置されていた領域60を貫くように配置される。
第2の誘電体マスク58によって覆われた部位のうち、上記領域60に含まれる部分は半導体レーザとなる。一方、上記領域60から突き抜けた部分62は、光変調器となる。
次に、第2の誘電体マスク60をエッチングマスクとして、ドライエッチング法により、ステップS1〜S7で形成した第1及び第2の半導体積層構造がエッチングされて、高さ3.0μmのストライプメサが形成される。
(ix)ステップS9
次に、ストライプメサが、FeドープInP層によって埋め込まれる。
図14は、ストライプメサ62がFeドープInP層64により埋め込まれ、その後平坦化された状態を説明する断面図である。ここで、図14は、第2の誘電体マスク58の延伸方向に垂直な断面を説明する図である。
埋め込みは、第2の誘電体マスク58を選択成長マスクとして、ステップS8によって露出した基板2の表面にFeドープInP層64を成長して行われる。FeドープInP層64の成長は、PH3及びTMInをガス原料とし、フェロセンC10H10Feをドーピングガスとして実施される。この時、FeドープInP層64の表面は、ストライプメサ62より高くなる。
このままでは、次のステップに於ける電極形成の障害になるので、ウェットエッチング等によりFeドープInP層64の表面がエッチングされ、その高さがストライプメサ62の高さに一致させられる(図14参照)。
(x)ステップS10
図15は、本ステップによって完成する変調器集積型レーザ66の光の進行方向([-110]方向)に沿った断面図である。
FeドープInPで埋め込まれたストライプメサ62は、第1の半導体積層構造8を含む部位と第2の半導体積層構造42を含む部位に分けられる。ここで、第1の半導体積層構造8を含む部位は、半導体レーザとなる第1の光導波路68である。一方、第2の半導体積層構造42を含む部位は、光変調器となる第2の光導波路72である。
本ステップでは、まず、第1及び第2の光導波路68,72の上にp電極70,74が夫々形成される。次に、基板2の裏面に、n電極76が形成される。
次に、半導体レーザ68及び光変調器72の端部に対応する位置で基板2がへき開され、複数の変調器集積型レーザ66が搭載された短冊状の小片が形成される。この小片の幅は、変調器集積型レーザ66の長さに相等する500μmである。
次に、光変調器(第2の光導波路72)側の端面にAR膜(anti-reflection coat)が形成される。一方、半導体レーザ(第1の光導波路68)側の端面にHR膜(high-reflection coat)膜が形成される。
最後に、上記小片が個々の光半導体素子に分割され、変調器集積型レーザ66が完成する。
(4)構 成
以上説明した製造方法によって製造される変調器集積型レーザ66の要部を纏めると、以下のようになる。
本実施例に従って製造される変調器集積型レーザ66は、図15に示すように、(001)面を主面とするInP製の基板2の上に、AlGaInAsによって形成された第1の活性層4と、上記第1の活性層4の上に形成されたInP製の第1の上部クラッド層6とを備え、上記基板の[-110]方向に延在し半導体レーザとなる第1の光導波路68を備えている。
更に、本実施例に従って製造される変調器集積型レーザ66は、上記基板2の上に、AlGaInAsによって形成された第2の活性層36と、上記第2の活性層36の上に形成されたInP製の第2の上部クラッド層38とを備え、上記基板の[-110]方向に延在し光変調器となる第2の光導波路72とを具備している。
そして、本実施例に従って製造される変調器集積型レーザ66では、上記第1及び第2の光導波路68,72が突合せ接合されている。
上記変調器集積型レーザ66は、本実施例の製造方法に従って生成することができるので、バットジョイント接合部近傍の欠陥が少なく、従って大出力光を発生することができる。
以上の説明では、変調器集積型レーザを例として集積型光半導体装置の製造方法(及び当該製造方法によって製造される集積型光半導体装置)が説明された。しかし、上記実施の形態は、変調器集積型レーザ以外の他の集積型光半導体装置にも適用可能である。このような集積型光半導体装置としては、例えば、発振波長が少しずつ異なる複数の分布帰還型半導体レーザとこれら複数の分布帰還型半導体レーザの出力を合波する多モード干渉導波路によって形成される可変波長レーザがある。
また、以上の例では、誘電体マスク28 ,58はSiOによって形成されている。しかし、誘電体マスク28は、他の材料、例えばSiNで形成されてもよい。
また、以上の例では、第1の上部クラッド層は希塩酸でエッチングされる。しかし、第1の上部クラッドは、酸を主成分とする他のエッチング液で選択的にウェットエッチングされてもよい。このようなエッチング液としては、例えば、臭化水素酸を純水で希釈したエッチング液がある。
また、以上の例では、第1の活性層は希硫酸と過酸化水素水の混合液でエッチングされる。しかし、第1の活性層は、酸及び過酸化水素水を主成分とするエッチング液によって選択的にウェットエッチングされてもよい。このようなエッチング液としては、例えば、硫酸、塩酸、及び燐酸からなる群の何れかの一つの酸と過酸化水素水の混合液を純水で希釈したエッチング液がある。
以上の実施の形態をまとめると、次の付記のとおりである。
(付記1)
(001)面を主面とするInP製の基板上にAlGaInAsによって形成された第1の活性層と、上記第1の活性層の上に形成されたInP製の第1の上部クラッド層とを具備する半導体積層構造に、
前記基板の[-110]方向に延伸した島状の誘電体マスクを形成する第1の工程と、
前記誘電体マスクをエッチングマスクとして、前記上部クラッド層及び前記第1の活性層をドライエッチングする第2の工程と、
前記ドライエッチングの後、ウエットエッチングにより前記誘電体マスクに庇を形成し、かつ、前記[-110]方向を向いた第1の側面を前記上部クラッド層に形成する第3の工程と、
前記第1の側面の形成後、前記庇の下に、ウエットエッチングにより前記[-110]方向を向いた第2の側面を前記第1の活性層に形成する第4の工程と、
前記第2の側面の形成後、前記基板上の前記誘電体マスクで覆われていない領域に、AlGaInAs及びInGaAsPの何れか一方の半導体によって形成される第2の活性層と、InP製の第2の上部クラッド層を成長する第5の工程と、
前記第1及び第2の活性層を光導波路層とし、前記[-110]方向に延在する光導波路を形成する第6の工程を、
具備する集積型光半導体装置の製造方法。
(付記2)
付記1に記載の集積型光半導体装置の製造方法において、
ドライエッチングされた前記第1の上部クラッドは、第1の酸を主成分とする第1のエッチング液によって選択的にウェットエッチングされ、
ドライエッチングされた前記第1の活性層は、第1の酸及び過酸化水素水を主成分とする第2のエッチング液によって選択的にウェットエッチングされることを、
特徴とする集積型光半導体装置の製造方法。
(付記3)
付記2に記載の集積型光半導体装置の製造方法において、
前記第1の酸は塩酸及び臭化水素酸の何れかであり、
前記第2の酸は、硫酸、塩酸、及び燐酸からなる群の何れか一つの酸であることを、
特徴とする集積型光半導体装置の製造方法。
(付記4)
付記1乃至3に記載の集積型光半導体装置の製造方法において、
前記第1及び第2の側面が、(−110)近似面であることを、
特徴する集積型光半導体装置の製造方法。
(付記5)
付記1乃至4に記載の集積型光半導体装置の製造方法において、
前記第4の工程が、前記第1及び第2の側面が連続するように、前記第1の活性層をウェットエッチングすることを、
特徴とする集積型光半導体装置の製造方法。
(付記6)
付記1乃至5に記載の集積型光半導体装置の製造方法において、
前記第1の活性層が、AlGaInAs製の量子井戸層とAlGaInAs製の障壁層が交互に積層された多重量子井戸によって形成されていることを、
特徴とする集積型光半導体装置の製造方法。
(付記7)
(001)面を主面とするInP製の基板上に成長された、AlGaInAsによって形成された第1の活性層と、
前記第1の活性層の上に形成されたInP製の第1の上部クラッド層とを備え、前記基板の[-110]方向に延在する第1の光導波路と、
前記基板上にAlGaInAs及びInGaAsPの何れか一方によって形成された第2の活性層と、
前記第2の活性層の上に形成されたInP製の第2の上部クラッド層とを備え、前記基板の[-110]方向に延在する第2の光導波路とを具備し、
前記第1及び第2の光導波路が突合せ接合されている、
集積型光半導体装置。
(付記8)
付記7に記載の集積型光半導体装置において、
前記第1及び第2の上部クラッド層の第1の境界面と、前記第1及び第2の活性層の第2の境界面とが連続していることを、
特徴とする集積型光半導体装置。
(付記9)
付記7又は8に記載の集積型光半導体装置において、
前記第1及び第2の側面が、(−110)近似面であることを、
特徴とする集積型光半導体装置。
半導体レーザとなる半導体積層構造をサイドエッチングした状態を説明する断面図である。 基板が成長温度に達した後の、第1の半導体積層構造の状態を説明する断面図である。 実施の形態に従う、集積型光半導体装置の製造方法を説明するフロー図である。 実施の形態で使用する誘電体マスクが半導体基板上に形成された状態を説明する平面図である。 実施の形態に従う、集積型光半導体装置の製造方法を説明する工程断面図である(その1)。 実施の形態に従う、集積型光半導体装置の製造方法を説明する工程断面図である(その2)。 第2の半導体積層構造の成長過程を説明する断面図である(その1)。 第2の半導体積層構造の成長過程を説明する断面図である(その2)。 実施の形態に従って形成したバットジョイント接合部近傍の断面を、走査電子線顕微鏡によって観察した画像の特徴を説明する図である。 第1の活性層をInGaAsPして、第2の活性層を再成長した状態を説明する断面図である。 実施例に従う集積型光半導体装置の製造手順を説明するフロー図である。 実施例1で形成される、第1の半導体積層構造の積層構造を説明する図である。 ストライプメサ形成用の誘電体マスクの配置を説明する平面図である。 FeドープInP層で埋め込まれたストライプメサの状態を説明する断面図である。 実施例に従う変調器集積型レーザの光の進行方向に沿った断面図である。
符号の説明
2・・・基板 4・・・第1の活性層
6・・・第1の上部クラッド層 8・・・第1の半導体積層構造
10・・・誘電体マスク 12・・・ストライプメサの形成予定方向
13・・・側面 14・・・(サイドエッチングされた)活性層の側面
16・・・(マストランスポートによって形成された)結晶面
18・・・(サイドエッチングによって形成された)結晶面
20・・・上部クラッド層の下面 22・・・基板表面
24・・・(サイドエッチングによって形成された)窪み
26・・・表面 28・・・第1の誘電体マスク
30・・・庇 31・・・誘電体マスクの短辺
32・・・第1の側面 34・・・第2の側面
36・・・第2の活性層 38・・・第2の上部クラッド層
39・・・バットジョイント接合面 40・・・第1の半導体積層構造の側面
42・・・第2の半導体積層構造 44・・・バッファ層
46,47・・・SCH層 48,49・・・バリア層
50・・・井戸層 52・・・多重量子井戸
54・・・p型InP層 56・・・コンタクト層
58・・・第2の誘電体マスク
60・・・(第1の誘電体マスクが配置されていた)領域
62・・・ストライプメサ 64・・・FeドープInP
66・・・変調器集積型レーザ 68,72・・・光導波路
70,74・・・p電極 76・・・n電極

Claims (2)

  1. (001)面を主面とするInP製の基板上にAlGaInAsによって形成された第1の活性層と、上記第1の活性層の上に形成されたInP製の第1の上部クラッド層とを具備する半導体積層構造に、
    前記基板の[-110]方向に延伸した島状の誘電体マスクを形成する第1の工程と、
    前記誘電体マスクをエッチングマスクとして、前記上部クラッド層及び前記第1の活性層をドライエッチングする第2の工程と、
    前記ドライエッチングの後、ウエットエッチングにより前記誘電体マスクに庇を形成し、かつ、前記[-110]方向を向いた第1の側面を前記上部クラッド層に形成する第3の工程と、
    前記第1の側面の形成後、前記庇の下に、ウエットエッチングにより前記[-110]方向を向いた第2の側面を前記第1の活性層に形成する第4の工程と、
    前記第2の側面の形成後、前記基板上の前記誘電体マスクで覆われていない領域に、AlGaInAs及びInGaAsPの何れか一方の半導体によって形成される第2の活性層と、InP製の第2の上部クラッド層を成長する第5の工程と、
    前記第1及び第2の活性層を光導波路層とし、前記[-110]方向に延在する光導波路を形成する第6の工程を、
    具備する集積型光半導体装置の製造方法。
  2. (001)面を主面とするInP製の基板上に成長された、AlGaInAsによって形成された第1の活性層と、
    前記第1の活性層の上に形成されたInP製の第1の上部クラッド層とを備え、前記基板の[-110]方向に延在する第1の光導波路と、
    前記基板上にAlGaInAs及びInGaAsPの何れか一方によって形成された第2の活性層と、
    前記第2の活性層の上に形成されたInP製の第2の上部クラッド層とを備え、前記基板の[-110]方向に延在する第2の光導波路とを具備し、
    前記第1及び第2の光導波路が突合せ接合されている、
    集積型光半導体装置。
JP2008165932A 2008-06-25 2008-06-25 集積型光半導体装置の製造方法及び集積型光半導体装置 Active JP5169534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008165932A JP5169534B2 (ja) 2008-06-25 2008-06-25 集積型光半導体装置の製造方法及び集積型光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008165932A JP5169534B2 (ja) 2008-06-25 2008-06-25 集積型光半導体装置の製造方法及び集積型光半導体装置

Publications (2)

Publication Number Publication Date
JP2010010284A true JP2010010284A (ja) 2010-01-14
JP5169534B2 JP5169534B2 (ja) 2013-03-27

Family

ID=41590442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008165932A Active JP5169534B2 (ja) 2008-06-25 2008-06-25 集積型光半導体装置の製造方法及び集積型光半導体装置

Country Status (1)

Country Link
JP (1) JP5169534B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122058A1 (ja) * 2010-03-29 2011-10-06 富士通株式会社 光半導体集積素子及びその製造方法
JP2013051319A (ja) * 2011-08-31 2013-03-14 Nippon Telegr & Teleph Corp <Ntt> 光半導体レーザ素子の製造方法
JP2013149746A (ja) * 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 光集積素子の製造方法
WO2023126324A1 (en) * 2021-12-31 2023-07-06 SMART Photonics Holding B.V. Polarisation converter and method of fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443695A (ja) * 1990-06-11 1992-02-13 Matsushita Electron Corp 半導体レーザ装置とその製造方法
JP2008053501A (ja) * 2006-08-25 2008-03-06 Opnext Japan Inc 集積光デバイスおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443695A (ja) * 1990-06-11 1992-02-13 Matsushita Electron Corp 半導体レーザ装置とその製造方法
JP2008053501A (ja) * 2006-08-25 2008-03-06 Opnext Japan Inc 集積光デバイスおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122058A1 (ja) * 2010-03-29 2011-10-06 富士通株式会社 光半導体集積素子及びその製造方法
JP2011210761A (ja) * 2010-03-29 2011-10-20 Fujitsu Ltd 光半導体集積素子及びその製造方法
CN102834990A (zh) * 2010-03-29 2012-12-19 富士通株式会社 光半导体集成元件及其制造方法
US20130010824A1 (en) * 2010-03-29 2013-01-10 Fujitsu Limited Semiconductor optical integrated device and method for fabricating the same
US8565279B2 (en) 2010-03-29 2013-10-22 Fujitsu Limited Semiconductor optical integrated device and method for fabricating the same
US20130330867A1 (en) * 2010-03-29 2013-12-12 Fujitsu Limited Semiconductor optical integrated device and method for fabricating the same
US8987117B2 (en) 2010-03-29 2015-03-24 Fujitsu Limited Semiconductor optical integrated device and method for fabricating the same
JP2013051319A (ja) * 2011-08-31 2013-03-14 Nippon Telegr & Teleph Corp <Ntt> 光半導体レーザ素子の製造方法
JP2013149746A (ja) * 2012-01-18 2013-08-01 Sumitomo Electric Ind Ltd 光集積素子の製造方法
WO2023126324A1 (en) * 2021-12-31 2023-07-06 SMART Photonics Holding B.V. Polarisation converter and method of fabrication

Also Published As

Publication number Publication date
JP5169534B2 (ja) 2013-03-27

Similar Documents

Publication Publication Date Title
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JP5169534B2 (ja) 集積型光半導体装置の製造方法及び集積型光半導体装置
JP2007035784A (ja) 分布帰還型半導体レーザ
JP4002422B2 (ja) 半導体素子およびその作製方法
JP2010165759A (ja) 集積光デバイスの製造方法
JP5083165B2 (ja) 半導体発光素子
JP5217767B2 (ja) 半導体レーザ及び半導体レーザの製造方法
JP4078891B2 (ja) 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ
JPH09199791A (ja) 光半導体装置およびその製造方法
JP4457578B2 (ja) 半導体光素子を製造する方法、及び半導体光素子
JP2542570B2 (ja) 光集積素子の製造方法
JP2001057458A (ja) 半導体発光装置
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
US20060222032A1 (en) Optical semiconductor element, method of manufacturing optical semiconductor element and optical module
JP3679010B2 (ja) 半導体レーザ及びその製造方法
US20100316080A1 (en) Semiconductor optical element
JP5257296B2 (ja) 光半導体装置及び光半導体装置の製造方法
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP2000353861A (ja) Iii−v族半導体発光デバイスの製造方法
JP2001217505A (ja) 半導体光素子及びその作製方法、並びにAl系化合物半導体層の選択成長法
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JP2973215B2 (ja) 半導体レーザ装置
JPH11284276A (ja) 半導体レーザ装置及びその製造方法
JP2699662B2 (ja) 半導体レーザとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5169534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150