JP2010008335A - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP2010008335A
JP2010008335A JP2008170472A JP2008170472A JP2010008335A JP 2010008335 A JP2010008335 A JP 2010008335A JP 2008170472 A JP2008170472 A JP 2008170472A JP 2008170472 A JP2008170472 A JP 2008170472A JP 2010008335 A JP2010008335 A JP 2010008335A
Authority
JP
Japan
Prior art keywords
probe
probe card
electrode pad
contact
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008170472A
Other languages
English (en)
Inventor
Kazushi Nagata
一志 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2008170472A priority Critical patent/JP2010008335A/ja
Publication of JP2010008335A publication Critical patent/JP2010008335A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】小型で、高性能なプローブカードを提供する。
【解決手段】本発明の一態様に係るプローブカード20は、外部から信号が入力されるメイン基板30と、複数の垂直型のプローブ22が設けられ、メイン基板30と導通している配線基板21を備え、垂直型のプローブ22は、配線基板21に固定された接続部23と、接続部23から延在し、配線基板21から開放されていて弾性を有する支持部25と、支持部25の末端に設けられた接触部24を有し、支持部25は、平面視で接続部23に内包されている。
【選択図】 図2

Description

本発明は、プローブカードに関する。
半導体装置の製造工程において、半導体装置の実装前に半導体基板に形成されたチップ状の半導体装置の電気的な検査が行われる。このような電気的検査では、電極パッドの配置に応じて複数のプローブが実装されたプローブカードが用いられる。半導体装置に設けられている電極パッドに対してプローブを接触させ、プローブを介して半導体装置に通電して、電気的検査が行われる。近年の半導体装置の高集積化に伴い、プローブカードに形成するプローブの数も増加している。すなわち、テストデバイスの狭ピッチ化によって、プローブ寸法を小さくする必要がある。
このようなプローブには、カンチレバー型(片持ち梁型)のものと、垂直ピン型のものがある。カンチレバー型のプローブは、横方向に伸びている。図9に示すように、配線基板21に実装されたプローブ22は、プローブカード20の配線基板21の主面に沿って延びている(特許文献1)。そして、プローブカード20を縦方向(矢印方向)に移動して、プローブ22の突出部分を半導体チップ11の電極パッド12に接触させる。
カンチレバー型プローブには、導電性のほか、電極パッド12に対してプローブ22を矢印方向に押し付けるための弾性や、押し付けた際に塑性変形しないための剛性が要求される。プローブ22に弾性を持たせることで、電極パッド12に対してプローブをオーバードライブで押し付けることが可能になる。オーバードライブで押し付けることによって、プローブ22が矢印と反対方向に押し上げられて変形する。プローブ22が変形した際の弾性力によって、電極パッド12との接触性を向上することができる。また、プローブ22に剛性を持たせることで、オーバードライブで押し付けた際のプローブ22の塑性変形を抑制して、耐久性を向上することができ、検査を繰り返し行うことが可能となる。
さらに、特許文献1のプローブには、接触部を電極パッド12の表面に接触させた際に、電極パッド12に形成されている表面酸化膜を削り取ることができるように、先端に突起部が設けられている。このようにすることで、絶縁性の表面酸化膜を削り取るスクラブ効果を得ることができ、電極パッド12との接触性を向上することができる。
このような、プローブ22は、MEMS(Micro Electro Mechanical Systems)技術を利用して生産される(特許文献2)。フォトリソグラフィー法を用いて所望のパターン形状を有する導電層や犠牲層を形成した後、犠牲層を除去することにより、所望の形状のプローブが得られる。
特開2004−150874号公報 特開2003−227849号公報
半導体装置の高集積化が進むにつれて、プローブをさらに小型化する必要が生じている。図9に示すカンチレバー型のプローブ22では、プローブ22を小型化するためにフレーム長を短くすることが考えられる。しかしながら、フレーム長を短くすると、オーバードライブで押し付けた場合に、弾性限界を越えて塑性変形が生じることが考えられる。
このように、フレーム長を短くしてプローブを小型化する場合、オーバードライブ量が制限され、プローブと電極パッドとの接触性が低下する。
本発明はこのような問題点に鑑みてなされたものであり、小型で、高性能なプローブカードを提供することを目的とする。
本発明の第1の態様に係るプローブカードは、外部から信号が入力されるメイン基板と、複数の垂直型のプローブが設けられ、前記メイン基板と導通している配線基板を備えたプローブカードであって、前記垂直型のプローブは、前記配線基板に固定された接続部と、前記接続部から延在し、前記配線基板から開放されていて弾性を有する支持部と、前記支持部の末端に設けられた接触部を有し、前記支持部は、平面視で前記接続部に内包されていることを特徴とするものである。これにより、プローブを小型化することができる。
本発明の第2の態様に係るプローブカードは、上記のプローブカードにおいて、前記支持部は、前記接触部を前記電極パッド側に付勢する付勢部を有するものである。これにより、プローブを電極パッドに対して確実に接触させることができ、安定した検査が可能になる。また、プローブの塑性変形を抑制することができ、耐久性を向上させることができる。
本発明の第3の態様に係るプローブカードは、上記のプローブカードにおいて、前記支持部は、Z字型形状を有していることを特徴とするものである。これにより、簡易な構造でプローブを電極パッドに対して確実に接触させることができ、安定した検査が可能になる。
本発明の第4の態様に係るプローブカードは、上記のプローブカードにおいて、前記支持部は、格子構造、網目構造又は多孔構造を有する導電性材料からなるものである。これにより、プローブを電極パッドに対して確実に接触させることができ、安定した検査が可能になる。また、導電性を向上させることができる。
本発明によれば、小型で、高性能なプローブカードを提供することができる。
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明は以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
実施の形態に係るプローブ(接触子)を用いたプローブカードの構成について、図1を用いて説明する。図1は、半導体装置に対して電気特性検査(プロービング)を行うためのプローブカードの構成を模式的に示す側面図である。図1はプローブカードの全体を現している。プローブカード20はプローバーに水平に装着され、テスター装置(不図示)と繋がれる。プローブ22は配線基板21に設けられ、配線基板21とメイン基板30はIC(Inter Connection)ピン31で接続されている。メイン基板30は、通常円形状で、テスター装置との間で信号入出力を行うための外部端子32を有している。例えばガラスエポキシを主成分とする多層プリント回路基板(PCB:Print Circuit Board)が用いられる。補強板33は例えばステンレス製の構造物で、メイン基板30の片面に密着している。
配線基板21は例えばスペーストランスフォーマ(ST基板21a)と積層基板21bから構成されている。ST基板21aは例えばセラミックから形成されており、表面には多数のパッド27が形成されている。ST基板21aとメイン基板30の間隔は調節可能に構成されていて、配線基板21とメイン基板30に形成されているパッド27をICピン31が連絡する。積層基板21bは例えばポイリミドと銅泊が交互に積層されたもので、ST基板21aと密着配置されている。プローブ22は検査対象物上に形成されている微小な電極パッドに対して弾性的に当接するもので、配線(積層)基板21の上に多数のプローブ22が整列配置されている。各プローブ22は配線基板21とメイン基板30を介して外部端子32と導通しており、プローブ22を当接させることによって検査対象物をテスター装置と導通させることができる。
プローブカード20は、ウエハ10に対して対向配置されている。プローブカード20は、配線基板21とプローブ22とを有している。配線基板21には、複数のプローブ22が実装されている。プローブ22は、半田付けなどによって配線基板21に固着されている。プローブ22の接続部(バンプ)が、配線基板21の配線に半田付けされる。
プローブカード20には、電極パッド12の配置に応じて、複数のプローブ22が配列されている。そして、それぞれのプローブ22が対応する電極パッド12に接触する。配線基板21には、それぞれプローブ22と接続される配線が形成されている。従って、配線基板21の配線が、プローブ22を介して、電極パッド12と接続される。これにより、プローバからの検査信号が配線基板21の配線を介してプローブ22に供給される。なお、以下の説明において、配線基板21の主面(下面)と平行な方向を横方向とし、垂直な方向を縦方向とする。
検査(プロービング)を行う際は、電極パッド12に対してプローブ22の先端が当接する。すなわち、図1の矢印方向(縦方向)にプローブ22を有するプローブカード20を移動させる。そして、プローブ22と電極パッド12が近づいていき、プローブ22の先端が電極パッド12の表面に接触する。これにより、電極パッド12がプローブ22と導通する。プローブカード20を矢印方向にさらに移動させると、オーバードライブでの押し付けが可能となる。これにより、電極パッド12との接触性を向上することができ、確実な検査が可能となる。
本実施の形態に係るプローブ22は、垂直ピン型のものである。従って、プローブ22は、縦方向(矢印方向)に沿って延びている。すなわち、プローブ22は、配線基板21の主面に対して垂直な方向に沿って設けられている。垂直ピン型のプローブ22は、半導体チップ11の電極パッド12に対し垂直に接触するものである。そして、オーバードライブで押し付けた際に生じる弾性力によって、プローブ22の先端が電極パッド12に押し付けられる。これにより、接触部24と電極パッド12とを確実に接触させることができる。
次に、プローブ22の構成について、図2を用いて説明する。図2は、プローブ22の構成を模式的に示す図である。プローブ22は、接続部23、接触部24、支持部25を備えている。なお、図2では、図1に示すプローブ22を横にした状態を示しており、右側が電極パッド12側、左側が配線基板21側になっている。従って、接触部24が電極パッド12側に突出して配置され、接続部23が配線基板21側に配置される。プローブ22は、導電性を有する金属材料などによって構成されている。例えば、支持部25としてニッケルコバルト(NiCo)を用い、接触部24としてパラジウムコバルト(PdCo)を用いることができる。また、バンプである接続部23は、導電固着あるいはハンダ付けがしやすいよう支持部25等と異なる材料により形成されていることが望ましい。
プローブ22の一端には、電極パッド12と接触する接触部24が設けられている。図2において、接触部24は、支持部25の右側の面に設けられている。接触部24は、支持部25に支持されている。ここでは、支持部25中に、接触部24の一部が埋設されている。これにより、接触部24が支持部25に対して固定される。接触部24は、プローブ22の他の部分よりも、電極パッド12側に突出している。接触部24の先端はとがっている。
プローブ22の他端には、配線基板21に固定される接続部23が設けられている。図2において、接続部23は、支持部25の左側の面に設けられている。支持部25は、平面視で接続部23からはみ出さないように形成されている。本実施の形態では、接続部23の大きさは、支持部25の左側の面の大きさと略等しい。このため、プローブ22を小型化することができる。また、プローブの塑性変形を抑制することができ、耐久性を向上させることができる。
図3に、本実施の形態に係るプローブ22を配線基板21に実装した状態を示す。ここでは、3×3本のプローブ22をマトリクス状に配置した例を示している。図3に示すように、本実施の形態に係るプローブ22においては、支持部25は接続部23からはみ出さないように形成されている。このため、隣接するプローブ22同士の干渉を抑制することができる。これにより、プローブカード20上のプローブ22集積度を高めることができ、高集積化されたウエハ10であっても、検査することが可能となる。
なお、図4〜6にそれぞれ示すように、支持部25は、格子構造、網目構造又は多孔構造を有していてもよい。これにより、接触部24を電極パッド12に押し付けることができ、電極パッド12との接触性を向上することができ、確実な検査が可能となる。また、オーバードライブで押し付けた場合でも、塑性変形が生じることがなく、耐久性を向上させることができる。
次に、プローブ22の製造方法について、図7を用いて説明する。図7は、本実施の形態にかかるプローブ22の製造方法を説明する工程断面図である。以下の各層におけるパターンは、例えば、MEMS技術を用いて形成されている。すなわち、フォトリソグラフィーを用いることによって、所望の形状のパターンを積層していくことができる。具体的には、導電層の形成、レジスト塗布、露光、現像、エッチング、レジスト除去などを繰り返し行うことで、基板上に、プローブ22が形成される。また、導電層の形成には、メッキやスパッタなどの方法が用いられる。そして、犠牲層を除去することで、犠牲基板からプローブ22が取り外される。また、各犠牲層としては、銅やフォトレジスト等を用いることができる。
まず、Siウエハなどからなる犠牲基板40を用意する。犠牲基板40の全面に銅(Cu)等からなる第1犠牲層41を形成する。第1犠牲層41を研磨して平坦化する。そして、第1犠牲層41の上に、支持部25を構成する第1導電層25aのパターンを形成する。これにより、図7(a)に示す構造となる。
次に、図7(b)に示すように、第1導電層25aのパターンを囲うように、第2犠牲層32を形成する。そして、表面を研磨して平坦化する。これにより、第2犠牲層32の高さが第1導電層25aと一致する。すなわち、第2犠牲層32の上面と第1導電層25aの上面とは、略同じ高さになっている。このように、第1導電層25aが形成されていない領域が第2犠牲層32によって埋められる。また、接触部24を形成するため、第2犠牲層32上に第3犠牲層43を形成する。
そして、図7(c)に示すように、第1導電層25a、第2犠牲層32、第3犠牲層43上に接触部24を構成する第2導電層24aのパターンが形成される。第2導電層24aは、第1導電層25a上から、第2犠牲層32上、第3犠牲層43上まで延在して設けられる。すなわち、第2導電層24aは、階段状に形成される。その後、図7(d)に示すように、第1導電層25a上に、支持部25を構成する第3導電層25bが形成される。これにより、接触部24の一部は、支持部25中に埋設される。また、第3犠牲層43、第2導電層24a、第3導電層25bの上面が、略同じ高さになるようにする。
その後、図7(e)に示すように、第3導電層25b上に第4導電層25cを形成する。第1導電層25a、第3導電層25b、第4導電層25cにより、支持部25が構成される。そして、支持部25の接触部24が設けられた面と反対側の面側の第2犠牲層32の一部を除去して、開口部を形成する。
そして、図7(f)に示すように、開口部内に、第4導電層25cの高さと略等しくなるように、接続部23を形成する。すなわち、接続部23は、支持部25の接触部24が設けられた面と反対側の面と略同じ大きさとなる。従って、支持部25は、接続部23からはみ出さないように形成される。従って、小型化したプローブ22を生産することができる。接続部23を配線基板21に導電固着する場合、比較的低温で行うには、接続部23にSn−Pbの共晶合金を用いる。Pbフリー化のためにはPbの代わりにAg、Cu等を用いるとよい。また、熱圧着や超音波接合を用いると、固着時の熱による隣接プローブの固着不良を防ぐことができる。この場合、接続部23は、Au又はAlを含む金属で構成する。
そして、全ての犠牲層を除去することによって、プローブ22が完成する。すなわち、犠牲層エッチングによって、第1犠牲層41、第2犠牲層42、第3犠牲層43が除去される。これにより、犠牲基板40からプローブ22が取り外される。すなわち、犠牲基板40に形成されている、複数のプローブ22が一度に生産される。このように、MEMS技術を用いることで、犠牲基板40上に多数のプローブ22となる導電性の構造体を形成することができる。よって、生産性よくプローブを製造することができる。
そして、プローブ22を配線基板21に実装する。すなわち、プローブ22の接続部23を、配線基板21の配線パターンに半田付けする。これにより、プローブ22が配線基板21に固定され、配線基板21の配線とプローブ22とが接続する。このように、小型化したプローブ22を配線基板21に実装することにより、高密度にプローブ22を配置することができる。
なお、支持部25は、接触部24を電極パッド12に押し付けるための付勢部を有していることが好ましい。付勢部としては、例えばバネ構造等が考えられる。図8に、本発明に係るプローブ22の構成の他の例を示す。図8に示すように、本実施例に係る支持部25は、Z字型に形成されている。支持部25のZ字型の下辺には、接続部23が設けられており、上辺には接触部24が設けられている。接続部23の上面と、支持部25のZ字型の下辺の面とは略同じ大きさになっている。
このため、この例においても、プローブ22を小型化できる。また、オーバードライブで押し付けた際に、接触部24がZ字型支持部25により付勢され、その先端がさらに電極パッド12に押し付けられる。これにより、接触部24と電極パッド12とを確実に接触させることができ、検査を確実に行うことができる。また、Z字型の支持部25のバネ定数を適当な値にすれば、プローブ22の塑性変形するのを防ぐことができる。よって、耐久性を向上することができ、繰り返しの検査を確実に行うことができる。このように、小型で高性能なプローブ22を提供することができる。
なお、図8に示す例では、Z字型の支持部25を設けたが、その形状はZ字型に限られるものではない。例えば、支持部25をS字型や、C字型のバネ構造としてもよい。
また、上記の説明では、検査対象を半導体チップ11としたが、半導体チップ11以外のものに対して検査を行ってもよい。すなわち、検査対象に設けられた電極パッドに対して接触する接触子に対して上記の構成を利用することができる。上記のプローブ22を用いて、例えば、液晶表示パネルに対して検査を行うことができる。
実施の形態に係るプローブカードの構成を示す図である。 実施の形態に係るプローブの構成を示す図である。 実施の形態に係るプローブの実装例を示す図である。 実施の形態に係るプローブの構成の他の例を示す図である。 実施の形態に係るプローブの構成の他の例を示す図である。 実施の形態に係るプローブの構成の他の例を示す図である。 実施の形態に係るプローブの製造方法を示す工程断面図である。 実施の形態に係るプローブの構成の他の例を示す図である。 従来のプローブの構成を示す図である。
符号の説明
10 ウエハ
11 半導体チップ
12 電極パッド
20 プローブカード
21 配線基板
21a ST基板
21b 積層基板
22 プローブ
23 接続部
24 接触部
24a 第2導電層
25 支持部
25a 第1導電層
25b 第3導電層
25c 第4導電層
30 メイン基板
31 ICピン
32 外部端子
33 補強板
34 パッド
40 犠牲基板
41 第1犠牲層
42 第2犠牲層
43 第3犠牲層

Claims (4)

  1. 外部から信号が入力されるメイン基板と、複数の垂直型のプローブが設けられ、前記メイン基板と導通している配線基板を備えたプローブカードであって、
    前記垂直型のプローブは、
    前記配線基板に固定された接続部と、
    前記接続部から延在し、前記配線基板から開放されていて弾性を有する支持部と、
    前記支持部の末端に設けられた接触部を有し、
    前記支持部は、平面視で前記接続部に内包されていることを特徴とするプローブカード。
  2. 前記支持部は、前記接触部を前記電極パッド側に付勢する付勢部を有する請求項1に記載のプローブカード。
  3. 前記支持部は、Z字型形状を有していることを特徴とする請求項1又は2に記載のプローブカード。
  4. 前記支持部は、格子構造、網目構造又は多孔構造を有する導電性材料からなる請求項1、2又は3に記載のプローブカード。
JP2008170472A 2008-06-30 2008-06-30 プローブカード Withdrawn JP2010008335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170472A JP2010008335A (ja) 2008-06-30 2008-06-30 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170472A JP2010008335A (ja) 2008-06-30 2008-06-30 プローブカード

Publications (1)

Publication Number Publication Date
JP2010008335A true JP2010008335A (ja) 2010-01-14

Family

ID=41589012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170472A Withdrawn JP2010008335A (ja) 2008-06-30 2008-06-30 プローブカード

Country Status (1)

Country Link
JP (1) JP2010008335A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133060A (ja) * 1997-10-31 1999-05-21 Tani Denki Kogyo Kk テスト用端子
WO2007015600A1 (en) * 2005-08-03 2007-02-08 Phicom Corporation Vertical probe and methods of fabricating and bonding the same
JP2007101455A (ja) * 2005-10-07 2007-04-19 Japan Electronic Materials Corp プローブカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133060A (ja) * 1997-10-31 1999-05-21 Tani Denki Kogyo Kk テスト用端子
WO2007015600A1 (en) * 2005-08-03 2007-02-08 Phicom Corporation Vertical probe and methods of fabricating and bonding the same
JP2007101455A (ja) * 2005-10-07 2007-04-19 Japan Electronic Materials Corp プローブカード

Similar Documents

Publication Publication Date Title
JP4521611B2 (ja) 半導体集積回路装置の製造方法
KR101250167B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP4974021B2 (ja) プローブ組立体
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
KR101334795B1 (ko) 전기신호 접속용 좌표 변환장치
JP2007279009A (ja) 接触子組立体
JP4919365B2 (ja) 半導体集積回路の製造方法
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
JP5643477B2 (ja) コンタクトプローブ
JP5185686B2 (ja) プローブ、及びプローブの製造方法
JP2010002391A (ja) コンタクトプローブ及びその形成方法
JP3703794B2 (ja) プローブおよびプローブカード
JP5276836B2 (ja) プローブカード
JP2010008335A (ja) プローブカード
JP2010071760A (ja) プローブ、及びプローブカード
JP5058032B2 (ja) コンタクトプローブの製造方法
JP3730418B2 (ja) 半導体試験装置
JP5700761B2 (ja) 電気的接続装置
JP2009300218A (ja) プローブ、及びプローブカード
JP2010107319A (ja) コンタクトプローブの製造方法
JP2009300170A (ja) プローブ、及びプローブカード
JP5164543B2 (ja) プローブカードの製造方法
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP4716454B2 (ja) 半導体集積回路装置の製造方法
JP5203136B2 (ja) コンタクトプローブの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110408

A977 Report on retrieval

Effective date: 20120831

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A761 Written withdrawal of application

Effective date: 20130118

Free format text: JAPANESE INTERMEDIATE CODE: A761

A521 Written amendment

Effective date: 20130121

Free format text: JAPANESE INTERMEDIATE CODE: A821