JP2009530823A - Ｍｅｍｓデバイスのパッケージ - Google Patents

Ｍｅｍｓデバイスのパッケージ Download PDF

Info

Publication number
JP2009530823A
JP2009530823A JP2009500482A JP2009500482A JP2009530823A JP 2009530823 A JP2009530823 A JP 2009530823A JP 2009500482 A JP2009500482 A JP 2009500482A JP 2009500482 A JP2009500482 A JP 2009500482A JP 2009530823 A JP2009530823 A JP 2009530823A
Authority
JP
Japan
Prior art keywords
substrate
component
formula
laminate
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009500482A
Other languages
English (en)
Inventor
ジョンソン、ドナルド、ダブリュ．
ネイゲイル、ミリンド、ピー．
Original Assignee
マイクロケム コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロケム コーポレイション filed Critical マイクロケム コーポレイション
Publication of JP2009530823A publication Critical patent/JP2009530823A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Micromachines (AREA)

Abstract

本発明は、微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントを基板上にパッケージするための方法であって、容易に除去可能な第二基板上の架橋フォトレジストから作られた空洞を形成し、選択されたマイクロデバイスを含む第三基板に前記空洞を結合し、次に前記除去可能な第二基板を剥がすことによりパッケージする方法に関する。

Description

本発明は、微細構造体のパッケージに関する。特に、本発明は、パッケージ側がデバイスコンポーネントの製造とは無関係に製造され、次に得られたパッケージコンポーネントを低温結合法を用いてウエーハレベルで得られたデバイスコンポーネントと結合する場合のパッケージ方法に関する。
大きなアスペクト比を有する「永久」構造体を製造するためにＳＵ−８フォトレジストを使用することは、マイクロ・エレクトロ・メカニカル・システムズ（ＭＥＭＳ）技術でよく知られている。ＳＵ−８は、近ＵＶ、Ｘ線、及びｅビーム照射により影像されたネガ型の化学的に拡張されたエポキシフォトレジスト系である。ＳＵ−８は、その大きな解像力、大きなアスペクト比能力、その容易な処理性、化学的抵抗性、機械的強度、及び３−Ｄ処理に対する適応性のような数多くの優れた性質を有する。ＳＵ−８は、その簡単で低コストの製造が可能なことにより、就中、微小流体チャンネル、ラブ・オン・ア・チップ(lab-on-a-chip)デバイス、センサー及びアクチュエーター、光学的デバイス、不動態化層、誘電体コンポーネント、及びＭＥＭＳパッケージのような数多くのＭＥＭＳコンポーネントを製造するために用いられてきた。
推奨されている処理条件でＳＵ−８を硬化すると、高アスペクト比、大きな耐薬品性、及び機械的靭性を有するミクロン規模の特徴を与える。従って、ＳＵ−８は、インクジェット・カートリッジ（米国特許出願Ｎｏ．２００４−０１９６３３５公報）、マイクロスプリング・プローブ・カード(micro-spring probe card)の製造及びＲＦ ＭＥＭＳパッケージ〔デッチェ(Daeche)Ｆ．その他、「大量生産に適したＲＦ−ＭＥＭＳのための低プロファイルパッケージ溶液」(Low profile Packaging Solution for RF-MEMS Suitable for Mass Production)、第３６回マイクロエレクトロニクス国際シンポジウム、ボストン、２００３年１１月予稿集に与えられている〕での適用が普及していることが既に判明している。更に、最近数多くの文献が次のものの珪素対珪素結合のためのＳＵ−８の低温結合を対象にしてきている：ＭＥＭＳデバイス（米国特許第６，６６９，８０３号）、光学的素子〔アギーレガビリア(Aguirregabiria)Ａ．その他、「多レベル・微小流体デバイスのための連続的ＣＭＯＳ両立性接着剤結合及びカプトン放出工程に基づく新規なＳＵ−８多層技術」(Novel SU-8 Multilayer Technology Based on Successive CMOS Compatible Adehsive Bonding and Kapton Releasing Step for Multlevel Microfluidic Devices)〕、埋め込み微小流体デバイス〔ブランコ(Blanco)Ｆ．Ｊ．その他、「低温全ウエーハ接着剤結合を用いて製造された新規な三次元埋め込みＳＵ−８マイクロチャンネル」(Novel Three-Dimentional Embedded SU-8 Microchannels Fabricated Using a Low Temperature Full Wafer Adehsive Bonding)、J. Micromech. Microeng. 14,1047 (2004)〕、硬化又は未硬化ＳＵ−８又はＰＭＭＡへ結合された影像ＳＵ−８を用いて３−Ｄ構造体が製造される場合のラブ・オン・ア・チップ構造体〔バラスレフ(Balslev)Ｓ．その他、「ラブ・オン・ア・チップ用途のための完全集積光学的システム」(Fully Integrated Optical System For Lab-on-a-Chip Applications)、第１７回マイクロ・エレクト・メカニカル・システムズについてのＩＥＥＥ国際会議、マストリヒト、ＮＬ、２００４年１月、予稿集；ビリンバーグ(Bilinberg)Ｂ．その他、「集積光学系を有する重合体に基づくラブ・オン・ア・チップシステムのためのＳＵ−８結合のためのＰＭＭＡ」(PMMA to SU-8 Bonding for Polymer Based Lab-on-a-Chip Systems with Integrated Optics)、J. Micromech Microeng.へ提出〕、及び生物化学的反応器〔シュルツェ(Schultze)ＪＬＭその他、「サルモネラｓｐｐ．ＤＮＡのＰＣＲ及び蛍光リアルタイム検出のためのマイクロＳＵ−８室」(Micro SU-8 chamber for PCR and Fluorescent Real-Time Detection of Salmonella spp. DNA)、２００６年ｕＴＡＳ会議予稿集、第２巻、１４２３（２００６）〕。
典型的には、ＳＵ−８フィルムを露光して潜像を形成し、次に９０〜９５℃の焼き締め温度で処理し、フィルムの露光領域を架橋し、次にそのフィルムを現像して非露光未架橋材料を除去し、基板に付着した希望の架橋構造体を残す。残念ながら、これらの構造体を直接、珪素、ガラス、又は金属構造体に結合することはできない。なぜなら、ＳＵ−８が余りにも架橋されて接着強度を全く持たなくなるからである。硬化された状態では、ＳＵ−８構造体は作用することもない。
低温結合を使用することは、微細構造体を酵素のような生物活性物質で修正する用途でも役に立つことがあり、その場合、高い温度又は長い結合時間を使用することは重要な生物学的分子を不活性化することがある。これらの方法の例は、就中、リトグラフにより影像した二つのＳＵ−８層を別々のウエーハに順次結合するか、又は一つの影像ＳＵ−８層を未硬化ＳＵ−８又はＰＭＭＡ結合層へ結合することに基づいている。これらの場合、ウエーハを接触させ、一緒にプレスし、次に二つの重合体層を一緒に結合させるのに充分加熱する。幾つかの場合では、二つの同様に又は相補的に影像した層を二つの別々の珪素又はガラスウエーハ又は両者の併用物上に形成し、それら二つのウエーハを加圧及び加熱により一緒に結合する。別の場合として、二つのリトグラフ的に工程を、二つの異なった基板上で行い、その場合一つは珪素、処理済み珪素、又はガラスウエーハにし、他方をＳＵ−８で被覆した厚いカプトン(Kapton)フィルムにすることができる。ここで標準的リトグラフ処理及び現像工程を用いて、結合処理前に標準的基底となる基板を影像する。しかし、カプトンフィルム上のＳＵ−８層は露光されているだけであり、結合処理中現像しないまま用いる。二つのＳＵ−８層を結合した後、カプトンフィルムを剥がし、ＳＵ−８積層体を現像する。この構造体の上にその処理を繰り返すことにより、ＳＵ−８の多層構造が得られている。
更に、影像したＳＵ−８を用いてＭＥＭＳ構造体の周りに壁を作り、次に一番上に蓋を取付け、それによりＭＥＭＳデバイスを保護又はパッケージするための空洞を形成する（デッチェその他、上記）。再び結合層を用いてそのカバーと前記壁との間に必要な接着強度を得るのが典型的である。記載されているように、液体ＳＵ−８をデバイスウエーハ上に回転被覆し、影像してデバイスの壁を形成する。これは、その場合には充分役立つが、活性ＭＥＭＳコンポーネントを覆って液体レジストを被覆することは、屡々許容できない。第二に、カバーの適用は、液体ＳＵ−８で空洞を覆って被覆することはできず、名もない処理秘訣がそのカバーを形成するために必要な点で、些細な過程ではない。ガラスのような別のカバーを結合するには、やはり結合層を使用する必要があるが、使用することはできる。理想的には、別の表面上に壁構造体を作り、それにより液体レジストと現像剤がＭＥＭＳコンポーネントと接触しないようにし、次に壁構造体を直接基板に結合し、好ましくは空洞、蓋及び全てを作ることができ、図１に描いたように、基板に全空洞を結合することができるようにしたいであろう。今日まで、我々の知る限りこれは達成されていない。なぜなら、影像したＳＵ−８は珪素又はガラスのような固い基板に直接結合するのに充分な接着性を持たないからである。更に、上に記載したようなＳＵ−８の乾燥フィルムの場合には、その方法を容易に使用できるようにする程市販されていない。
流体チャンネル、流体貯槽、特にＭＥＭＳ、微小流体、及びＲＦ ＭＥＭＳ用途に有用なセンサー及びアクチュエーターのような微細構造体のパッケージは次第に重要になってきており、屡々ＭＥＭＳデバイスのためのパッケージコストは全デバイスコストの５０％を越えることがある。簡単で安価な材料及び方法を用いてウエーハ規模のパッケージ方法を達成することは、ＭＥＭＳコンポーネントの経済的大量生産のために必要であろう。更に、慣用的ＩＣウエーハ処理技術と両立することができる方法は、ウエーハコンポーネントとパッケージコンポーネントとを繋ぎ目なく集積することができるため魅力的であろう。従って、この方法は、ＩＣパッケージ用途、特にウエーハレベルのパッケージ及び３−Ｄ相互接続処理にも適用することができる。本発明は、これらの必要性を対象としていると考えられる。
一つの態様として、本発明は、微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントを基板上にパッケージするための方法であって：
（ａ） 第一基板上に配置された第一ネガ型写真影像可能(negative photimagable)重合体フォトレジスト層を含む第一積層体を形成する工程；
（ｂ） 第二基板上に配置された第二ネガ型写真影像可能重合体フォトレジスト層を含む第二積層体を形成する工程；
（ｃ） 前記第一積層体を放射線エネルギーに曝露して前記第一写真影像可能重合体フォトレジスト層に潜像部分を形成する工程；
（ｄ） 前記第一積層体を前記第二積層体へ結合し、前記影像部分を前記第二写真影像可能重合体フォトレジスト層と接触させる工程；
（ｅ） 一体化した前記第一及び第二写真影像可能重合体フォトレジスト層の一部分を放射線エネルギーに曝露し、前記一体化したフォトレジスト層に第二潜像を形成し、前記第一及び第二フォトレジスト層の一体化した露光部分が、微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントのための少なくとも一つのパッケージ構造体の、それぞれカバー及び壁部分に相当する工程；
（ｆ） 前記第二基板を前記結合した積層体から除去する工程；
（ｇ） 前記結合積層体を露光後焼き締め(post exposue baking)（ＰＥＢ）し、予め露光した領域のフィルムを架橋する工程；
（ｈ） 前記露光後焼き締めした結合積層体を現像し、前記第一及び第二フォトレジスト層の非架橋部分を除去し、得られた前記第一基板上に配置されたパッケージ構造体に相当する架橋部分を含む第一側を残す工程；
（ｉ） 第三基板上に、少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを含む第二側を形成する工程；
（ｊ） 前記工程（ｈ）で得られた第一側を前記工程（ｉ）の第二側と結合し、それぞれのパッケージ構造体が各デバイスと重なり、第三基板との結合を形成させる工程；及び
（ｋ） 前記第一基板を、前記一体化した第一側及び第二側から除去する工程；を含むパッケージ方法に関する。
別の態様として、本発明は、微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントを基板上にパッケージするための方法であって：
（ａ） 基板上に配置されたネガ型写真影像可能重合体フォトレジスト層を含む積層体を形成する工程；
（ｂ） 前記写真影像可能重合体フォトレジスト層の一部分を放射線エネルギーに曝露し、前記フォトレジスト層に潜像を形成し、前記フォトレジスト層の露光部分が、前記微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントのための少なくとも一つのパッケージ構造体の壁部分に相当する工程；
（ｃ） 前記基板を前記結合積層体から除去する工程；
（ｄ） 前記結合積層体を露光後焼き締め（ＰＥＢ）し、予め露光した領域のフィルムを架橋する工程；
（ｅ） 前記露光後焼き締めした結合積層体を現像し、前記第一及び第二フォトレジスト層の非架橋部分を除去し、得られた前記第一基板上に配置されたパッケージ構造体に相当する架橋部分を含む第一側を残す工程；
（ｆ） 第三基板上に、少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを含む第二側を形成する工程；
（ｇ） 前記工程（ｅ）で得られた第一側を、前記工程（ｆ）の第二側と結合し、それぞれのパッケージ構造体が各デバイスと重なり、第三基板との結合を形成させる工程；及び
（ｈ） 前記第一基板を、前記一体化した第一側及び第二側から除去する工程；を含むパッケージ方法に関する。
これら及び他の態様は、本発明についての次の詳細な説明を読むことにより明らかになるであろう。
本発明を、添付の図面に関連して行う次の詳細な説明から一層完全に理解されるであろう。
本発明の詳細な説明
上に示したように、本発明は、単一又は複数の微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントを基板上にパッケージする多段階法に関する。この方法は、基本的には、デバイスコンポーネントとは無関係にパッケージ側面を製造し、次に低温結合法を用いて、二つの側を一緒にウエーハレベルで結合することを含む。本発明は、（１）デバイスコンポーネントと、液体又は乾燥フィルムフォトレジスト、レジスト現像剤、又は他の処理用化学物質との接触を回避できること；（２）パッケージコンポーネントをデバイスコンポーネントへ複雑な製造工程を用いずに結合することができること；（３）機械的に堅固で大部分の化学的環境に対し抵抗性を持つパッケージ構造体を与えること；及び（４）デバイス設計及び大きさの変化により、パッケージ設計及び大きさの変更を容易に行うことができること；を含めた幾つかの利点を有する。
写真影像可能組成物に関する技術では、一般にフォトレジストは一時的な被覆であると考えられており、それらは、後の処理操作がフォトレジストで覆われていなかった基板領域でのみ行われるように、基板の或る領域を他の領域から選択的に保護するのに用いられている。この後の操作が完了したならばフォトレジストを除去する。従って、そのような一時的フォトレジストの性質は必要な像プロファイルを得るのに必要な性質だけを必要とし、後の処理工程の作用に対し抵抗性を持つ必要がある。しかし、本発明は、フォトレジスト層を除去せずに、製造されるデバイスの永久的構造コンポーネントとして用いられる場合の用途も対象としている。フォトレジストを永久的な層として使用する場合には、フォトレジストフィルムの機械的性質は、デバイスの目的とする機能及び最終的用途と両立するものでなければならない。従って、デバイスの永久的部分として残存する写真影像可能層は、ここでは永久的フォトレジストと呼ぶ。
最近、標準的ＳＵ−８及びＳＵ−８ ２０００レジストよりも一層可撓性で靭性であり、一層低いＴｇを有する未硬化フィルムを与える、ＳＵ−８の新しいものが導入されてきている。米国特許出願Ｎｏ．２００５／０２６０５２２Ａ１公報。これらの新規なレジストを用いることにより、精細な線状構造体を与えるように容易に現像することができ、然も、依然として低い結合温度で非常に広い範囲の典型的な基板、例えば、ＳＵ−８と同様、珪素ウエーハ、ガラス、金属、及び重合体に対し優れた接着性を与えることができる、ＳＵ−８像を形成させる方法を開発することが可能である。更に、このレジストを乾燥フィルムにした研究試料を入手できるようになってきており、そのような構造体を容易に作ると同時に、積層デバイス、微小流体構造体、及び光学的デバイスのための多層電位を可能にする非常に独特の機会のみならず多数のＭＥＭＳデバイスのための簡単なパッケージ方法をも与えている。更に、その乾燥フィルム材料は、生産性を劇的に増大するので使用するのに更に一層都合がよい。なぜなら、もはや長い時間焼き締めする必要がなく、同時に縁ビーズのない均一な表面を与えるからである。乾燥フィルムは、不規則的な形をした基板に適用するのにも有用であり、ホットロール積層又はウエーハ結合の簡単な処理を用いて多層の積み重ねを達成することができる。
透明なポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、又はポリイミド（カプトン）フィルム上に予め被覆したＳＵ−８を処理することができることは、デバイスを取付けた基板(populated substrate)への配列と同様、パターン化中の続く層への配列を可能にする。ＳＵ−８の処理により、複雑な製造手順を用いることなく、結合を達成させることができる。更に、本方法は、機械的に堅固で、種々の化学的環境に対し抵抗性を有する構造体を与える。
本発明の方法で用いられる写真影像可能材料は、二つの一般的条件を満たさなければならない。第一は、写真影像可能材料は、露光後の基板への結合、現像後の焼き締め(post develop bake)、及び現像を行なった後の基板に結合することができなければならない。第二に、写真影像可能材料は、幅が１０μｍほどに小さく、１：１より大きなアスペクト比を有する壁構造体の現像を可能とするレベルまで架橋することができるが、その後に、第三基板へ結合することができる能力を依然として維持していなければならない。現在幾つかの新しい写真影像可能材料がこれらの条件を満たす。
ＳＵ−８ ３０００、ＳＵ−８ ４０００、マイクロフォーム(MicroForn)（登録商標名）３０００、及びマイクロフォーム４０００
本発明で用いられる好ましい第一及び第二ネガ型光重合可能重合体フォトレジストは、参照によりその全体を本明細書の記載の一部とする米国特許出願Ｎｏ．２００５／０２６０５２２Ａ１公報に記載されているフォトレジスト組成物である。これらのフォトレジスト材料は、ＳＵ−８ ３０００及びＳＵ−８ ４０００の商標名で市販されており、マサチューセッツ州ニュートンのマイクロケム社(MicroChem Corp.)から入手することができる。マイクロフォーム３０００及びマイクロフォーム４０００は、前記出願にそれぞれ開示されているＳＵ−８ ３０００及びＳＵ−８ ４０００の乾燥フィルム型のものであり、参照によりその全体を本明細書の記載の一部とする２００５年５月１３日の米国特許出願６０／６８０８０１にも認められている。簡単に述べれば、これらの公報に開示されたフォトレジストは、ネガ型永久フォトレジスト層を作るのに有用であり、次のものを含む：
（Ａ） 式Ｉの一種又はそれ以上のビスフェノールＡ−ノボラックエポキシ樹脂：
Figure 2009530823
（式中、各Ｒ基は、個別に、グリシジル又は水素から選択することができ、式Ｉ中のｋは、０〜約３０の範囲の実数である。）；
（Ｂ） 式ＢIIａ及びＢIIｂにより表される群から選択された一種又はそれ以上のエポキシ樹脂：
Figure 2009530823
（式ＢIIａ中の各Ｒ１、Ｒ２、及びＲ３は、独立に、水素、又は１〜４個の炭素原子を有するアルキル基からなる群より選択され、式ＢIIａ中のｐの値は、１〜３０の範囲の実数であり；式ＢIIｂ中のｎ及びｍの値は、独立に、１〜３０の範囲の実数であり、式ＢIIｂ中のＲ４及びＲ５は、独立に、水素、１〜４個の炭素原子を有するアルキル基、又はトリフルオロメチルからなる群より選択される）；
（Ｃ） 一種又はそれ以上の光カチオン重合開始剤〔（光酸(photoacid)発生剤、又はＰＡＧとしても知られている〕；及び
（Ｄ） 液体配合物中では一種又はそれ以上の溶媒。
本発明による組成物は、成分（Ａ）〜（Ｄ）（両記号を含む）を含む以外に、任意選択的に次の添加剤材料の一種又はそれ以上を含むことができる：（Ｅ）一種又はそれ以上の任意選択的エポキシ樹脂；（Ｆ）一種又はそれ以上の反応性単量体；（Ｇ）一種又はそれ以上の光増感剤；（Ｈ）一種又はそれ以上の接着促進剤；（Ｊ）染料及び顔料を含めた一種又はそれ以上の光吸収性化合物；及び（Ｋ）一種又はそれ以上の有機アルミニウムイオンゲッタリング剤。本発明による組成物は、成分（Ａ）〜（Ｋ）（両記号を含む）以外に、任意選択的に流動調節剤、熱可塑性及び熱硬化性有機重合体及び樹脂、無機充填剤材料、ラジカル光開始剤、及び表面活性剤を含めた付加的材料を含むことができるが、それらに限定されるものではない。
永久的フォトレジスト組成物は、次のものから構成される：ビスフェノールＡノボラックエポキシ樹脂（Ａ）；一般式ＢIIａ及びＢIIｂにより表される一種又はそれ以上のエポキシ樹脂（Ｂ）；一種又はそれ以上の光カチオン重合開始剤（Ｃ）；及び任意選択的添加剤。
本発明で用いるのに適したビスフェノールＡノボラックエポキシ樹脂（Ａ）は、２０００〜１１０００の範囲の重量平均分子量を有するのが好ましく、４０００〜７０００の範囲の重量平均分子量を有する樹脂が特に好ましい。日本エポキシ樹脂株式会社(Japan Epoxy Resin Co. Ltd.)（東京）により製造されているエピコート(Epicoat)（登録商標名）１５７〔エポキシド１当量当たり樹脂１８０〜２５０ｇのエポキシド当量（樹脂ｇ／ｅｑ、又はｇ／ｅｑ）及び８０〜９０℃の軟化点〕、及びテキサス州ヒューストンのヘキシオン・スペシャルティー・ケミカルズ社(Hexion Specialty Chemicals, Inc.)により製造されているエポン（ＥＰＯＮ）（登録商標名）ＳＵ−８樹脂（１９５〜２３０ｇ／ｅｑのエポキシ当量、及び８０〜９０℃の軟化点）、等は、本発明で用いるのに適したビスフェノールＡノボラックエポキシ樹脂の好ましい例として挙げられる。
式（ＢIIａ）及び（ＢIIｂ）によるエポキシ樹脂（Ｂ）は、可撓性で強く、形成されるパターンにそれらと同じ性質を与えることができる。本発明で用いられるエポキシ樹脂（ＢIIａ）の例は、特開平９（１９９７）−１６９，８３４号公報によるエポキシ樹脂であり、それはジ（メトキシメチルフェニル）とフェノールとを反応させ、次に得られたその樹脂とエピクロロヒドリンとを反応させることにより得ることができる。式IIａによる市販のエポキシ樹脂の例は、（株）日本化薬（東京）により製造されているエポキシ樹脂ＮＣ−３０００（２７０〜３００ｇ／ｅｑのエポキシ当量、及び５５〜７５℃の軟化点）、等は例として挙げられる。式ＢIIａによる二種類以上のエポキシ樹脂を本発明による組成物で用いることができることを理解すべきである。本発明で用いることができるエポキシ樹脂ＢIIｂの具体例は、（株）日本化薬（東京）により製造されているＮＥＲ−７６０４、ＮＥＲ−７４０３、ＮＥＲ−１３０２、及びＮＥＲ−７５１６樹脂である。
紫外線等のような活性放射線を照射した時にプロトン性酸を発生する化合物が、本発明で用いる陽イオン性光重合開始剤（Ｃ）として好ましい。芳香族ヨードニウム錯体塩及び芳香族スルホニウム錯体塩を例として挙げる。ヘキサフルオロ燐酸ジ−フェニルヨードニウム、ヘキサフルオロアンチモン酸ジフェニルヨードニウム、ヘキサフルオロ燐酸ジ（４−ノニルフェニル）ヨードニウム、ヘキサフルオロアンチモン酸［４−（オクチルオキシ）フェニル］フェニルヨードニウム、ジ−（４−ｔ−ブチルフェニル）ヨードニウム トリス−（トリフルオロメチルスルホニウム）メチド、等は、用いることができる芳香族ヨードニウム錯体塩の具体例として挙げられる。更に、ヘキサフルオロ燐酸トリフェニルスルホニウム、ヘキサフルオロアンチモン酸トリフェニルスルホニウム、テトラキス（ペンタフルオロフェニル）硼酸トリフェニルスルホニウム、ビス−ヘキサフルオロ燐酸４，４′−ビス［ジフェニルスルホニウム］ジフェニルスルフィド、ヘキサフルオロ燐酸フェニルカルボニル−４′−ジフェニルスルホニウムジフェニルスルフィド、ヘキサフルオロアンチモン酸フェニルカルボニル−４′−ジフェニルスルホニウムジフェニルスルフィド、ヘキサフルオロアンチモン酸ジフェニル［４−（フェニルチオ）フェニル］スルホニウム、トリス−（ペルフルオロエチル）トリフルオロ燐酸ジフェニル［４−（フェニルチオ）フェニル］スルホニウム、等を、用いることができる芳香族スルホニウム錯体塩の具体例として挙げることができる。チバ・スペシャルティー・ケミカルズ(Ciba Specialty Chemicals)により製造されているイルガキュアー(Irgacure)２６１のようなある種のフェロセン化合物も用いることができる。光カチオン重合開始剤（Ｃ）は、単独でも、或は二種類以上の化合物の混合物としても用いることができる。
言及した溶媒（Ｄ）は積層体フィルム中にはもはや存在しない。
任意選択的に、組成物中に付加的エポキシ樹脂（Ｅ）を用いるのが有利なことがある。その化学構造により、任意選択的エポキシ樹脂（Ｅ）は、フォトレジストのリトグラフコントラストを調節するか、又は光学的吸光度を修正するか、又はフォトレジストフィルムの物理的性質を修正するために用いることができる。任意選択的エポキシ樹脂（Ｅ）は、エポキシド１当量当たり樹脂１５０〜２５０ｇの範囲のエポキシ当量を有することができる。任意選択的に用いるのに適したエポキシ樹脂の例には、（株）日本化薬（東京）により製造された約１９５ｇ／ｅｑのエポキシ当量を有するエポキシクレゾールノボラック樹脂であるＥＯＣＮ４４００が含まれる。別の好ましい市販例は、（株）ダイセル化学工業（大阪）により製造されている１７０〜１９０ｇ／ｅｑのエポキシ当量を有するＥＨＰＥ３１５０エポキシ樹脂である。
任意選択的に、或る態様では、本発明による組成物に反応性単量体化合物（Ｆ）を用いるのが有利になることがある。組成物中に反応性単量体を含有させることは、未硬化及び硬化フィルムの可撓性を増大するのに役立つ。二つ以上のグリシジルエーテル基を含むグリシジルエーテルは、用いることができる反応性単量体（Ｆ）の例である。グリシジルエーテルは、単独又は二種類以上の混合物として用いることができる。トリメチロールプロパントリグリシジルエーテル及びポリプロピレングリコールジグリシジルエーテルは、本発明で用いることができる反応性単量体（Ｆ）の好ましい例である。脂環式エポキシ化合物も本発明で反応性単量体（Ｆ）として用いることができ、メタクリル酸３，４−エポキシシクロヘキシルメチル及びカルボン酸３，４−エポキシシクロヘキシルメチル−３′，４′−エポキシシクロヘキサンは例として挙げることができる。
任意選択的に、一層多くの紫外線が吸収され、吸収されたエネルギーが陽イオン性光重合開始剤へ移動するように、組成物中に光増感剤化合物（Ｇ）を含有させてもよい。その結果、露光処理時間は短くなる。アントラセン及びＮ−アルキルカルバゾール化合物が、本発明で用いることができる光増感剤の例である。アルコキシ基を９及び１０の位置に有するアントラセン化合物（９，１０−ジアルコキシアントラセン）は、好ましい光増感剤（Ｇ）である。９，１０−ジアルコキシアントラセンは、置換基を持っていてもよい。アントラセン環上のアルキル部分の例として、メチル、エチル、プロピル、及びブチルのようなＣ１〜Ｃ４アルキルが挙げられる。増感剤化合物（Ｇ）は、単独又は二種類以上の混合物として用いることができる。
本発明で用いることができる任意選択的接着促進化合物（Ｈ）の例には次のものが含まれる：３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、３−メルカプトプロピルトリメトキシシラン、ビニルトリメトキシシラン、［３−（メタクリロイルオキシ）プロピル］トリ−メトキシシラン、等。
任意選択的に、化学線を吸収し、３６５ｎｍで１５Ｌ／ｇ．ｃｍ以上の吸光度係数を有する化合物（Ｊ）を含有させることが有用になることがある。そのような化合物は、影像の一番上にある影像された材料が、影像の底部にある影像された材料よりも広くなるような逆台形を有するレリーフ影像断面を与えるように用いることができる。本発明で用いることができる化合物（Ｊ）の具体例は、単独又は混合物として用いることができる。
任意選択的に、イオンゲッタリング剤として有機アルミニウム化合物（Ｋ）を本発明で用いることができる。硬化生成物中に残留するイオン性材料を吸収する効果を有する化合物である限り、有機アルミニウム化合物に特別な制約はない。これらの化合物（Ｋ）は単独又は二種類以上の化合物を組合せとして用いることができ、それらは、上述の光酸発生化合物（Ｃ）から誘導されたイオンの有害な効果を軽減する必要がある場合に用いられる。
用いることができるビスフェノールノボラック成分Ａの量は、成分Ａ、Ｂ、及びＣ、存在する場合には、任意選択的エポキシ樹脂Ｅ、反応性単量体Ｆ、及び接着促進剤Ｈの合計重量の５〜９０重量％であり、一層好ましくは２５〜９０重量％、最も好ましくは４０〜８０重量％である。
用いることができるエポキシ樹脂成分Ｂの量は、成分Ａ、Ｂ、及びＣ、及び存在する場合には、任意選択的エポキシ樹脂Ｅ、反応性単量体Ｆ、及び接着促進剤Ｈの合計重量の１０〜９５重量％、一層好ましくは１５〜７５重量％、最も好ましくは２０〜６０重量％である。
用いることができる光酸発生化合物Ｃの量は、エポキシ成分Ａ及びＢ、存在する場合には、任意選択的エポキシ樹脂Ｅ、反応性単量体Ｆ、及び接着促進剤Ｈの合計重量の０．１〜１０重量％である。一層好ましくはＣを１〜８重量％用いることであり、最も好ましくは２〜６重量％使用することである。
任意選択的エポキシ樹脂Ｅが用いられる場合、用いることができる樹脂Ｅの量は、成分Ａ、Ｂ、及びＣ、及び存在する場合には、任意選択的エポキシ樹脂Ｅ、反応性単量体Ｆ、及び接着促進剤Ｈの合計重量の５〜４０重量％、一層好ましくは１０〜３０重量％、最も好ましくは１５〜３０重量％である。
任意選択的反応性単量体Ｆが用いられる場合、用いることができるＦの量は、成分Ａ、Ｂ、及びＣ、及び存在する場合には、任意選択的エポキシ樹脂Ｅ、反応性単量体Ｆ、及び接着促進剤Ｈの合計重量の１〜２０重量％、一層好ましくは２〜１５重量％、最も好ましくは４〜１０重量％である。
存在する場合には、任意選択的光増感剤成分Ｇは、光開始剤成分Ｃに対し０．０５〜４．０重量％である量で存在していてもよく、一層好ましくは０．５〜３．０重量％用い、最も好ましくは１〜２．５重量％用いる。
任意選択的に、成分Ａ、Ｂ、及びＥ以外のエポキシ樹脂、エポキシアクリレート、及びメタクリレート樹脂、及びアクリレート及びメタクリレート単独重合体及び共重合体を本発明で用いることができる。フェノールノボラックエポキシ樹脂、トリフェノールメタンエポキシ樹脂、等は、そのような別のエポキシ樹脂の例として引用され、メタクリレート単量体、例えば、ペンタエリトリトールテトラ−メタクリレート、及びジペンタエリトリトールペンタ−及びヘキサ−メタクリレート、メタクリレートオリゴマー、例えば、エポキシメタクリレート、ウレタンメタクリレート、ポリエステルポリメタクリレート、等は、メタクリレート化合物の例として引用される。用いられる量は、成分Ａ及びＢ及びＥの全重量の０〜５０重量％である。
更に、硫酸バリウム、チタン酸バリウム、酸化珪素、無定形シリカ、タルク、粘土、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、モンモリロナイト粘土、及び雲母粉末、及び種々の金属粉末、例えば、銀、アルミニウム、金、鉄、ＣｕＢｉＳｒ合金、等のような任意選択的無機充填剤を本発明で用いることができる。無機充填剤の含有量は、組成物の０．１〜８０重量％にすることができる。同様に、ポリメチルメタクリレート、ゴム、フルオロポリマー、架橋エポキシド、ポリウレタン粉末、等のような有機充填剤を同様に配合することができる。
必要ならば、架橋剤、熱可塑性樹脂、着色剤、濃化剤、及び接着の促進剤又は改良剤のような種々の材料を、更に本発明で用いることができる。これらの添加剤等を用いる場合、本発明の組成物中のそれらの一般的含有量は、それぞれ０．０５〜１０重量％であるが、目的用途に従って必要に応じ、その量は増加又は減少することができる。
ＸＰ ＳＵ−８フレックス(Flex)及びＸＰマイクロフォーム(MicroForm)（登録商標名）１０００
本発明の方法により第一及び第二フォトレジストとして有用な別の好ましい光重合可能重合体フォトレジストは、米国特許第６，７１６，５６８Ｂ２号、及び米国特許出願Ｎｏ．２００５／０２６６３３５Ａ１公報（参照によりその全体を本明細書の記載の一部とする）に記載されているフォトレジスト組成物である。これらのフォトレジスト材料は、商標名ＸＰ ＳＵ−８フレックス及びマイクロフォーム１０００として市販されており、マサチューセッツ州ニュートンのマイクロケム社(MicroChem Corp.)から入手することができる。マイクロフォーム１０００は、ＳＵ−８フレックス組成物の乾燥フィルム形態のものである。簡単に述べると、これらの公報に記載されているフォトレジスト組成物は、（Ａ）少なくとも一種類のエポキシド化多官能性ビスフェノールＡホルムアルデヒド樹脂；（Ｂ）少なくとも一種類のポリカプロラクトンポリオール反応性希釈剤；（Ｃ）少なくとも一種類の光酸発生剤、及び（Ｄ）上記（Ａ）、（Ｂ）、及び（Ｃ）を溶解する少なくとも一種類の溶媒；から作られたフォトレジストである。同様な組成物は、キーニンゲル(Kieninger)Ｊ．その他、「フィルムを積層することによる３Ｄ重合体微細構造体」(3D Polymer Microstructures by Laminating Films)、２００４年μＴＡＳ予稿集、第２巻、マルメ(Malmoe)、ＳＥ、第３６３頁（２００４）に記載されている。
このフォトレジストで用いるのに適したエポキシド化多官能性ビスフェノールＡ樹脂（Ａ）は、２０００〜約１１０００の範囲の重量平均分子量を有するのが好ましく、３０００〜７０００の範囲の重量平均分子量を有する樹脂が特に好ましい。（株）日本エポキシ樹脂により製造されたエピコート１５７（１８０〜２５０のエポキシド当量、及び８０〜９０℃の軟化点）、及びヘキソン・スペシャルティー・ケミカルズ社により製造されているエポンＳＵ−８樹脂（平均約８個のエポキシ基を有し、約３０００〜６０００の平均分子量を有し、１９５〜２３０ｇ／ｅｑのエポキシド当量、及び８０〜９０℃の軟化点を有するエポキシド化多官能性ビスフェノールＡホルムアルデヒドノボラック樹脂）、等を、本発明で用いるのに適したエポキシド化多官能性ビスフェノールＡノボラック樹脂の好ましい例として挙げる。好ましい構造は上記式Ｉに示されており、この場合、Ｒは水素又はグリシジルであり、ｋは０〜約３０．１の範囲の実数である。
ポリカプロラクトンポリオール成分（Ｂ）は、強酸触媒の影響の下でエポキシ基と反応することができるヒドロキシ基を含み、エポキシ樹脂のための反応性希釈剤として働く。ポリカプロラクトンポリオールは、乾燥被覆を軟化し、それにより、乾燥フィルムフォトレジストのロールを与えるため被覆した可撓性基板を円筒の周りに巻いた時の亀裂が起きないように被覆を保護する。この可撓性の特徴は、本発明の実際的操作にとって必須である。なぜなら、乾燥フィルムのフォトレジストを適用するのに通常用いられている積層機械は、乾燥フィルムレジストのロールを積層機械に取付けることを必要とするからである。本発明で用いるのに適したポリカプロラクトンポリオールの例は、ダウ・ケミカル社(Dow Chemical Co.)から得られる「トーン(TONE)２０１」及び「トーン３０５」である。「トーン２０１」は、約５３０ｇ／モルの数平均分子量を有する二官能性ポリカプロラクトンポリオールであり、式２に示した構造を有する。
Figure 2009530823
（式中、Ｒ１は、専有(proprietary)脂肪族炭化水素基であり、平均ｎ＝２である）。トーン３０５は、約５４０ｇ／モルの数平均分子量を有する三官能性ポリカプロラクトンポリオールであり、式３に示す構造を有する。
Figure 2009530823
（式中、Ｒ２は、専有脂肪族炭化水素基であり、平均ｘ＝１である）。
紫外線等のような活性放射線を照射した時、プロトン酸を発生する化合物は、このフォトレジストで用いる光酸発生剤（Ｃ）として好ましい。芳香族ヨードニウム錯体塩及び芳香族スルホニウム錯体塩を、例として挙げる。ヘキサフルオロ燐酸ジ−フェニルヨードニウム、ヘキサフルオロアンチモン酸ジフェニルヨードニウム、ヘキサフルオロ燐酸ジ（４−ノニルフェニル）ヨードニウム、ヘキサフルオロアンチモン酸［４−（オクチルオキシ）フェニル］フェニルヨードニウム、ジ−（４−ｔ−ブチルフェニル）ヨードニウム トリス−（トリフルオロメチルスルホニウム）メチド、等は、用いることができる芳香族ヨードニウム錯体塩の具体例として挙げる。更に、ヘキサフルオロ燐酸トリフェニルスルホニウム、ヘキサフルオロアンチモン酸トリフェニルスルホニウム、テトラキス（ペンタフルオロフェニル）硼酸トリフェニルスルホニウム、ビス−ヘキサフルオロ燐酸４，４′−ビス［ジフェニルスルホニウム］ジフェニルスルフィド、ヘキサフルオロ燐酸フェニルカルボニル−４′−ジフェニルスルホニウムジフェニルスルフィド、ヘキサフルオロアンチモン酸フェニルカルボニル−４′−ジフェニルスルホニウムジフェニルスルフィド、ヘキサフルオロアンチモン酸ジフェニル［４−（フェニルチオ）フェニル］スルホニウム、トリス−（ペルフルオロエチル）トリフルオロ燐酸ジフェニル［４−（フェニルチオ）フェニル］スルホニウム、等を、用いることができる芳香族スルホニウム錯体塩の具体例として挙げることができる。チバ・スペシャルティー・ケミカルズにより製造されているイルガキュアー(Irgacure)２６１のようなある種のフェロセン化合物も用いることができる。光カチオン重合開始剤（Ｃ）は、単独でも、或は二種類以上の化合物の混合物としても用いることができる。
好ましい光酸発生剤は、式４として下に示す構造を有するトリアリールスルホニウム塩の混合物からなる。
Figure 2009530823
（式中、Ａｒはアリール基の混合物を表す）。そのような材料は、商標名シラキュワー(CYRACURE)光カチオン重合開始剤ＵＶＩ−６９７６としてダウ・ケミカル社から市販されており、それは式４の化合物をプロピレンカーボネートに溶解した約５０％溶液からなる。式４の単一成分のものも有用であり、サン・アプロ・リミテッド(San Apro Limited)（京都）から商標名ＣＰＩ−１０１Ａ又はＣＰＩ−１１０Ａとして市販されている。
組成物中の好ましい溶媒（Ｄ）は、積層体フィルム中にはもはや存在しない。
成分（Ａ）〜（Ｄ）（両記号を含む）以外に、組成物は任意選択的に次の添加剤材料の一種又はそれ以上を含んでいてもよい：（Ｅ）一種又はそれ以上のエポキシ樹脂；（Ｆ）一種又はそれ以上の反応性単量体；（Ｇ）一種又はそれ以上の光増感剤；（Ｈ）一種又はそれ以上の接着促進剤；（Ｊ）染料及び顔料を含めた一種又はそれ以上の光吸収性化合物；（Ｋ）一種又はそれ以上の表面レベリング剤、及び（Ｌ）１５０℃より高い沸点を有する一種又はそれ以上の溶媒。成分（Ａ）〜（Ｌ）（両記号を含む）以外に、組成物は任意選択的に流動調節剤、熱可塑性及び熱硬化性有機重合体及び樹脂、及び無機充填剤材料、及びラジカル光開始剤を含めた付加的材料を含んでいてもよいが、それらに限定されるものではない。
本発明の方法の実施
本発明の方法に従い、限定された接着性の可撓性基板上にμ又はｍｍの規模で実質的にどのような形、大きさ、高さ、又は位置でも影像重合体構造体を形成し、それらを次に活性デバイスを取付けた基板に結合し、そのような活性デバイスを覆ってカプセル化するか、それらの周りに、任意選択的にそれらを覆って囲いを形成する。そのようなデバイスには微小電気、微小機械、微小電気機械（ＭＥＭＳ）又は微小流体デバイス又はコンポーネントが含まれるが、それらに限定されるものではない。その方法の基本的工程は、次の通りである：
（ａ） 第一基板上に配置された第一ネガ型写真影像可能重合体フォトレジスト層を含む第一積層体を形成する工程；
（ｂ） 第二基板上に配置された第二ネガ型写真影像可能重合体フォトレジスト層を含む第二積層体を形成する工程；
（ｃ） 前記第一積層体を放射線エネルギーに曝露して前記第一写真影像可能重合体フォトレジスト層に潜像部分を形成する工程；
（ｄ） 前記第一積層体を前記第二積層体へ結合し、前記影像部分を前記第二写真影像可能重合体フォトレジスト層と接触させる工程；
（ｅ） 一体化した前記第一及び第二写真影像可能重合体フォトレジスト層の一部分を放射線エネルギーに曝露し、前記一体化したフォトレジスト層に第二潜像を形成し、前記第一及び第二フォトレジスト層の一体化した曝露部分が、微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントのための少なくとも一つのパッケージ構造体の、それぞれカバー及び壁部分に相当する工程；
（ｆ） 前記第二基板を前記結合した積層体から除去する工程；
（ｇ） 前記結合積層体を露光後焼き締め（ＰＥＢ）し、予め露光した領域のフィルムを架橋する工程；
（ｈ） 前記露光後焼き締めした結合積層体を現像し、前記第一及び第二フォトレジスト層の非架橋部分を除去し、得られた前記第一基板上に配置されたパッケージ構造体に相当する架橋部分を含む第一側を残す工程；
（ｉ） 第三基板上に、少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを含む第二側を形成する工程；
（ｊ） 前記工程（ｈ）で得られた第一側を前記工程（ｉ）の第二側と結合し、それぞれのパッケージ構造体が各デバイスと重なり、第三基板との結合を形成する工程；及び
（ｋ） 前記第一基板を、前記一体化した第一側及び第二側から除去する工程。
重合体構造体は、典型的には、基板フィルムと接触したカバー又は頂部及びカバー頂部の壁（単数又は複数）を有する空洞の形をしている。カバーは非中空の物品でもよく、或はそれは外の環境又はデバイス取付け(populated)基板の他の特徴部分に達することができるように或る開口を含んでいてもよい。重合体構造体は、基板フィルムと接触した壁（単数又は複数）だけを含んでいてもよい。重合体構造体を含むフィルムを、次に基板表面と接触した壁の頂部を有するデバイス取付け基板と接触させて配置する。次にそれらの壁を適当な圧力及び温度及び時間条件で基板に結合し、二つの表面を接触させて永久的結合を行わせる。結合強度は、囲まれた構造体が、そのようなデバイスについての典型的な寿命試験後に保護された状態のままになっているような大きさである。本方法は、重合体が通常水分又はガス不透過性ではないので気密な保護を与えるようには考えられていないが、そのような保護は、結合構造体の上に他の保護フィルムを、気密なレベルに近い保護を与えるように被覆することにより容易に達成することができる。
用いることができるそのような活性デバイスを含む基板材料は、珪素、二酸化珪素、窒化珪素、シリカ、石英、ガラス、アルミナ、ガラスセラミック、砒化ガリウム、燐化インジウム、銅、アルミニウム、ニッケル、鉄、ニッケル・鉄、鋼、銅・珪素合金、インジウム・錫酸化物被覆ガラス、ポリイミド及びポリエステルのような有機フィルム、金属のパターン化領域を有する基板、半導体、及び絶縁材料、等が含まれるが、それらに限定されるものではない。任意選択的に、結合強度を改良するために、フォトレジストフィルムを適用する前に、吸着水分を除去するため基板を加熱する工程を行ってもよい。同じ目的のために、結合する前に基板の表面を清浄又は活性化するためにプラズマによる汚染物除去、下地処理、又は表面活性化工程を用いてもよい。
基板には実質的にどのような型のデバイスでも取付けることができ、マイクロ電子、微小機械素子、光電子、又は微小電気素子機械のような活性デバイスと同様、受動デバイス又は構造体を含むことができる。デバイスの実際の機能又は目的は、本方法の目的とは無関係である。しかし、本方法は、主にＭＥＭＳデバイスのパッケージのために設計されている。
重合体構造体が上に形成される限定された接着性をもつ可撓性基板は、典型的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、又はカプトンのようなポリイミドであるが、他の同様な可撓性基板を用いることもできる。これらのフィルムは、それらがフォトレジストフィルムのための安定な支持体を提供し、然も、硬化及び未硬化フォトレジストフィルムの両方に対し限定された接着性しか示さない点で独特である。更に、それらは、架橋又は部分的に架橋した重合体構造体に対する充分な接着性を持つのみならず、標準フォトレジスト処理をして、その処理中にそれら構造体がフィルムを剥離することなく、そのような構造体を形成することを可能する適切な構造的、化学的、及び熱的安定性を有する。然も、その接着性は充分弱く、そのためフィルムを重合体構造体から、それらをデバイス取付け基板に結合した後に、容易に除去することができる。更に、これらの可撓性フィルムは、市販の乾燥フィルムフォトレジスト積層体のためのキャリヤー基板として屡々用いられる。
この方法に必要な写真影像可能積層体材料は、適当な場合には商業的供給業者から購入することができ、或はそれらは、可撓性フィルム上に液体フォトレジスト組成物を直接回転被覆し、次に標準的フォトレジスト処理を用いて焼き締めて、可撓性支持フィルム上に積層被覆を形成することにより、それら組成物から製造することができる。
本方法の第一工程は、積層体被覆の上に重合体構造体の第一層を形成することである。典型的には、これは、パッケージ構造体のカバー又は頂部であり、それらは、開口又は孔を含んでいてもいなくてもよい。簡単には、積層体は円状又はウエーハ形の物品に切断又は打ち抜くのが典型的であるが、不規則な形態も同様に使用できる。次にフィルムを、希望のパターンを有する露出工具に近接又は接触させて標準的投影法で露光する。取扱いを容易にするため、一時的接着剤を用いて珪素ウエーハのような一層堅い基板にフィルムを留めてもよく、或は構造的堅固さを増大するためダイシングテープ(dicing tape)へ付着させてもよい。積層体を、カバーシートを適所に置いて露光するか、又はカバーシートを除いてリトグラフ性能を改良するようにしてもよい。この時点で、第一層の潜像がフィルム中に埋没しており、カバーシートを除去した後、次に第二層を付着させることができる。しかし、露光し、カバーシートを除去した後、製造業者が推奨する方法を用いてレジストが基板フィルム上に影像カバー構造体を与えるように積層体を更に処理してもよい。この別法は、レジスト中に、第二又は壁層のカバー層に対する配列を可能にする配列構造を与える利点を有する。
第二に、フォトレジストフィルムの第二層を、影像されていてもいなくても、第一層の一番上に積層する。第二フィルムは、積層前又は積層後に、希望の形に切断又は打ち抜くことができる。次に、典型的には、壁構造体を含む第二マスクを第一影像層に並べ、上述のように曝露する。別法として、第二層は、第一層に積層することなく影像してもよく、壁だけを含む構造体を与える結果になる。もしこれらがデバイス取付け基板に結合すべき層であるならば、カバーシートを除去し、処理を継続する。もし付加的層を用いなければならない場合には、この工程を、希望の数の層が付加されてしまうまで付加的層を積層することにより繰り返すことができる。次に、一体化した積層体層を露光後焼き締めし、必要な部分的架橋度を与え、希望の壁構造体品質及び必要な「粘着性」も与え、影像構造体をデバイス取付け基板に適切に結合することができる。
穏やかな露光及び又はＰＥＢ条件による部分的架橋を達成することは、結合過程を成功させるのに必要である。低い露光エネルギーは、現像されたＳＵ−８構造体の結合能力に大きな影響を与えるようには見えないが、その方法のリトグラフ能力に影響を与える。殆どの場合、標準的照射線量が一般に好ましいことが判明している。しかし、パターン化ＳＵ−８ ３０００、ＳＵ−８ ４０００、又はマイクロフォーム構造体を用いて許容可能な結合過程を得るためには、一層低いＰＥＢ温度及び時間が必要であることが判明した。このことは、９５℃で４分間の典型的ＰＥＢ条件を用いて「標準的」条件でＳＵ−８ ３０００フィルムを処理し、下に記載する同じ結合条件を用いて珪素ウエーハに結合することにより実証された。そのような構造体を結合した後、これらの条件でＰＥＢを行うと、テープ試験で接着性は許容できないことが判明した（殆ど１００％喪失）。
ＰＥＢのために適切な温度を選択することは、改良された接着性と、リトグラフ品質の低下とをバランスさせることを必要とする。この場合には、２：１より良いアスペクト比、２５μｍ厚のフィルムで１０μｍのレジスト壁、又は５０μｍ厚のフィルムで２０μｍのレジスト壁を得ることができるように人為的に目標を設定した。６０、５０、及び４０℃のＰＥＢ温度及び２及び１分が、この場合の処理について適切であることが判明した。５０μｍフィルムで得られた許容可能な条件は、６０℃で２分間のＰＥＢに続き、穏やかな撹拌で６分の現像を行うことであった。現像が完了した後、残留現像剤の充分な濯ぎが必要である。なぜなら、残留現像剤は、溶解したフォトレジスト成分を含み、もしその残留レジストを基板上で乾燥させると、それがレリーフ像状に付着物を形成するからである。
第三に、影像構造体を配列し、デバイス取付け基板に結合する。結合は、ウエーハ結合システムか、又は配列能力に適合する乾燥フィルム積層システムで達成することができる。結合する前のフィルムの処理条件は、結合後の接着性に、結合条件それ自体よりも大きな影響を与えることが判明した。適切に露光しＰＥＢを行った場合、広い範囲の結合条件を許容することができることが判明した。文献の報告に基づく出発点として１００℃で４５ｐｓｉの条件が選択された。結合研究により、積層体を用いた場合に得ることができる短い結合時間でさえも、９５℃で４５ｐｓｉの圧力が珪素ウエーハへの妥当な接着を充分果たすことが示された。一層高い温度が必要であるとは予想されず、判定することはしなかった。１００℃を越える結合温度は利点を与えるものでもない。結合のためには１００℃以下が必要であったと言う事実は、それが、同じく液体被覆されなければならない一層高価なポリイミドよりも商業的ＰＥＴに基づくフィルムを使用することを可能にする点で幸運なことである。
結合研究も、そのような高い温度及び圧力は不必要であることを示していた。ウエーハ結合及び積層設備の両方で適切な結合を、種々のサイクル時間又は積層速度で６０℃位の低い温度及び５ｐｓｉ位の低い圧力で得ることができる。ウエーハ結合設備で、それらの工具では冷却サイクルが比較的遅いため、温度が低い方がサイクル時間をかなり減少する。積層設備では、結合温度及び圧力が低くなると、遅い積層速度で効果的になるようにする必要がある。一層高い温度及び高い積層速度の組合せも成功を収めていた。パターン化ＳＵ−８ ４０００又はマイクロフォーム４０００構造体の珪素への結合は、ほんの簡単なホットロール積層を用いて成功を収めることができた。
第四に、デバイス取付け基板に重合体構造体を積層した後、フィルム・基板積層体を数分間室温へ冷却させた。ダイシングテープのようなどのような構造支持体でもそれに沿ったキャリヤーフィルムは、デバイス取付け基板から容易に奇麗に剥がし、その基板は今度は基板に結合した重合体空洞又は他の構造体を含んでいる。或る場合には、キャリヤーフィルムは冷却により重合体構造体から自然に剥がれる。
最後に、パッケージした基板を９５〜２５０℃に５〜３０分間強く焼き締め、重合体壁と基板表面との間の結合強度を改良する。実際、結合後の基板にしっかり付着させた全ての試料が、２５０℃に５分間強く焼いた後、テープ接着性試験に合格することになった。多くの試料が、９５℃で５分間強く焼いた後、テープ試験に合格しなかったが、大部分は続いて１５０℃で３０分間強く焼いた後、試験に合格するようになり、更に５分間２５０℃で焼いた後は、全てが合格した。
別の態様として、工程（ｃ）の第一積層体を、工程（ｄ）での第二積層体を結合する前に、露光後焼き締めをし、現像してもよい。第一側及び第二側を一体化したものを、更に第三又は続く積層体へ積層し、多層一体化積層体を作ることができることは認められるであろう。
更に別の態様として、第一積層体を省略し、第二層を工程（ｅ）でそれぞれ露光し、壁層だけに相当する第二潜像を形成することができる。第二側を除去した後、第三基板に結合した第二層の結合されていない側を、続いて第二珪素ウエーハ、ガラス、又は重合体シートのような第四基板に結合してもよい。就中、多くの可能性の中で、図２に示したように、更に、第三基板上の壁を、続いて別のウエーハのような第四基板に結合し、ウエーハ積層体を形成し、ガラス又は透明プラスチックに結合し、透明カバーを形成するか、又は別の影像シートへ結合し、多層構造体を形成してもよい。図２では、別の態様として、基板３及び４を交換して用いることも可能であり、示した順序でのみ用いる必要はない。この別の態様の工程は次の通りである：
（ａ） 基板上に配置されたネガ型写真影像可能重合体フォトレジスト層を含む積層体を形成する工程；
（ｂ） 前記写真影像可能重合体フォトレジスト層の一部分を放射線エネルギーに曝露し、前記フォトレジスト層に潜像を形成し、前記フォトレジスト層の露光部分が、前記微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントのための少なくとも一つのパッケージ構造体の壁部分に相当する工程；
（ｃ） 前記基板を前記結合積層体から除去する工程；
（ｄ） 前記結合積層体を露光後焼き締め（ＰＥＢ）し、予め露光した領域のフィルムを架橋する工程；
（ｅ） 前記露光後焼き締めした結合積層体を現像し、前記第一及び第二フォトレジスト層の非架橋部分を除去し、得られた前記第一基板上に配置されたパッケージ構造体に相当する架橋部分を含む第一側を残す工程；
（ｆ） 第三基板上に、少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを含む第二側を形成する工程；
（ｇ） 前記工程（ｅ）で得られた第一側を、前記工程（ｆ）の第二側と結合し、それぞれのパッケージ構造体が各デバイスと重なり、第三基板との結合を形成させる工程；及び
（ｈ） 前記第一基板を、前記一体化した第一側及び第二側から除去する工程。
用途
本発明の方法は、一般に、囲った微小機械コンポーネント、微小電気コンポーネント、又は微小電気機械（ＭＥＭＳ）コンポーネントの製造に適用することができる。この方法では、デバイスの活性構造体を、デバイス基板に強く結合され、外部環境から活性部位を保護する重合体空洞で覆う。この方法では、活性デバイスは潜在的に障害を与える液体、化学物質、又は他の処理材料と接触するようになることは決してない。環境から更に保護するため、重合体空洞を、湿分拡散障壁、ガス拡散障壁として働くか、又は気密性を向上することができる他の重合体材料、ガラス、セラミックス、又は金属フィルムで被覆することができる。これは、デバイスの活性部分を覆って永久的保護として残る写真影像可能レジストを用いた潜在的に低コストのウエーハレベルパッケージ手法である。本発明の方法は、種々の構造体であるが、主に空洞、キャップ、壁、又は溝で、デバイス構造体の活性領域を覆うものを製造するのに適用することができる。
本方法は、μ又はｍｍ範囲の殆どどのような大きさ又は高さのものでも種々のＭＥＭＳデバイスをパッケージするために主に設計されてきた。その設計は、保護すべきコンポーネントの大きさ又は形の変化又は異なった設計に順応するように容易に変化させることができる点で非常に融通性を持つものでもある。最も広く用いられているＳＵ−８の現在の用途の一つは、ＲＦ ＭＥＭＳパッケージであり、本方法は、他の同様な用途と同様にこの用途にも容易に適用される。それを適用することができる他の典型的なＭＥＭＳデバイスは、速度計、マイクロ鏡、センサー、又は片持ち梁を含むアクチュエーター、又は他の運動部品、圧力センサー、流体溝、生物化学的反応器、化学的検出器、電子ノーズ、血液ガス又は圧力モニター、又は移植可能デバイスである。
主な目的用途はＭＥＭＳパッケージであるが、本方法は、極めて多くの数の微小機械素子、マイクロ電子、及び光電子用途に対し、そのようなデバイスの保護又はカプセル化の場合と同様なやり方で用いることもできる。特に有用なのは、３−Ｄ配線及びチップ積層を含めたウエーハレベルのパッケージ用途であろう。ここで得られる重合体空洞は、一層低いレベルのデバイスの保護、第二以降の層のためのそれら層と結合用プラットホームとの間の間隔設定の両方を与えることができる。
例えば、積層生物学的分離又は検出診断デバイスを製造するために、第二基板に重合体コンポーネントを結合する低コスト法として用いることもできる。実際、多くのＭＥＭＳデバイスはハイブリッドデバイスであり、この場合、異なったＭＥＭＳの機能を一緒にして一つのデバイスにする。例えば、デバイス上に重合体コンポーネントを被覆及び処理する必要なく、既に形成された重合体ＭＥＭＳ構造体を分離又は診断デバイスへ直接結合することができることは、コスト又は製造効率に大きな利点を与えることができる。同様に、例えば、ガラス又は金属コンポーネントを重合体デバイスへ結合し、そのようなハイブリッドＭＥＭＳ構造体を再び形成することもできるであろう。
本発明を、次の実験及び比較により更に詳細に記述する。全ての部及び％は重量によるものであり、温度は、明確に別のことが述べられていない限り、全て℃である。
最初に、ポリエチレンテレフタレート（ＰＥＴ）フィルムの上に、ＳＵ−８ ３０００の２５又は５０μｍ厚の被覆を、回転被覆、及び標準的処理条件を用いたその液体レジストの焼き締めにより調製した。次に２５、５０、又は１００μｍの厚さのＸＰマイクロフォーム３０００及びＸＰマイクロフォーム４０００の研究試料を用いた。照射線量及びＰＥＢ条件は、後の結合工程中の接着性を改良するため、フォトレジストフィルムの部分的架橋だけを達成するように調節した。
フィルムはＰＥＴ上で直接処理し、フィルムのマスクへの「粘着」が起きないようにフィルムとマスクとの間に２０〜２５μｍの薄いＰＥＴカバーシートを用いて接触方式でＥＶＧ６２０精密配列システム(Precision Alignment System)を用いて露光した。ＰＥＴのような接着性の良くない基板を用いた場合、未硬化ＳＵ−８フィルムは接触露光工程後、ガラスマスクに優先的に粘着するであろう。別法として、マスク又はレジストフィルムを、マスクの粘着を防ぎ、それにより露光前にカバーシートを除去できるようにするため、シリコーン又はフッ素化剥離剤で処理することができる。更に、露光を近接又は投影方式で行い、マスクとフィルムとの間の接触がないため、剥離層を不必要にすることができる。保護フィルムを用いた場合、露光後にそれを除去し、種々の低下した温度及び時間条件でフィルムを露光後焼き締めをした。次にフィルムを推奨されている標準的条件を用いて現像し、完全に濯いで現像剤中に溶解したレジストを全て除去し、次に乾燥した。次にその影像フィルムを結合するまで保存した。
ＰＥＢに適した温度を選択することにより、改良された接着性とリトグラフ品質の低下とをバランスさせなければならない。ＰＥＢのために使用する温度を低くし、時間を短くすることは、現像し過ぎの可能性により「標準的」処理よりも短い現像時間を必要とする。この場合、我々は、２：１よりも良いアスペクト比、又は５０μｍ厚のフィルムで２０μｍのレジスト壁を得ることができるように目標を人為的に設定した。２分及び１分で６０、５０、及び４０℃のＰＥＢ温度が処理のために適切であることが判明した。２５及び５０μｍの両方のフィルムについて、６０℃で２分間のＰＥＢに続き、穏やかな撹拌で６分の現像を行うことにより優れた結果が得られた。
例１
６０℃で２分間ＰＥＢを行ったＰＥＴ基板に回転被覆して被覆したＳＵ−８ ４０００から形成した２０μｍ厚の空洞構造体を用いてデュポンのリストン・ホットロール積層機(Riston hot roll Laminator)で予備結合試験を行った。パターン化ＳＵ−８構造体を、９０〜１００℃のロール温度、４５ｐｓｉのロール圧力、及び０．３ｍ／分のロール速度を用いてリストン・ホットロール積層機で珪素ウエーハに結合した。或る場合には、各ウエーハについて３回通過させた。ウエーハが室温に冷却したならばＰＥＴを剥がし、その後には今度は珪素ウエーハに結合したパターン化ＳＵ−８空洞構造体が得られた。全てのウエーハを周囲条件で一晩放置した。次にウエーハを簡単なテープ試験を用いて接着性についてスクリーニングした。テープ試験は、１枚のスコッチテープをＳＵ−８構造体にしっかり押し付け、次にそのウエーハに対し垂直に引き剥がすことにより行なった。構造体の１００％の維持は「合格」として定義し、完全な除去は「不合格」として定義した：５＝合格、１＝不合格。テープ試験は、強い焼き締め及び圧力鍋試験(pressure cooker test)のような幾つかの結合後処理を行なった後に遂行した。結合後のテープ試験に合格したウエーハは、９５℃で４分間焼き、一晩周囲条件で放置し、次に再び接着試験にかけたものであった。結果を表Ｉに示す。
Figure 2009530823
例２
１０μｍ〜１００μｍの範囲の壁幅を有する種々の空洞サイズを持つ壁構造体を含む２５μｍ厚のフィルムの更に別の試料を、マイクロケムから得られたマイクロフォーム４０２５マイクロ積層体フィルムから調製した。これらのフィルムを例１の場合と同様に処理し、次に５ミルのダイシングテープにＰＥＴの裏側に付着し、堅固な取扱い性を与えた。これらのフィルムを、次にＥＶＧ８２０乾燥フィルム積層システムで８５℃で異なった圧力及び速度条件で、又はデュポン・リストン・積層機で４５ｐｓｉで異なった温度及び速度条件で結合した。全てのフィルムは、５ミルのダイシングテープに結合したＰＥＴキャリヤーフィルムの除去で珪素ウエーハに良く結合していた。全てのウエーハが２５０℃の強力焼き締め後にテープ試験に合格したが、９５℃又は１５０℃の強力焼き締め後に、或るものは不合格にあった：５＝合格、１＝不合格。結果を表IIに示す。
Figure 2009530823
例３
例２の場合と同じように、ＰＥＴ上に２５μｍ厚の空洞構造体の更に別の試料を調製し、処理した。次にこれらのフィルムをＥＶＧ５２０ウエーハ結合システムで１０ミリバールの真空度で７５℃で結合した。加熱前に最大温度上昇及び種々の結合圧力及び圧力保持時間を用いた。５ミルダイシングテープに結合したＰＥＴキャリヤーフィルムを除去すると、全てのフィルムが珪素ウエーハによく結合していた。全てのウエーハが２５０℃の強力焼き締め後にテープ試験に合格したが、９５℃又は１５０℃の強力焼き締め後の或るものは合格しなかった：５＝合格、１＝不合格。結果を表III及びIVに示す。
Figure 2009530823
Figure 2009530823
例４
例２の場合と同じように、ＰＥＴ上に２５μｍ厚の空洞構造体の更に別の試料を調製し、処理した。次にこれらのフィルムを、ＳＵＳＳミクロテク(Micro Tec)ＳＢ６ｅ基板結合剤で９５℃で結合した。統計的実験的設計を用いて種々温度上昇、真空度、結合圧力、及び熱保持時間を用いた。５ミルダイシングテープに結合したＰＥＴキャリヤーフィルムを除去すると、全てのフィルムが珪素ウエーハによく結合していた。全てのウエーハが１５０℃及び２５０℃の両方の強力焼き締め後にテープ試験に合格したが、９５℃の強力焼き締め後の二、三は合格しなかった：５＝合格、１＝不合格。結果を表Ｖ及びVIに示す。
Figure 2009530823
Figure 2009530823
例２〜４ 圧力鍋試験
例２、３、及び４によるテープ試験に合格した全ての試料を圧力鍋中へ１２５℃及び１５ｐｓｉで１００時間入れ、一晩冷却し、乾燥し、再びテープ試験で試験した。９５及び１５０℃の強力焼き締めテープ試験に合格した試料は、全て圧力鍋試験にも合格した。続いて２５０℃で強力焼き締めした試料の中でテープ試験に完全に合格したものは一つもなかった。０．５〜１ｍｍの一層大きな構造体は全部、全ての試験に不合格であった。１０及び２５μｍの壁幅を有する一層小さな構造体の幾つかは、試験に合格した。試験結果を上記表中に入れてある。
例５
１０μｍ〜１００μｍの範囲の壁幅を有する種々の空洞サイズを持つ壁構造体を含む２０μｍ厚のフィルム試料を、マイクロケムから得られたマイクロフォーム１０００ＤＦ２０マイクロ・ラミネート(micro-laminate)フィルムから調製した。これらのフィルムを例１の場合と同じように処理した。全てフィルムが、ＰＥＴキャリヤーフィルムを除去すると、珪素ウエーハによく結合していた。２５０℃の強力焼き締め後、全てのウエーハがテープ試験に合格したが、９５℃又は１５０℃の強力焼き締め後、幾つかは不合格であった。
例６
２５μｍ〜１ｍｍの範囲の壁幅を有する種々の空洞サイズを持つ壁構造体を含む５００μｍ厚のフィルムの試料を、マイクロケムから得られた実験的マイクロフォーム４５００Ｎマイクロ・ラミネートフィルムから調製した。このフィルムを６０℃で２分間ＰＥＢ処理し、次に製造業者により推奨されているように、数時間現像し、イソプロピルアルコールで濯ぎ、残留現像剤を除去し、次に室温で一晩乾燥した。５００μｍの高さの壁構造体をオプテク(Optek)ＤＰＬ−２４差圧力積層機で真空を用いずに、６０℃で１０ｐｓｉで２０秒間珪素ウエーハに付着させた。ＰＥＴキャリヤーフィルムを除去し、壁構造体の第二側を同じ条件で１／８ｉｎポリカーボネート基板に付着させ、次に９０℃、１０ｐｓｉで４分間更に付着させた。次にその一体化した構造体をホットプレート上で１２０℃で６０分間加熱し、両方の構造体を壁構造体へしっかりと結合した。
本発明を、その特定の態様を参照して上に記述してきたが、ここに開示した発明の概念から離れることなく多くの変化、修正、及び変更を行えることは明らかである。従って、添付の特許請求の範囲の本質及び広い範囲内に入るそのような変更、修正、及び変更を全て包含するものである。ここに引用した全ての特許出願、特許、及び他の刊行物は、参照によりその全体を本明細書の記載の一部とする。
少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを取付けた基板に重合体フィルム上の構造体をウエーハレベルで影像し、結合する製造方式を示す図である。 少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを取付けた基板に、重合体フィルム上の壁構造体をウエーハレベルで影像し、結合し、次に後続の基板を続けて結合する製造方式を示す図である。

Claims (17)

  1. 微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントを基板上にパッケージするための方法であって：
    （ａ） 第一基板上に配置された第一ネガ型写真影像可能重合体フォトレジスト層を含む第一積層体を形成する工程；
    （ｂ） 第二基板上に配置された第二ネガ型写真影像可能重合体フォトレジスト層を含む第二積層体を形成する工程；
    （ｃ） 前記第一積層体を放射線エネルギーに曝露して前記第一写真影像可能重合体フォトレジスト層に潜像部分を形成する工程；
    （ｄ） 前記第一積層体を前記第二積層体へ結合し、前記影像部分を前記第二写真影像可能重合体フォトレジスト層と接触させる工程；
    （ｅ） 一体化した前記第一及び第二写真影像可能重合体フォトレジスト層の一部分を放射線エネルギーに曝露し、前記一体化したフォトレジスト層に第二潜像を形成し、前記第一及び第二フォトレジスト層の一体化した曝露部分が、微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントのための少なくとも一つのパッケージ構造体の、それぞれカバー及び壁部分に相当する工程；
    （ｆ） 前記第二基板を前記結合した積層体から除去する工程；
    （ｇ） 前記結合積層体を露光後焼き締め（ＰＥＢ）し、予め露光した領域のフィルムを架橋する工程；
    （ｈ） 前記露光後焼き締めした結合積層体を現像し、前記第一及び第二フォトレジスト層の非架橋部分を除去し、得られた前記第一基板上に配置されたパッケージ構造体に相当する架橋部分を含む第一側を残す工程；
    （ｉ） 第三基板上に、少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを含む第二側を形成する工程；
    （ｊ） 前記工程（ｈ）で得られた第一側を前記工程（ｉ）の第二側と結合し、それぞれのパッケージ構造体が各デバイスと重なり、第三基板との結合を形成させる工程；及び
    （ｋ） 前記第一基板を、前記一体化した第一側及び第二側から除去する工程；を含むパッケージ方法。
  2. 工程（ｃ）での第一積層体を、工程（ｄ）で第二積層体を結合する前に、露光後焼き締めを行い、現像を行う、請求項１に記載の方法。
  3. 一体化した第一側及び第二側を、第三積層体（ｇ）又は続く積層体（ｈ）へ更に積層し、多層一体化積層体を形成することができる、請求項１に記載の方法。
  4. 第一及び第二ネガ型写真影像可能重合体フォトレジストが、ネガとして働く写真影像可能レジストを含み、そのレジストは、幅が１０μｍほどに小さく、１：１より大きなアスペクト比を有する壁構造体の現像を可能とするレベルまで不完全架橋することができるが、曝露、ＰＥＢ、現像、及び乾燥後、引き続いて第三基板へ結合することができる能力を維持するのに充分な粘着性を依然として有する、請求項１に記載の方法。
  5. 第一及び第二ネガ型写真影像可能重合体が、
    （Ａ） 式Ｉの一種又はそれ以上のビスフェノールＡ−ノボラックエポキシ樹脂：
    Figure 2009530823
    （式Ｉ中の各Ｒ基は、個別に、グリシジル又は水素から選択され、式Ｉ中のｋは、０〜約３０の範囲の実数である。）；
    （Ｂ） 上記式ＢIIａ及びＢIIｂにより表される群から選択された一種又はそれ以上のエポキシ樹脂（式中、式ＢIIａ中の各Ｒ１、Ｒ２、及びＲ３は、独立に、水素、又は１〜４個の炭素原子を有するアルキル基からなる群より選択され、式ＢIIａ中のｐの値は、１〜３０の範囲の実数であり；式ＢIIｂ中のｎ及びｍの値は、独立に、１〜３０の範囲の実数であり、式ＢIIｂ中の各Ｒ４及びＲ５は、独立に、水素、１〜４個の炭素原子を有するアルキル基、又はトリフルオロメチルからなる群より選択される）；
    （Ｃ） 一種又はそれ以上の光カチオン重合開始剤、又は光酸発生剤；及び
    （Ｄ） 無きに等しいか皆無である溶媒；
    を含む、請求項１に記載の方法。
  6. 第一及び第二ネガ型写真影像可能重合体フォトレジストが、一種又はそれ以上のエポキシ樹脂（Ｅ）、一種又はそれ以上の反応性単量体（Ｆ）、一種又はそれ以上の光増感剤化合物（Ｇ）、一種又はそれ以上の接着促進剤（Ｈ）、有機アルミニウム化合物（Ｋ）、及びそれらの組合せからなる群より選択された付加的成分を更に含む、請求項５に記載の方法。
  7. 第一及び第二ネガ型写真影像可能重合体フォトレジストが、
    （Ａ） 式Ｉの一種又はそれ以上のビスフェノールＡ−ノボラックエポキシ樹脂：
    Figure 2009530823
    （式Ｉ中の各Ｒ基は、個別に、グリシジル又は水素から選択され、式Ｉ中のｋは、０〜約３０の範囲の実数である。）；
    （Ｂ） 式２に示される構造：
    Figure 2009530823
    （式中、Ｒ１は、専有脂肪族炭化水素基であり、平均ｎ＝２である。）、又は式３に示される構造：
    Figure 2009530823
    （式中、Ｒ２は、専有脂肪族炭化水素基であり、平均ｘ＝１である。）；
    を有する、少なくとも一種類のポリカプロラクトンポリオール反応性希釈剤：
    （Ｃ） 一種又はそれ以上の光カチオン重合開始剤（光酸発生剤、又はＰＡＧとしても知られている）；及び
    （Ｄ） 無きに等しいか皆無である溶媒；
    を含む、請求項１に記載の方法。
  8. 第一及び第二ネガ型光影像可能重合体フォトレジストが、反応性単量体成分（Ｄ）、光増感剤成分（Ｅ）、染料成分（Ｆ）、及び溶解速度調節剤（Ｇ）から選択された一種又はそれ以上の付加的成分を更に含む、請求項７に記載の方法。
  9. デバイス構造体の活性領域を覆うか又は取り囲む空洞、キャップ、壁、又は溝を生ずる、請求項１に記載の方法。
  10. 微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントを基板上にパッケージするための方法であって：
    （ａ） 基板上に配置されたネガ型写真影像可能重合体フォトレジスト層を含む積層体を形成する工程；
    （ｂ） 前記写真影像可能重合体フォトレジスト層の一部分を放射線エネルギーに曝露し、前記フォトレジスト層に潜像を形成し、前記フォトレジスト層の露光部分が、前記微小電気コンポーネント、微小機械コンポーネント、微小電気機械（ＭＥＭＳ）コンポーネント、又は微小流体コンポーネントのための少なくとも一つのパッケージ構造体の壁部分に相当する工程；
    （ｃ） 前記基板を前記結合積層体から除去する工程；
    （ｄ） 前記結合積層体を露光後焼き締め（ＰＥＢ）し、予め露光した領域のフィルムを架橋する工程；
    （ｅ） 前記露光後焼き締めした結合積層体を現像し、前記第一及び第二フォトレジスト層の非架橋部分を除去し、得られた前記第一基板上に配置されたパッケージ構造体に相当する架橋部分を含む第一側を残す工程；
    （ｆ） 第三基板上に、少なくとも一つの微小電気デバイス、微小機械デバイス、微小電気機械（ＭＥＭＳ）デバイス、又は微小流体デバイスを含む第二側を形成する工程；
    （ｇ） 前記工程（ｅ）で得られた第一側を、前記工程（ｆ）の第二側と結合し、それぞれのパッケージ構造体が各デバイスと重なり、第三基板との結合を形成させる工程；及び
    （ｈ） 前記第一基板を、前記一体化した第一側及び第二側から除去する工程；を含むパッケージ方法。
  11. ネガ型写真影像可能重合体フォトレジストが、ネガとして働く写真影像可能レジストを含み、そのレジストは、幅が１０μｍほどに小さく、１：１より大きなアスペクト比を有する壁構造体の現像を可能とするレベルまで不完全架橋することができるが、曝露、ＰＥＢ、現像、及び乾燥後、引き続いて第三基板へ結合することができる能力を維持するのに充分な粘着性を依然として有する、請求項１０に記載の方法。
  12. ネガ型写真影像可能重合体フォトレジストが、
    （Ａ） 式Ｉの一種又はそれ以上のビスフェノールＡ−ノボラックエポキシ樹脂：
    Figure 2009530823
    （式Ｉ中の各Ｒ基は、個別に、グリシジル又は水素から選択され、式Ｉ中のｋは、０〜約３０の範囲の実数である。）；
    （Ｂ） 上記式ＢIIａ及びＢIIｂにより表される群から選択された一種又はそれ以上のエポキシ樹脂（式ＢIIａ中の各Ｒ１、Ｒ２、及びＲ３は、独立に、水素、又は１〜４個の炭素原子を有するアルキル基からなる群より選択され、式ＢIIａ中のｐの値は、１〜３０の範囲の実数であり；式ＢIIｂ中のｎ及びｍの値は、独立に、１〜３０の範囲の実数であり、式ＢIIｂ中の各Ｒ４及びＲ５は、独立に、水素、１〜４個の炭素原子を有するアルキル基、又はトリフルオロメチルからなる群より選択される）；
    （Ｃ） 一種又はそれ以上の光カチオン重合開始剤、又は光酸発生剤；及び
    （Ｄ） 無きに等しいか皆無である溶媒；
    を含む、請求項１０に記載の方法。
  13. ネガ型光影像可能重合体フォトレジストが、一種又はそれ以上のエポキシ樹脂（Ｅ）、一種又はそれ以上の反応性単量体（Ｆ）、一種又はそれ以上の光増感剤化合物（Ｇ）、一種又はそれ以上の接着促進剤（Ｈ）、有機アルミニウム化合物（Ｋ）、及びそれらの組合せからなる群より選択された付加的成分を更に含む、請求項１２に記載の方法。
  14. ネガ型写真影像可能重合体フォトレジストが、
    （Ａ） 式Ｉの一種又はそれ以上のビスフェノールＡ−ノボラックエポキシ樹脂：
    Figure 2009530823
    （式Ｉ中の各Ｒ基は、個別に、グリシジル又は水素から選択され、式Ｉ中のｋは、０〜約３０の範囲の実数である。）；
    （Ｂ） 式２に示される構造：
    Figure 2009530823
    （式中、Ｒ１は、専有脂肪族炭化水素基であり、平均ｎ＝２である。）、又は式３に示される構造：
    Figure 2009530823
    （式中、Ｒ２は、専有脂肪族炭化水素基であり、平均ｘ＝１である。）；
    を有する、少なくとも一種類のポリカプロラクトンポリオール反応性希釈剤：
    （Ｃ） 一種又はそれ以上の光カチオン重合開始剤（光酸発生剤、又はＰＡＧとしても知られている）；及び
    （Ｄ） 無きに等しいか皆無である溶媒；
    を含む、請求項１に記載の方法。
  15. ネガ型光影像可能重合体フォトレジストが、反応性単量体成分（Ｄ）、光増感剤成分（Ｅ）、染料成分（Ｆ）、及び溶解速度調節剤（Ｇ）からなる群より選択された一種又はそれ以上の付加的成分を更に含む、請求項１４に記載の方法。
  16. 壁層を生ずる、請求項１０に記載の方法。
  17. 前記第三基板上の第二層を第四基板へ結合する工程を更に含む、請求項１０に記載の方法。
JP2009500482A 2006-03-17 2007-03-14 Ｍｅｍｓデバイスのパッケージ Pending JP2009530823A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78407106P 2006-03-17 2006-03-17
US11/716,771 US20070243662A1 (en) 2006-03-17 2007-03-12 Packaging of MEMS devices
PCT/US2007/006535 WO2007109090A2 (en) 2006-03-17 2007-03-14 Packaging of mems devices

Publications (1)

Publication Number Publication Date
JP2009530823A true JP2009530823A (ja) 2009-08-27

Family

ID=38522944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009500482A Pending JP2009530823A (ja) 2006-03-17 2007-03-14 Ｍｅｍｓデバイスのパッケージ

Country Status (6)

Country Link
US (1) US20070243662A1 (ja)
EP (1) EP1997128A2 (ja)
JP (1) JP2009530823A (ja)
KR (1) KR20090014140A (ja)
TW (1) TW200800791A (ja)
WO (1) WO2007109090A2 (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299165A (ja) * 2007-06-01 2008-12-11 Nippon Kayaku Co Ltd 中空構造を有する成形体の製造法
JP2012125894A (ja) * 2010-12-16 2012-07-05 Fujitsu Ltd 電子デバイスとその製造方法
US20160126196A1 (en) 2014-11-03 2016-05-05 Rf Micro Devices, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
KR20160055809A (ko) * 2013-09-09 2016-05-18 해리스 코포레이션 저 프로파일 전자 패키지 및 그 제조 방법
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US20170358511A1 (en) 2016-06-10 2017-12-14 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US20180019184A1 (en) 2016-07-18 2018-01-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US20180044177A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10038055B2 (en) 2015-05-22 2018-07-31 Qorvo Us, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US20180228030A1 (en) 2014-10-01 2018-08-09 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10109550B2 (en) 2016-08-12 2018-10-23 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US20190013255A1 (en) 2017-07-06 2019-01-10 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US20190074271A1 (en) 2017-09-05 2019-03-07 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US20190074263A1 (en) 2017-09-05 2019-03-07 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
JP2020505239A (ja) * 2017-01-09 2020-02-20 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 微小電気機械部品を製造する方法およびウェーハアセンブリ
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791572B2 (en) 2007-07-26 2014-07-29 International Business Machines Corporation Buried metal-semiconductor alloy layers and structures and methods for fabrication thereof
CN101435992B (zh) * 2007-11-15 2012-05-30 北京京东方光电科技有限公司 形成光刻胶图案的方法
JP5072101B2 (ja) * 2008-04-25 2012-11-14 日本化薬株式会社 Ｍｅｍｓ用感光性樹脂組成物及びその硬化物
JP5137673B2 (ja) * 2008-04-26 2013-02-06 日本化薬株式会社 Ｍｅｍｓ用感光性樹脂組成物及びその硬化物
DE102008042196A1 (de) * 2008-09-18 2010-03-25 Robert Bosch Gmbh Verfahren zum Herstellen eines mikrofluidischen Bauelementes sowie mikrofluidisches Bauelement
WO2010049813A1 (en) * 2008-10-29 2010-05-06 Uti Limited Partnership Integrated encapsulation for mems devices
KR101570874B1 (ko) * 2008-12-23 2015-11-23 삼성전자 주식회사 기판 단위 본딩 방법 및 기판 단위 패키지
US8043891B2 (en) * 2009-06-05 2011-10-25 Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. Method of encapsulating a wafer level microdevice
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
CN102598225B (zh) 2009-10-16 2014-12-03 英派尔科技开发有限公司 向半导体晶片应用膜的设备和方法、处理半导体晶片的方法
TWI398935B (zh) * 2009-10-16 2013-06-11 Mutual Tek Ind Co Ltd 晶片載板及其封裝結構與方法
US20130122247A1 (en) 2011-11-10 2013-05-16 Omnivision Technologies, Inc. Spacer Wafer For Wafer-Level Camera And Method For Manufacturing Same
US11635688B2 (en) 2012-03-08 2023-04-25 Kayaku Advanced Materials, Inc. Photoimageable compositions and processes for fabrication of relief patterns on low surface energy substrates
US9547163B2 (en) 2012-11-28 2017-01-17 The Penn State Research Foundation Z-microscopy
JP2013178526A (ja) * 2013-04-01 2013-09-09 Hitachi Chemical Co Ltd 中空構造体及びその製造方法
US9285289B2 (en) * 2013-12-06 2016-03-15 Freescale Semiconductor, Inc. Pressure sensor with built-in calibration capability
US10629468B2 (en) 2016-02-11 2020-04-21 Skyworks Solutions, Inc. Device packaging using a recyclable carrier substrate
US20170345676A1 (en) * 2016-05-31 2017-11-30 Skyworks Solutions, Inc. Wafer level packaging using a transferable structure
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
US11114593B2 (en) 2016-12-01 2021-09-07 Ams Sensors Singapore Pte. Ltd. Optoelectronic modules and optoelectronic molding tools and processes for manufacturing the same
US10677964B2 (en) 2017-10-23 2020-06-09 Omnivision Technologies, Inc. Lens wafer assembly and associated method for manufacturing a stepped spacer wafer
CN110155934A (zh) 2019-04-22 2019-08-23 武汉衍熙微器件有限公司 一种mems器件及其制作方法
US20220260916A1 (en) * 2021-02-18 2022-08-18 Nanya Technology Corporation Dual developing method for defining different resist patterns
US20220342312A1 (en) * 2021-04-26 2022-10-27 Nanya Technology Corporation Method for defining multiple resist patterns

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400009B1 (en) * 1999-10-15 2002-06-04 Lucent Technologies Inc. Hermatic firewall for MEMS packaging in flip-chip bonded geometry
US6956283B1 (en) * 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
KR100370398B1 (ko) * 2000-06-22 2003-01-30 삼성전자 주식회사 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법
US6481570B1 (en) * 2000-09-29 2002-11-19 Nortel Networks Limited Packaging atmosphere and method of packaging a MEMS device
US6710682B2 (en) * 2000-10-04 2004-03-23 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for producing the same, and circuit module using the same
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
US6670921B2 (en) * 2001-07-13 2003-12-30 Hrl Laboratories, Llc Low-cost HDMI-D packaging technique for integrating an efficient reconfigurable antenna array with RF MEMS switches and a high impedance surface
WO2003054927A2 (en) * 2001-11-07 2003-07-03 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
US6660564B2 (en) * 2002-01-25 2003-12-09 Sony Corporation Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US6953958B2 (en) * 2002-03-19 2005-10-11 Cornell Research Foundation, Inc. Electronic gain cell based charge sensor
US6635509B1 (en) * 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US7217588B2 (en) * 2005-01-05 2007-05-15 Sharp Laboratories Of America, Inc. Integrated MEMS packaging
US6696645B2 (en) * 2002-05-08 2004-02-24 The Regents Of The University Of Michigan On-wafer packaging for RF-MEMS
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US6845664B1 (en) * 2002-10-03 2005-01-25 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration MEMS direct chip attach packaging methodologies and apparatuses for harsh environments
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US7291513B2 (en) * 2003-12-15 2007-11-06 Dalsa Semiconductor Inc. Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy
US20050260522A1 (en) * 2004-02-13 2005-11-24 William Weber Permanent resist composition, cured product thereof, and use thereof
KR100575363B1 (ko) * 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
US7449280B2 (en) * 2004-05-26 2008-11-11 Microchem Corp. Photoimageable coating composition and composite article thereof
US20060076634A1 (en) * 2004-09-27 2006-04-13 Lauren Palmateer Method and system for packaging MEMS devices with incorporated getter
US7184202B2 (en) * 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
US7642628B2 (en) * 2005-01-11 2010-01-05 Rosemount Inc. MEMS packaging with improved reaction to temperature changes
US7238999B2 (en) * 2005-01-21 2007-07-03 Honeywell International Inc. High performance MEMS packaging architecture
US20060220223A1 (en) * 2005-03-29 2006-10-05 Daoqiang Lu Reactive nano-layer material for MEMS packaging
US7288464B2 (en) * 2005-04-11 2007-10-30 Hewlett-Packard Development Company, L.P. MEMS packaging structure and methods
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging

Cited By (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299165A (ja) * 2007-06-01 2008-12-11 Nippon Kayaku Co Ltd 中空構造を有する成形体の製造法
JP2012125894A (ja) * 2010-12-16 2012-07-05 Fujitsu Ltd 電子デバイスとその製造方法
US10134627B2 (en) 2013-03-06 2018-11-20 Qorvo Us, Inc. Silicon-on-plastic semiconductor device with interfacial adhesion layer
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
KR20160055809A (ko) * 2013-09-09 2016-05-18 해리스 코포레이션 저 프로파일 전자 패키지 및 그 제조 방법
KR101699213B1 (ko) 2013-09-09 2017-02-01 해리스 코포레이션 저 프로파일 전자 패키지 및 그 제조 방법
US10062637B2 (en) 2013-10-31 2018-08-28 Qorvo Us, Inc. Method of manufacture for a semiconductor device
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10492301B2 (en) 2014-10-01 2019-11-26 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US20180228030A1 (en) 2014-10-01 2018-08-09 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10199301B2 (en) 2014-11-03 2019-02-05 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US10109548B2 (en) 2014-11-03 2018-10-23 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US20160126196A1 (en) 2014-11-03 2016-05-05 Rf Micro Devices, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US10020206B2 (en) 2015-03-25 2018-07-10 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US10038055B2 (en) 2015-05-22 2018-07-31 Qorvo Us, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10882740B2 (en) 2016-05-20 2021-01-05 Qorvo Us, Inc. Wafer-level package with enhanced performance and manufacturing method thereof
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US20180197803A1 (en) 2016-06-10 2018-07-12 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10262915B2 (en) 2016-06-10 2019-04-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US20170358511A1 (en) 2016-06-10 2017-12-14 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US20180019184A1 (en) 2016-07-18 2018-01-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10804179B2 (en) 2016-08-12 2020-10-13 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US20180044177A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109550B2 (en) 2016-08-12 2018-10-23 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10985033B2 (en) 2016-09-12 2021-04-20 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10790216B2 (en) 2016-12-09 2020-09-29 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US20180342439A1 (en) 2016-12-09 2018-11-29 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
JP2020505239A (ja) * 2017-01-09 2020-02-20 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 微小電気機械部品を製造する方法およびウェーハアセンブリ
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US20190013255A1 (en) 2017-07-06 2019-01-10 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US20190074271A1 (en) 2017-09-05 2019-03-07 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US20190074263A1 (en) 2017-09-05 2019-03-07 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11063021B2 (en) 2018-06-11 2021-07-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US20210296199A1 (en) 2018-11-29 2021-09-23 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11942389B2 (en) 2018-11-29 2024-03-26 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235054A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20220139862A1 (en) 2019-01-23 2022-05-05 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11710680B2 (en) 2019-01-23 2023-07-25 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11961813B2 (en) 2019-01-23 2024-04-16 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Also Published As

Publication number Publication date
WO2007109090A2 (en) 2007-09-27
WO2007109090A3 (en) 2007-12-27
EP1997128A2 (en) 2008-12-03
KR20090014140A (ko) 2009-02-06
TW200800791A (en) 2008-01-01
US20070243662A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP2009530823A (ja) Ｍｅｍｓデバイスのパッケージ
US10000675B2 (en) Temporary adhesive with tunable adhesion force sufficient for processing thin solid materials
KR101908630B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
WO2009151050A1 (ja) 中空パッケージ用感光性樹脂組成物、その硬化物及び該樹脂組成物を用いた積層体並びにマイクロデバイス
KR101813260B1 (ko) 패턴형성 가능한 접착 조성물, 이를 이용한 반도체 패키지, 및 이의 제조방법
WO2008050577A1 (en) Process for producing resin porous membrane with adhesive layer, resin porous membrane with adhesive layer, and filter member
US11004718B2 (en) Sectional porous carrier forming a temporary impervious support
US10696874B2 (en) Adhesive with tunable porosity and methods to support temporary bonding applications
JP2008235490A (ja) 中空構造体の製造方法および中空構造体
KR20150048112A (ko) 보호막 형성층이 부착된 다이싱 시트 및 칩의 제조 방법
TW201500517A (zh) 適用於暫時性黏合工序的水溶性洗滌劑的塗層和膠黏劑及其製造方法
CN101421826A (zh) 微电子机械系器件的包装
JP2007153933A (ja) 接着方法及び接着剤
JP7042828B2 (ja) フォトリソグラフィおよび接着剤でボンディング可能な材料を用いて三次元構造体を製造する方法
TWI305868B (ja)
JP2007304355A (ja) 機能素子及びそれに用いられるネガ型感光性樹脂組成物並びに機能素子の製造方法
JP2020060773A (ja) ネガ型感光性樹脂組成物、半導体装置および電子機器
TW201513258A (zh) 用於後續製備微電子儀器之軟性基板的離型層
JP2007157792A (ja) ウェハースケール半導体パッケージの製造方法
JP2016207900A (ja) 樹脂封止部品の製造方法
JP7226664B2 (ja) 半導体装置の製造方法
JP7447252B2 (ja) 感光性組成物およびその用途
JP2011023507A (ja) ダイシング・ダイアタッチフィルムおよびその製造方法、並びに半導体装置
EP2408008A1 (en) Film for spacer formation, semiconductor wafer, and semiconductor device
JP2022065423A (ja) 積層体の製造方法および処理方法、当該製造方法および処理方法で用いる感光性樹脂組成物