JP2009526384A - 拡張部分を有するトレンチアイソレーション構造 - Google Patents
拡張部分を有するトレンチアイソレーション構造 Download PDFInfo
- Publication number
- JP2009526384A JP2009526384A JP2008553556A JP2008553556A JP2009526384A JP 2009526384 A JP2009526384 A JP 2009526384A JP 2008553556 A JP2008553556 A JP 2008553556A JP 2008553556 A JP2008553556 A JP 2008553556A JP 2009526384 A JP2009526384 A JP 2009526384A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- microelectronic substrate
- isolation structure
- chamber
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 34
- 238000004377 microelectronic Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000003989 dielectric material Substances 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本発明の実施形態は、マクロ電子デバイス用のマイクロ電子基板内におけるアイソレーション構造の作製に関する。アイソレーション構造の設計は、アイソレーション構造の誘電材料内における表面空隙の形成を抑制するかまたは実質的になくす。これらの表面空隙は、トレンチ構造の開口と実質的に対向するトレンチ構造の拡張部分またはチャンバを提供することにより減少するかまたは回避される。
【選択図】図１０
【選択図】図１０
Description
本発明の一実施形態は、集積回路の製造に関する。より詳しくは、本発明の実施形態は、集積回路構成要素間にアイソレーション構造を提供することに関する。
マイクロ電子集積回路は、シリコンウェーハなどのマイクロ電子基板内および上に回路構成要素を化学的および物理的に形成することにより形成される。これらの回路構成要素は、一般的に導電性を有し、また、異なる導電型を有し得る。したがって、このような回路構成要素を形成するときは、互いに電気的に絶縁していることが重要であり、絶縁された回路構成要素間の電気通信は、不連続な電気トレースを介してなされる。
集積回路の製造において用いられるアイソレーション方式の１つにシャロー・トレンチアイソレーション（ＳＴＩ）がある。ＳＴＩでは、誘電体で満たされた浅いトレンチがトランジスタなどの隣接する回路構成要素と電気的に分離している。例えば、ＳＴＩは、０．２５ミクロン以下の微細構成に対して好適なアイソレーション構造であることが当業者であれば理解できよう。
図１１に示されるように、ＳＴＩ構造を形成すべく、シリコン含有基板などのマイクロ電子基板２０２が設けられる。マイクロ電子基板２０２の上には次のトランジスタの製造に用いられ得るパッド酸化物２０４、および、次の処理ステップに用いられる窒化シリコンなどのストップ層２０６が形成される。図１２に示すように、チャネルまたはトレンチ２０８は、パッド酸化物２０４およびストップ層２０６を介し基板２０２内に形成される。トレンチ２０８は、これらに限定されないが、リソグラフィ、イオンミリング、および、レーザアブレーションなどの既知の技術により作製され得る。
図１３に示すように、トレンチの側壁スペーサ２１２がトレンチ２０８（図１２参照）内に形成される。トレンチの側壁スペーサ２１２は、これらに限定されないが、物理蒸着、化学蒸着、および、原子層蒸着などの任意の既知の技術により形成され得る。マイクロ電子基板２０２がシリコンを含有する場合、トレンチの側壁スペーサ２１２は、酸化シリコンがトレンチの側壁スペーサ２１２として形成されるように、酸素中でマイクロ電子基板２０２を加熱することにより形成され得る。
図１４に示すように、トレンチ２０８（図１２参照）は、誘電材料２１４で実質的に満たされる。その後、図１５に示すように、トレンチ２０８（図１２参照）の外側にある誘電材料２１４は、エッチングまたはケミカルメカニカルポリシングによるプラナリゼーションなどにより取り除かれる。ストップ層２０６は、ケミカルメカニカルポリシングが用いられた場合にはバリアおよび／またはハードストップとして、または、エッチングが用いられた場合には、エッチストップとして機能する。その後、ストップ層２０６が除去されることにより、図１６に示すような、パッド酸化物２０４がストップ層として機能するアイソレーション構造２１８が形成される。ストップ層２０６が除去されることにより、マイクロ電子基板２０２の上の誘電材料２１４の大部分も除去されることに留意されたい。
マイクロ電子産業において、集積回路構成要素をより高性能に、低コストに、小型化し、集積回路の実装密度をより高めることは進行中の目的である。これらの目標を達成すべく、マイクロ電子構成要素は、より小さくなっており、トレンチ２０８（図１７参照）の平均幅２２２も減少している。トレンチ幅２２２を減少させることはパフォーマンスおよびコストの面から見ても望ましいのであるが、そうするとアスペクト比（トレンチ幅２２２に対するトレンチ深さ２２４)が高くなりすぎ、図１７に示すような予測不可能なアイソレーションの空隙をもたらす。これらの空隙２２６は、図１３の処理ステップの後、誘電材料２１４を堆積する間に形成される。さらに、トレンチがより小さく作製されてより多くの占有面積がトランジスタの拡散のために使用される場合、それぞれの世代でますます重要になってきているナローＺ（narrow-Z）トランジスタは、非常に良好なパフォーマンスを示す。
その後、図１８に示すように、トレンチ２０８の外側にある誘電材料２１４は、エッチング、または、ケミカルメカニカルポリシングによるプラナリゼーションなどにより除去される。ストップ層２０６は、バリアおよび／またはハードストップとして機能する。そして、図１９に示すように、ストップ層２０６が除去されることにより、アイソレーション構造２２８が形成される。ストップ層２０６が除去されるとマイクロ電子基板２０２の上にある誘電材料２１４の大部分も除去されることに留意されたい。
図２０に示すように、一般的に、トレンチ２０８（図１７参照）のアスペクト比が高くなるほど、空隙２２６が形成される傾向が高くなる（図２０ではアスペクト比は左から右へと減少している）。当業者であれば、トレンチ側の角度を増大させることにより同じ効果を得られる（すなわち、側壁が垂直になるほどトレンチは誘電材料内に空隙を作りやすくなる）ことが理解できよう。トレンチ深さ２２４がトレンチ幅２２２に比例して減少する場合はこのような空隙２２６ができるのを防ぐことができることを理解されたい。しかしながら、トレンチ深さ２２４が減少すると、アイソレーション電流の漏れが過剰になる。
図２１に示すように、アイソレーション構造２２８内の空隙２２６は、誘電材料２１４の堆積の間、または、次のプロセスの間に表面化し得る（すなわち、誘電材料２１４内に開口を形成する）。このことにより、導電材料で空隙２２６を満たした場合、次の処理ステップのための面微細形状が不均一になり、トランジスタノード間の短絡を生じせしめ得ることが当業者であれば理解できよう。
したがって、トレンチアイソレーション構造内に表面空隙が形成されることを抑制するかまたは実質的になくす一方でトレンチ幅を減少させ、なお必要な電気的アイソレーションをもたらすであろうトレンチ構造の開発は有益である。
明細書は、本発明とみなされる明細書の個々の部分を指摘して権利を主張するための請求項の範囲で締めくくられるが、本発明の利点は、添付の図面と共に以下の本発明の詳細な説明でさらに容易に確認できるであろう。
以下の詳細な説明において、本発明が実行され得る特定の実施形態が添付の図面を参照して例示される。これら実施形態は、当業者が本発明を実行できるよう十分に記載される。本発明のさまざまな実施形態は、異なっていても必ずしも排他的であるというわけではない。例えば、一実施形態と関連してここに記載される特定の特徴、構造、または、特性は、本発明の趣旨および範囲を逸脱せずに他の実施形態内に実装し得る。また、それぞれ開示された実施形態内の個別の要素の位置および配置も、本発明の趣旨および範囲を逸脱せずに変更し得る。したがって、以下の詳細な説明は、限定の意味合いはなく、本発明の範囲は、添付の請求項によってのみ定義され、好ましくは、請求項の権利範囲のすべての均等物を伴い解釈される。図面では、同じ参照番号は、いくつかの図面を通じて同じまたは同様の機能を指している。
本発明の実施形態は、マイクロ電子デバイス用のマイクロ電子基板内におけるアイソレーション構造の作製に関する。アイソレーション構造の設計により、アイソレーション構造の誘電材料内の表面空隙の形成が抑制されるかまたは実質的になくなる。表面空隙は、トレンチ構造の開口と実質的に対向するチャンバまたはトレンチ構造の拡張部分を提供することにより抑制または回避される。
図１に示すように、アイソレーション構造を形成すべく、マイクロ電子基板１０２が提供される。マイクロ電子基板１０２は、シリコン、シリコンオンインシュレータ、ゲルマニウム、アンチモン化インジウム、テルル化鉛、砒化インジウム、燐化インジウム、砒化ガリウム、または、アンチモン化ガリウムのような材料を含み得る。マイクロ電子基板１０２を形成する材料のいくつかの例がここに記載されるが、マイクロ電子デバイスを形成する基礎となり得るいかなる材料も本発明の趣旨および範囲内に納まり得る。マイクロ電子基板１０２は、次のトランジスタの作製に用いられ得るパッド酸化物１０４と、次なる処理ステップに用いられる窒化シリコンなどのストップ層１０６とがその上部に形成される。
図２に示すように、チャネルまたはトレンチ１０８は、パッド酸化物１０４およびストップ層１０６を介しマイクロ電子基板１０２内に形成される。トレンチ１０８は、（マイクロ電子基板１０２におけるトレンチの開口１１６に対向する）少なくとも１つの側壁１１２および底部１１４を含む。トレンチ１０８は、これらに限定されないが、等方性リソグラフィ、イオンミリング、および、レーザアブレーションなどの任意の既知の技術により作製され得る。
その後、図３に示すように、トレンチの側壁スペーサ１２２は、トレンチ１０８内に形成され、トレンチの側壁１１２および底部１１４に実質的に接する。トレンチ側壁スペーサ１２２は、これらに限定されないが、物理蒸着、化学蒸着、および、原子層蒸着を含む任意の既知の技術により形成され得る。マイクロ電子基板１０２がシリコンを含む場合、トレンチ側壁スペーサ１２２は、酸化シリコンの層が（トレンチの側壁１１２および底部１１４にのみ接する）トレンチ側壁スペーサ１２２として形成されるよう、酸素中でマイクロ電子基板１０２を加熱することにより形成され得る。
トレンチ底部１１４に接するトレンチ側壁スペーサ１２２の一部は、図４に示されるように実質的に取り除かれ、マイクロ電子基板１０２が露出する。トレンチ側壁スペーサ１２２の一部は、好ましくは、非等方性エッチングなどの既知の任意の手段により除去され得る。例えば、酸化シリコンを含むトレンチ側壁スペーサ１２２については、エッチングは、ガスを含む少なくとも１つのフルオロカーボンを用いるプラズマエッチングであり得ることが当業者であれば理解できよう。
その後、図５および６に示されるように、トレンチ１０８内のマイクロ電子基板１０２の露出した部分がエッチングされてマイクロ電子基板１０２内のチャンバ１３２が形成される。残りのトレンチ側壁スペーサ１２２は、トレンチ底部１１４からチャンバ１３２が形成されるようにトレンチの側壁１１２を保護する。トレンチ１０８およびチャンバ１３２は、以降まとめて底部拡張トレンチ１４０と称する。底部拡張トレンチ１４０のチャンバ１３２は、トレンチの開口１１６と対向する実質的に円弧状の部分１３４を好ましくは有する。一実施形態では、チャンバ幅１３６は、トレンチの底幅１３８より大きい。
シリコン含有マイクロ電子基板１０２については、チャンバ１３２は、選択的なウェットエッチングなどの選択的な等方性シリコンエッチング、または、前駆物質としてＮＦ３またはＳＦ６を用いるプラズマエッチングにより形成され得ることは、当業者には知られていよう。一実施形態では、室温で初期酸化物ブレークスルーエッチングのためにＳＦ６で等方性プラズマエッチングし、続いて、同じく室温で、実質的に円弧状の部分１３４を形成するためにＮＦ３でプラズマエッチングすることにより、図６に示すようなエッチングをなし得る。
図７に示すように、トレンチ１０８（図５参照）は、二酸化ケイ素などの誘電材料１４２で実質的に満たされる。一実施形態では、誘電材料は、シラン（ＳｉＨ４）および酸素（Ｏ２）を用い、およそ摂氏７５０度で高密度プラズマＣＶＤ法により蒸着されることにより、二酸化ケイ素（ＳｉＯ２）が形成される。高密度プラズマＣＶＤは、堆積とスパッタリングを同時に行う。材料が構造の隅部あたりに堆積していくとき、堆積物を削りながら効果的な充填を可能にする。
チャンバ１３２の実質的に円弧状の部分１３４により、実質的に円弧状の部分１３４からトレンチの開口１１６（図５参照）までの間が誘電材料１４２により実質的にＶ字形またはＵ字形の断面プロフィールを伴って満たされ、それによって空隙が形成される可能性が減少するかまたは実質的になくなる。このようにして、トレンチ開口１１６における小さなトレンチ幅を実現し、同様に、次に作製されるトランジスタのための活性領域として用いられるマイクロ電子基板１０２においてより大きな利用可能領域を実現することが、当業者であれば理解できよう。
その後、図８に示すように、底部拡張トレンチ１４０（図５を参照）の外側にある誘電材料１４２が、例えば、エッチングまたはケミカルメカニカルポリシングによるプラナリゼーションにより除去される。ストップ層１０６は、ケミカルメカニカルポリシングが用いられる場合には、バリアおよび／またはハードストップとして機能し、エッチングが用いられる場合には、エッチストップとして機能する。その後、図９に示すように、ストップ層１０６が除去されてアイソレーション構造１５０が形成され、パッド酸化物１０４がストップ層として機能する。ストップ層１０６が除去されることにより、マイクロ電子基板１０２の第１の表面１４４の上にある誘電材料１３６も実質的に除去され得ることに留意されたい。
さらに、図１０に示すように、底部拡張トレンチ１４０のチャンバ１３２は、チャンバ１３２内にある誘電材料１４２内に空隙１４６をもたらす傾向があり得る。これらの空隙１４６は、制御された方法において生成され、シリコン拡散面積にアイソレーションを生成する望ましくない圧縮応力を減少させ得る。アイソレーション構造１４０からの圧縮応力がないことは、高速スイッチングへと変換するＮＭＯＳ（ｘおよびｙ方向）およびＰＭＯＳ（ｙ方向）デバイス両方へのより高い可動性を有するトランジスタを結果として生じることは、当業者であれば理解できよう。このようにして形成された空隙１４６は、マイクロ電子基板の第１の表面１４４から比較的遠いので許容できる。したがって、上述のような微細構成および／または短絡に関わる問題を表面化しかつ発生させる可能性はないだろう。
本発明は、トレンチアイソレーション構造の作製に主に焦点を当てて説明されてきたが、本発明の教示および原理は、これに限定されず、さまざまなアイソレーション構造、および、さまざまなトレンチ充填プロセスに適用され得ることは言うまでもないことを理解されたい。
本発明の詳細な実施形態を説明してきたが、添付の請求項の範囲により定義される発明は、上述の説明に記載される特定の詳細に限定されず、本発明の趣旨または範囲を逸脱せずにさまざまな変更が可能であることは明らかである。
Claims (11)
- 第１の表面を有するマイクロ電子基板と、
前記マイクロ電子基板の第１の表面から前記マイクロ電子基板内へと延び、少なくとも１つの側壁と、前記マイクロ電子基板の第１の表面近傍のトレンチ開口とを有するトレンチと、
前記マイクロ電子基板内の前記トレンチ開口に対向する前記トレンチの端部に形成されたチャンバと、
前記チャンバおよび前記トレンチ内に配置された誘電材料と、
を備えるアイソレーション構造。 - 前記少なくとも１つのトレンチ側壁に接する少なくとも１つの側壁スペーサをさらに備える、請求項１に記載のアイソレーション構造。
- 前記誘電材料は、酸化シリコンを含む、請求項１に記載のアイソレーション構造。
- 前記チャンバの幅は、前記トレンチの底部近傍における前記トレンチの幅より大きい、請求項１に記載のアイソレーション構造。
- 前記チャンバは、前記トレンチ開口に対向する実質的に円弧状の部分を含む、請求項１に記載のアイソレーション構造。
- アイソレーション構造を形成する方法であって、
第１の表面を有するマイクロ電子基板を提供することと、
前記マイクロ電子基板の第１の表面から前記マイクロ電子基板内へと延び、少なくとも１つの側壁と、前記マイクロ電子基板の第１の表面近傍のトレンチ開口とを有するトレンチを形成することと、
前記マイクロ電子基板内の前記トレンチ開口に対向する前記トレンチの端部にチャンバを形成することと、
前記チャンバおよび前記トレンチ内に誘電材料を堆積することと、
を含む方法。 - 前記マイクロ電子基板内に前記チャンバを形成することは、
前記トレンチの前記少なくとも１つのトレンチ側壁および底部にトレンチ側壁スペーサを堆積することと、
前記トレンチの底部に接する前記トレンチ側壁スペーサの一部を除去することにより、前記マイクロ電子基板の一部を露出させることと、
前記露出したマイクロ電子基板をエッチングすることにより、前記チャンバを形成することと、
を含む、請求項６に記載の方法。 - 前記トレンチの底部に接する前記トレンチ側壁スペーサの一部を除去することは、前記トレンチ側壁スペーサに非等方性エッチングを施すことを含む、請求項７に記載の方法。
- マイクロ電子基板を提供することは、シリコン含有マイクロ電子基板を提供することを含む、請求項７に記載の方法。
- 前記露出したマイクロ電子基板をエッチングすることは、前記露出したマイクロ電子基板に選択的な等方性シリコンエッチングを施すこと含む、請求項９に記載の方法。
- 前記露出したマイクロ電子基板に選択的な等方性シリコンエッチングを施すことは、前記マイクロ電子基板をプラズマエッチングすることを含む、請求項１０に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/390,921 US20070224775A1 (en) | 2006-03-27 | 2006-03-27 | Trench isolation structure having an expanded portion thereof |
| US11/390,921 | 2006-03-27 | ||
| PCT/US2007/064271 WO2007114999A1 (en) | 2006-03-27 | 2007-03-19 | Trench isolation structure having an expanded portion thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009526384A true JP2009526384A (ja) | 2009-07-16 |
| JP5145247B2 JP5145247B2 (ja) | 2013-02-13 |
Family
ID=38534016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008553556A Expired - Fee Related JP5145247B2 (ja) | 2006-03-27 | 2007-03-19 | トレンチアイソレーション構造を製造する方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20070224775A1 (ja) |
| JP (1) | JP5145247B2 (ja) |
| KR (1) | KR20080106319A (ja) |
| CN (1) | CN101410966A (ja) |
| DE (1) | DE112007000751T5 (ja) |
| GB (1) | GB2448630A (ja) |
| TW (1) | TW200810011A (ja) |
| WO (1) | WO2007114999A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200901368A (en) * | 2007-06-23 | 2009-01-01 | Promos Technologies Inc | Shallow trench isolation structure and method for forming thereof |
| CN101459066B (zh) * | 2007-12-13 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 |
| CN101996922B (zh) * | 2009-08-13 | 2013-09-04 | 上海丽恒光微电子科技有限公司 | Soi晶片及其形成方法 |
| CN102315152A (zh) * | 2010-07-01 | 2012-01-11 | 中国科学院微电子研究所 | 一种隔离区、半导体器件及其形成方法 |
| US8927387B2 (en) * | 2012-04-09 | 2015-01-06 | International Business Machines Corporation | Robust isolation for thin-box ETSOI MOSFETS |
| US11764215B2 (en) * | 2021-03-31 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture |
| US11942398B2 (en) * | 2021-08-30 | 2024-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having at least one via including concave portions on sidewall |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743438A (en) * | 1980-08-29 | 1982-03-11 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS60150644A (ja) * | 1984-01-18 | 1985-08-08 | Toshiba Corp | 相補型半導体装置及びその製造方法 |
| JP2002043413A (ja) * | 2000-07-25 | 2002-02-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2002270684A (ja) * | 2001-01-25 | 2002-09-20 | Chartered Semiconductor Mfg Ltd | 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法 |
| JP2002319638A (ja) * | 2001-04-23 | 2002-10-31 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| SG68630A1 (en) * | 1996-10-18 | 1999-11-16 | Eg & G Int | Isolation process for surface micromachined sensors and actuators |
| KR100226488B1 (ko) * | 1996-12-26 | 1999-10-15 | 김영환 | 반도체 소자 격리구조 및 그 형성방법 |
| TW332915B (en) * | 1997-06-24 | 1998-06-01 | Ti Acer Co Ltd | The producing method for shallow trench isolation with global planarization |
| US6265302B1 (en) * | 1999-07-12 | 2001-07-24 | Chartered Semiconductor Manufacturing Ltd. | Partially recessed shallow trench isolation method for fabricating borderless contacts |
| US6583488B1 (en) * | 2001-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Low density, tensile stress reducing material for STI trench fill |
| US6498069B1 (en) * | 2001-10-17 | 2002-12-24 | Semiconductor Components Industries Llc | Semiconductor device and method of integrating trench structures |
| US6653204B1 (en) * | 2003-02-14 | 2003-11-25 | United Microelectronics Corp. | Method of forming a shallow trench isolation structure |
| US7935602B2 (en) * | 2005-06-28 | 2011-05-03 | Micron Technology, Inc. | Semiconductor processing methods |
-
2006
- 2006-03-27 US US11/390,921 patent/US20070224775A1/en not_active Abandoned
-
2007
- 2007-03-19 CN CNA2007800107030A patent/CN101410966A/zh active Pending
- 2007-03-19 JP JP2008553556A patent/JP5145247B2/ja not_active Expired - Fee Related
- 2007-03-19 DE DE112007000751T patent/DE112007000751T5/de not_active Withdrawn
- 2007-03-19 KR KR1020087023677A patent/KR20080106319A/ko not_active Application Discontinuation
- 2007-03-19 WO PCT/US2007/064271 patent/WO2007114999A1/en active Application Filing
- 2007-03-20 TW TW096109577A patent/TW200810011A/zh unknown
-
2008
- 2008-07-11 GB GB0812726A patent/GB2448630A/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743438A (en) * | 1980-08-29 | 1982-03-11 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS60150644A (ja) * | 1984-01-18 | 1985-08-08 | Toshiba Corp | 相補型半導体装置及びその製造方法 |
| JP2002043413A (ja) * | 2000-07-25 | 2002-02-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP2002270684A (ja) * | 2001-01-25 | 2002-09-20 | Chartered Semiconductor Mfg Ltd | 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法 |
| JP2002319638A (ja) * | 2001-04-23 | 2002-10-31 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112007000751T5 (de) | 2009-01-29 |
| GB0812726D0 (en) | 2008-08-20 |
| US20070224775A1 (en) | 2007-09-27 |
| CN101410966A (zh) | 2009-04-15 |
| KR20080106319A (ko) | 2008-12-04 |
| WO2007114999A1 (en) | 2007-10-11 |
| JP5145247B2 (ja) | 2013-02-13 |
| TW200810011A (en) | 2008-02-16 |
| GB2448630A (en) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7442618B2 (en) | Method to engineer etch profiles in Si substrate for advanced semiconductor devices | |
| CN105428304B (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| KR100621888B1 (ko) | 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법 | |
| US7592686B2 (en) | Semiconductor device having a junction extended by a selective epitaxial growth (SEG) layer and method of fabricating the same | |
| TWI582950B (zh) | 半導體元件及其製造方法 | |
| KR100613084B1 (ko) | 내부 스페이서를 포함하는 ｆｅｔ 실리사이드 게이트구조물을 형성하는 방법 | |
| JP5145247B2 (ja) | トレンチアイソレーション構造を製造する方法 | |
| KR20180119092A (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR20140049075A (ko) | 트랜지스터 게이트용 캡핑 유전체 구조 | |
| JP2011066435A (ja) | 半導体デバイスの絶縁 | |
| JP2007110096A5 (ja) | ||
| JP6076584B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007027738A (ja) | 半導体装置及びその製作方法 | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| TWI807067B (zh) | 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構 | |
| KR20110052206A (ko) | 소자 분리 구조물을 갖는 반도체 소자 | |
| KR101203178B1 (ko) | 조밀 간격의 라인들을 포함하는 구조체 위에 향상된 신뢰성을 갖는 인터레이어 절연 물질을 형성하는 방법 | |
| CN106910686B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107623034B (zh) | 一种半导体器件及制备方法、电子装置 | |
| KR100588647B1 (ko) | 반도체 소자의 제조 방법 | |
| CN113327979B (zh) | 半导体结构的形成方法 | |
| KR101116726B1 (ko) | 반도체 소자의 리세스 게이트 형성방법 | |
| US10796943B2 (en) | Manufacturing method of semiconductor structure | |
| CN105826234A (zh) | 半导体结构的形成方法 | |
| CN114530501A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5145247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |