JP2009524127A - 高速入力データをメモリ・デバイスのマトリクスに記録する方法および装置 - Google Patents
高速入力データをメモリ・デバイスのマトリクスに記録する方法および装置 Download PDFInfo
- Publication number
- JP2009524127A JP2009524127A JP2008549800A JP2008549800A JP2009524127A JP 2009524127 A JP2009524127 A JP 2009524127A JP 2008549800 A JP2008549800 A JP 2008549800A JP 2008549800 A JP2008549800 A JP 2008549800A JP 2009524127 A JP2009524127 A JP 2009524127A
- Authority
- JP
- Japan
- Prior art keywords
- page
- input data
- flash
- memory devices
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Abstract
Description
・書き込みアクセスがやや遅い;
・マスクされていない製造欠陥があり、寿命の間にさらなる欠陥ができる。要求される誤り処理はユーザーの責任下にある。これは同等のメモリ型についても当てはまる。
A)前記メモリ・デバイスの同じ現在ページにおいて、メモリ・デバイスの第一列から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの最初のセクションを書き込み、前記第一の型とは異なる第二の型の追加的なメモリ・デバイスの対応するセクション内にも入力データのこの最初のセクションを書き込むステップと;
B)入力データの前記最初のセクションを前記メモリ・デバイスの前記現在ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥が生じたかどうかを検査するステップと;
C)前記メモリ・デバイスの後続ページにおいて、メモリ・デバイスの第一列から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの後続セクションを書き込み、
先のステップで欠陥がみつからなかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの同じセクションにも書き込み、
先のステップで欠陥がみつかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの後続の対応するセクション内にも書き込むステップと;
D)入力データの前記後続セクションを前記後続ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥が生じたかどうかを検査するステップと;
E)入力データのすべてのセクションがメモリ・デバイスの前記マトリクスに、および前記追加的なメモリ・デバイスに書き込まれるまで、ステップC)およびD)を続けるステップと;
F)メモリ・デバイスの前記マトリクスのページの対応する諸セットであって各セットごとに少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥を含む諸セットに記憶されている入力データを、前記入力データによってまだ占められていない、メモリ・デバイスの前記マトリクスのページの対応する諸セットにコピーし、その際、欠陥のある個別ページの入力データをメモリ・デバイスの前記マトリクスからではなく前記追加的なメモリ・デバイスに記憶されている対応する個別ページのデータから取る、ステップとを含む。
A)前記メモリ・デバイスの同じ現在ページにおいて、メモリ・デバイスの第一列から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの最初のセクションを書き込み、前記追加的なメモリ・デバイスの対応するセクション内にも入力データのこの最初のセクションを書き込む機能と;
B)入力データの前記最初のセクションを前記メモリ・デバイスの前記現在ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥が生じたかどうかを検査する機能と;
C)前記メモリ・デバイスの後続ページにおいて、メモリ・デバイスの第一列から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの後続セクションを書き込み、
先の機能で欠陥がみつからなかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの同じセクションにも書き込み、
先の機能で欠陥がみつかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの後続の対応するセクション内にも書き込む機能と;
D)入力データの前記後続セクションを前記後続ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥が生じたかどうかを検査する機能と;
E)入力データのすべてのセクションがメモリ・デバイスの前記マトリクスに、および前記追加的なメモリ・デバイスに書き込まれるまで、機能C)およびD)を続ける機能と;
F)メモリ・デバイスの前記マトリクスのページの対応する諸セットであって各セットごとに少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥を含む諸セットに記憶されている入力データを、前記入力データによってまだ占められていない、メモリ・デバイスの前記マトリクスのページの対応する諸セットにコピーし、その際、欠陥のある個別ページの入力データをメモリ・デバイスの前記マトリクスからではなく前記追加的なメモリ・デバイスに記憶されている対応する個別ページのデータから取る、機能。
a)「ページ」値についてのレジスタ配列を無効な値で初期化する(図5は、フラッシュ・ブロックBLNO=2についての欠陥ページを含む対応するページ・レジスタ配列を示している;該ページ・レジスタは、BLNO=2に関する諸行について列PGNOからの対応するページ番号値を含む);
b)欠陥リストからの最初の有効な「ブロック」値BLNOを「基準ブロック」値とする;
c)ページ・レジスタ配列中の適切なフィールドに欠陥リストからの対応する「ページ」値をコピーする;
d)次の欠陥リスト・エントリーを解析する;
e)現在の「ブロック」値BLNOが「基準ブロック」値に等しい場合、ステップc)に進み、そうでない場合、ステップd)に進む;
f)欠陥リストの終わりに達するまでステップc)ないしe)をループする。
g)前記ビットマップについてかつある「デバイス・カウンタ」についてのポインタを初期化する;
h)ポインタをページ・レジスタ配列のために初期化する。ビットマップ・レジスタを0で初期化する;
i)ページ・レジスタ配列における単一のセルをアドレッシングする;
j)その内容が有効である場合、ステップk)に進み、そうでない場合、ステップl)に進む;
k)対応するビットマップ(欠陥リスト中に記憶されている)からNビットをロードし、それを対応するビットマップ・レジスタ値と論理的にORする(N=バス数);
l)ページ・レジスタ配列の終わりに達するまでは、ページ・レジスタ配列ポインタをインクリメントし、ステップi)に進む;
m)ビットマップ・レジスタ値が0に等しい場合、ビットマップの終わりに達するまでは、ビットマップ・ポインタおよび「デバイス・カウンタ」をインクリメントしてステップh)に進む。ビットマップ・レジスタ値が0に等しくない場合には、以下のステップn)ないしu)を開始する。
n)「バス・カウント」およびページ・レジスタ配列のためのポインタを初期化する;
o)有効な値を求めてページ・レジスタ配列(図5)を読む;
p)「バス・カウント」がポイントしているビットマップ・レジスタ中のビットを解析する:そのビットが0に等しい場合、「バス・カウント」をインクリメントしてステップo)に進み、そのビットが1に等しい場合、ステップq)に進む;
q)0からステップo)で読まれた値から1を引いた値までのすべてのページ値について、フラッシュ・ページを、欠陥のあるフラッシュ・ブロックから新しいフラッシュ・ブロックにコピーする。基準フラッシュ・デバイス番号は、値「デバイス・カウンタ」に対応し、基準バス番号は値「バス・カウント」に対応する;
r)ステップo)で読まれたページ値について、対応するフラッシュ・ページ・データを、追加的なメモリ・バッファAMBから新しいフラッシュ・ブロックにコピーする。基準フラッシュ・デバイス番号は値「デバイス・カウンタ」に対応し、基準バス番号は値「バス・カウント」に対応する;
s)ページ・レジスタ配列の終わりに達するまで、ページ・レジスタ配列についてのポインタをインクリメントしてステップo)に進む;
t)適切なデバイスについての「ブロック・リマッピング・テーブル」を更新し、欠陥リスト中の対応するブロック・エントリーを無効とマークする;
u)ステップa)に進む。
Claims (8)
- 高速入力データを第一の型のメモリ・デバイスのマトリクス中に記録する方法であって、前記マトリクスは、行当たり少なくとも二つのメモリ・デバイスおよび列当たり少なくとも二つのメモリ・デバイスを含み、ここで、ある行の諸メモリ・デバイス(DEV0,DEV1,DEV2)は共通のバス(B0)に接続され、前記マトリクスの各行には別個の共通バス(B0,B1,B2)が割り当てられており、前記メモリ・デバイスはそれぞれ、内部的に複数ページに構成されており、それらのページに入力データが逐次的な仕方で書き込まれることができ、前記第一の型のメモリ・デバイスに書き込むとき、前記メモリ・デバイスの種々の位置に欠陥(5、5a、5b、5c)が生じることがあり、当該方法は:
A)前記諸メモリ・デバイスの同じ現在ページにおいて、メモリ・デバイスの第一列(DEV0)から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの最初のセクションを書き込み、前記第一の型とは異なる第二の型の追加的なメモリ・デバイス(AMB)の対応するセクション内にも入力データのこの最初のセクションを書き込むステップと;
B)入力データの前記最初のセクションを前記諸メモリ・デバイスの前記現在ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥(5、5a、5b、5c)が生じたかどうかを検査する(CTRLU)ステップと;
C)前記諸メモリ・デバイスの後続ページにおいて、メモリ・デバイスの第一列から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの後続セクションを書き込み、
先のステップで欠陥がみつからなかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの同じセクションにも書き込み、
先のステップで欠陥がみつかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの後続の対応するセクション内にも書き込むステップと;
D)入力データの前記後続セクションを前記後続ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥(5、5a、5b、5c)が生じたかどうかを検査する(CTRLU)ステップと;
E)入力データのすべてのセクションがメモリ・デバイスの前記マトリクスに、および前記追加的なメモリ・デバイス(AMB)に書き込まれるまで、ステップC)およびD)を続けるステップと;
F)メモリ・デバイスの前記マトリクスのページの対応する諸セット(SOP)であって各セットごとに少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥を含む諸セットに記憶されている入力データを、前記入力データによってまだ占められていない、メモリ・デバイスの前記マトリクスのページの対応する諸セット(FSOP)にコピーし、その際、欠陥のある個別ページの入力データをメモリ・デバイスの前記マトリクスからではなく前記追加的なメモリ・デバイス(AMB)に記憶されている対応する個別ページのデータから取る、ステップとを特徴とする、
方法。 - 高速入力データを第一の型のメモリ・デバイスのマトリクス中に記録する装置であって、前記マトリクスは、行当たり少なくとも二つのメモリ・デバイスおよび列当たり少なくとも二つのメモリ・デバイスを含み、ここで、ある行の諸メモリ・デバイス(DEV0,DEV1,DEV2)は共通のバス(B0)に接続され、前記マトリクスの各行には別個の共通バス(B0,B1,B2)が割り当てられており、前記メモリ・デバイスはそれぞれ、内部的に複数ページに構成されており、それらのページに入力データが逐次的な仕方で書き込まれることができ、前記第一の型のメモリ・デバイスに書き込むとき、前記メモリ・デバイスの種々の位置に欠陥(5、5a、5b、5c)が生じることがあり、当該装置は、前記第一の型とは異なる第二の型の追加的なメモリ・デバイス(AMB)および以下の機能を実行するよう適応された手段(CTRLU、BS0、BS1、BS2)を含んでおり、以下の機能とは:
A)前記諸メモリ・デバイスの同じ現在ページにおいて、メモリ・デバイスの第一列(DEV0)から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの最初のセクションを書き込み、前記追加的なメモリ・デバイス(AMB)の対応するセクション内にも入力データのこの最初のセクションを書き込む機能と;
B)入力データの前記最初のセクションを前記諸メモリ・デバイスの前記現在ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥(5、5a、5b、5c)が生じたかどうかを検査する機能と;
C)前記諸メモリ・デバイスの後続ページにおいて、メモリ・デバイスの第一列から始まって一列ずつ、前記共通バスを使って、多重化された仕方で入力データの後続セクションを書き込み、
上記の機能で欠陥がみつからなかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの同じセクションにも書き込み、
上記の機能で欠陥がみつかった場合には、入力データのこの後続セクションを、前記追加的なメモリ・デバイスの後続の対応するセクション内にも書き込む機能と;
D)入力データの前記後続セクションを前記後続ページに書き込んでいる間に少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥(5、5a、5b、5c)が生じたかどうかを検査する機能と;
E)入力データのすべてのセクションがメモリ・デバイスの前記マトリクスに、および前記追加的なメモリ・デバイス(AMB)に書き込まれるまで、機能C)およびD)を続ける機能と;
F)メモリ・デバイスの前記マトリクスのページの対応する諸セット(SOP)であって各セットごとに少なくとも一つのメモリ・デバイス中の少なくとも一つの欠陥を含む諸セットに記憶されている入力データを、前記入力データによってまだ占められていない、メモリ・デバイスの前記マトリクスのページの対応する諸セット(FSOP)にコピーし、その際、欠陥のある個別ページの入力データをメモリ・デバイスの前記マトリクスからではなく前記追加的なメモリ・デバイス(AMB)に記憶されている対応する個別ページのデータから取る、機能である、
装置。 - 前記第一の型のメモリ・デバイスがフラッシュ・メモリである、請求項1記載の方法または請求項2記載の装置。
- 前記欠陥が、各欠陥についての対応するページ、対応するメモリ・デバイスおよび対応するバスについての情報項目を含む欠陥リストに記憶される、請求項1記載の方法または請求項2記載の装置。
- 前記欠陥が、各欠陥についての対応するブロック、対応するページ、対応するメモリ・デバイスおよび対応するバスについての情報項目を含む欠陥リストに記憶される、請求項3記載の方法または装置。
- 請求項5記載の方法または装置であって、フラッシュ・ブロックの欠陥フラッシュ・ページの判別が:
a)「ページ」値についてのレジスタ配列を無効な値で初期化し;
b)前記欠陥リストからの最初の有効な「ブロック」値BLNOを「基準ブロック」値とし;
c)前記ページ・レジスタ配列中の適切なフィールドに前記欠陥リストからの対応する「ページ」値をコピーし;
d)次の欠陥リスト・エントリーを解析し;
e)現在の「ブロック」値BLNOが「基準ブロック」値に等しい場合、ステップc)に進み、そうでない場合、ステップd)に進み;
f)前記欠陥リストの終わりに達するまでステップc)ないしe)を続ける、
ようにして行われる、方法または装置。 - 請求項6記載の方法または装置であって、ステップc)において処理されたページ・エントリーについてのビットマップを記憶するためのビットマップ・レジスタが生成され、これらのページのためのビットマップのNビット毎が、逐次的な処理順序(PRO)で処理され、前記ビットマップ・レジスタは、非欠陥フラッシュ・デバイスをショートカットするために使われ、前記ビットマップ・レジスタの生成は:
g)前記ビットマップについてかつある「デバイス・カウンタ」についてのポインタを初期化し;
h)前記ページ・レジスタ配列についてのポインタを初期化し、前記ビットマップ・レジスタを0で初期化し;
i)前記ページ・レジスタ配列における単一のセルをアドレッシングし;
j)その内容が有効である場合、ステップk)に進み、そうでない場合、ステップl)に進み;
k)前記欠陥リスト中に記憶されている対応するビットマップからNビットをロードし、それを対応するビットマップ・レジスタ値と論理的にORし;
l)前記ページ・レジスタ配列の終わりに達するまでは、ページ・レジスタ配列ポインタをインクリメントし、ステップi)に進み;
m)前記ビットマップ・レジスタ値が0に等しい場合、ビットマップの終わりに達するまでは、前記ビットマップ・ポインタおよび前記「デバイス・カウンタ」をインクリメントしてステップh)に進む、
ようにして行われる、方法または装置。 - 請求項7記載の方法または装置であって、ステップm)で、前記ビットマップ・レジスタ値が0に等しくない場合には、欠陥フラッシュ・デバイス中の欠陥ブロックについてのバスを判別し、対応するフラッシュ・ページをコピーするために、以下のステップ、すなわち:
n)「バス・カウント」および前記ページ・レジスタ配列のためのポインタを初期化し;
o)有効な値を求めて前記ページ・レジスタ配列を読み;
p)「バス・カウント」がポイントしている前記ビットマップ・レジスタ中のビットを解析し:そのビットが0に等しい場合、「バス・カウント」をインクリメントしてステップo)に進み、そのビットが1に等しい場合、ステップq)に進み;
q)0からステップo)で読まれた値から1を引いた値までのすべてのページ値について、フラッシュ・ページを、欠陥のあるフラッシュ・ブロックから新しいフラッシュ・ブロックにコピーし、ここで、基準フラッシュ・デバイス番号は、値「デバイス・カウンタ」に対応し、基準バス番号は値「バス・カウント」に対応し;
r)ステップo)で読まれたページ値について、対応するフラッシュ・ページ・データを、前記追加的なメモリ・バッファ(AMB)から新しいフラッシュ・ブロックにコピーし、ここで、基準フラッシュ・デバイス番号は値「デバイス・カウンタ」に対応し、基準バス番号は値「バス・カウント」に対応し;
s)前記ページ・レジスタ配列の終わりに達するまでは、前記ページ・レジスタ配列についてのポインタをインクリメントしてステップo)に進み;
t)適切なデバイスについての「ブロック・リマッピング・テーブル」を更新し、前記欠陥リスト中の対応するブロック・エントリーを無効とマークし;
u)請求項6記載のステップa)に進む、
ステップが実行される、方法または装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06090010A EP1808863A1 (en) | 2006-01-16 | 2006-01-16 | Method and apparatus for recording high-speed input data into a matrix of memory devices |
EP06090010.7 | 2006-01-16 | ||
PCT/EP2006/069265 WO2007080031A1 (en) | 2006-01-16 | 2006-12-04 | Method and apparatus for recording high-speed input data into a matrix of memory devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009524127A true JP2009524127A (ja) | 2009-06-25 |
JP2009524127A5 JP2009524127A5 (ja) | 2010-01-07 |
JP5160448B2 JP5160448B2 (ja) | 2013-03-13 |
Family
ID=36763177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008549800A Expired - Fee Related JP5160448B2 (ja) | 2006-01-16 | 2006-12-04 | 高速入力データをメモリ・デバイスのマトリクスに記録する方法および装置 |
Country Status (12)
Country | Link |
---|---|
US (1) | US7802152B2 (ja) |
EP (2) | EP1808863A1 (ja) |
JP (1) | JP5160448B2 (ja) |
KR (1) | KR101261671B1 (ja) |
CN (1) | CN101361137B (ja) |
AT (1) | ATE430364T1 (ja) |
AU (1) | AU2006334660B2 (ja) |
CA (1) | CA2636237C (ja) |
DE (1) | DE602006006600D1 (ja) |
RU (1) | RU2417461C2 (ja) |
TW (1) | TWI403896B (ja) |
WO (1) | WO2007080031A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101715145B (zh) | 2008-10-06 | 2012-08-15 | 辉达公司 | 利用级联存储器评估处理能力的设备和方法 |
US7945822B1 (en) * | 2009-04-27 | 2011-05-17 | Netapp, Inc. | Storing data to multi-chip low-latency random read memory device using non-aligned striping |
EP2270662A1 (en) * | 2009-06-29 | 2011-01-05 | Thomson Licensing | Method and apparatus for dealing with write errors when writing information data into flash memory devices |
EP2388706A1 (en) * | 2010-05-21 | 2011-11-23 | Thomson Licensing | Method and system for real-time streaming and storage |
KR102072449B1 (ko) | 2012-06-01 | 2020-02-04 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법 |
US9026893B1 (en) * | 2012-12-13 | 2015-05-05 | Western Digital Technologies, Inc. | Dynamically assigning inactive pages not used in Reed-Solomon code in non-volatile solid-state storage array |
US9502139B1 (en) | 2012-12-18 | 2016-11-22 | Intel Corporation | Fine grained online remapping to handle memory errors |
US9286176B1 (en) | 2013-11-08 | 2016-03-15 | Western Digital Technologies, Inc. | Selective skipping of blocks in an SSD |
US10120816B2 (en) * | 2016-07-20 | 2018-11-06 | Sandisk Technologies Llc | Bad column management with data shuffle in pipeline |
CN107423159B (zh) * | 2017-07-11 | 2019-06-28 | 华中科技大学 | 一种基于闪存错误模式提升ldpc译码性能的方法 |
CN107395214B (zh) * | 2017-07-12 | 2019-06-28 | 华中科技大学 | 一种基于闪存页错误特性降低ldpc译码延迟的方法 |
CN107391299B (zh) * | 2017-07-17 | 2019-06-18 | 华中科技大学 | 一种提升闪存存储系统读性能的方法 |
US11475102B2 (en) * | 2019-02-21 | 2022-10-18 | Samsung Electronics Co., Ltd. | Adaptive matrix multiplication accelerator for machine learning and deep learning applications |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05282887A (ja) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ装置 |
US5864661A (en) * | 1994-05-10 | 1999-01-26 | Kabushiki Kaisha Toshiba | IC memory card having flash memory |
US20030196029A1 (en) * | 1993-10-01 | 2003-10-16 | Fujitsu Limited | Method of writing, erasing, and controlling memory for memory device |
US20040030957A1 (en) * | 2002-08-12 | 2004-02-12 | Sitaram Yadavalli | Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations |
US20050169045A1 (en) * | 1991-11-26 | 2005-08-04 | Hajime Yamagami | Storage device employing a flash memory |
WO2005111812A1 (ja) * | 2004-05-19 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置のためのエラー訂正方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5708771A (en) * | 1995-11-21 | 1998-01-13 | Emc Corporation | Fault tolerant controller system and method |
KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
KR100532413B1 (ko) * | 2002-12-02 | 2005-12-02 | 삼성전자주식회사 | 플래시 메모리 보호 장치 및 방법 |
US20040153902A1 (en) * | 2003-01-21 | 2004-08-05 | Nexflash Technologies, Inc. | Serial flash integrated circuit having error detection and correction |
KR100543447B1 (ko) * | 2003-04-03 | 2006-01-23 | 삼성전자주식회사 | 에러정정기능을 가진 플래쉬메모리장치 |
US7392436B2 (en) * | 2003-05-08 | 2008-06-24 | Micron Technology, Inc. | Program failure recovery |
US7606993B2 (en) * | 2003-06-10 | 2009-10-20 | Tdk Corporation | Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory |
JP4595342B2 (ja) * | 2004-02-19 | 2010-12-08 | 日本電気株式会社 | 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム |
KR100845526B1 (ko) * | 2006-10-19 | 2008-07-10 | 삼성전자주식회사 | 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법 |
-
2006
- 2006-01-16 EP EP06090010A patent/EP1808863A1/en not_active Withdrawn
- 2006-12-04 DE DE602006006600T patent/DE602006006600D1/de active Active
- 2006-12-04 RU RU2008133604/08A patent/RU2417461C2/ru not_active IP Right Cessation
- 2006-12-04 JP JP2008549800A patent/JP5160448B2/ja not_active Expired - Fee Related
- 2006-12-04 CN CN200680051134XA patent/CN101361137B/zh not_active Expired - Fee Related
- 2006-12-04 CA CA2636237A patent/CA2636237C/en not_active Expired - Fee Related
- 2006-12-04 AU AU2006334660A patent/AU2006334660B2/en not_active Ceased
- 2006-12-04 US US12/087,708 patent/US7802152B2/en not_active Expired - Fee Related
- 2006-12-04 AT AT06830331T patent/ATE430364T1/de not_active IP Right Cessation
- 2006-12-04 WO PCT/EP2006/069265 patent/WO2007080031A1/en active Application Filing
- 2006-12-04 EP EP06830331A patent/EP1974354B1/en not_active Not-in-force
-
2007
- 2007-01-05 TW TW096100387A patent/TWI403896B/zh not_active IP Right Cessation
-
2008
- 2008-07-11 KR KR1020087016898A patent/KR101261671B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050169045A1 (en) * | 1991-11-26 | 2005-08-04 | Hajime Yamagami | Storage device employing a flash memory |
JPH05282887A (ja) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ装置 |
US20030196029A1 (en) * | 1993-10-01 | 2003-10-16 | Fujitsu Limited | Method of writing, erasing, and controlling memory for memory device |
US5864661A (en) * | 1994-05-10 | 1999-01-26 | Kabushiki Kaisha Toshiba | IC memory card having flash memory |
US20040030957A1 (en) * | 2002-08-12 | 2004-02-12 | Sitaram Yadavalli | Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations |
WO2005111812A1 (ja) * | 2004-05-19 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置のためのエラー訂正方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200739341A (en) | 2007-10-16 |
AU2006334660A1 (en) | 2007-07-19 |
EP1974354A1 (en) | 2008-10-01 |
RU2417461C2 (ru) | 2011-04-27 |
ATE430364T1 (de) | 2009-05-15 |
JP5160448B2 (ja) | 2013-03-13 |
TWI403896B (zh) | 2013-08-01 |
CA2636237C (en) | 2014-07-08 |
CA2636237A1 (en) | 2007-07-19 |
KR20080092364A (ko) | 2008-10-15 |
US20090083591A1 (en) | 2009-03-26 |
CN101361137A (zh) | 2009-02-04 |
CN101361137B (zh) | 2011-06-22 |
EP1808863A1 (en) | 2007-07-18 |
AU2006334660B2 (en) | 2011-08-25 |
RU2008133604A (ru) | 2010-02-27 |
DE602006006600D1 (de) | 2009-06-10 |
WO2007080031A1 (en) | 2007-07-19 |
KR101261671B1 (ko) | 2013-05-06 |
US7802152B2 (en) | 2010-09-21 |
EP1974354B1 (en) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5160448B2 (ja) | 高速入力データをメモリ・デバイスのマトリクスに記録する方法および装置 | |
US8301825B2 (en) | Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus | |
TWI441189B (zh) | 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術 | |
JP2009524127A5 (ja) | ||
US9111643B2 (en) | Method and apparatus for repairing defective memory cells | |
JPH0822417A (ja) | 回復可能なセット連想キャッシュ | |
US9514843B2 (en) | Methods for accessing a storage unit of a flash memory and apparatuses using the same | |
CN100492323C (zh) | 对缓存内容进行保护的方法和装置以及缓存控制器 | |
US8468384B2 (en) | Method and apparatus for dealing with write errors when writing information data into memory devices | |
US4445191A (en) | Data word handling enhancement in a page oriented named-data hierarchical memory system | |
CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 | |
JPH05342113A (ja) | 組み込み型システムのramの故障検出方法 | |
JPS60151747A (ja) | マイクロプログラム制御装置 | |
JPS60103597A (ja) | Icメモリテストシステムにおける機能テスト結果格納方式 | |
WO2008087082A9 (en) | Method and apparatus for recording data into a matrix of memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5160448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |