TWI403896B - 第一型記憶裝置的矩陣高速輸入資料之記錄方法 - Google Patents

第一型記憶裝置的矩陣高速輸入資料之記錄方法 Download PDF

Info

Publication number
TWI403896B
TWI403896B TW096100387A TW96100387A TWI403896B TW I403896 B TWI403896 B TW I403896B TW 096100387 A TW096100387 A TW 096100387A TW 96100387 A TW96100387 A TW 96100387A TW I403896 B TWI403896 B TW I403896B
Authority
TW
Taiwan
Prior art keywords
page
memory device
flash
value
input data
Prior art date
Application number
TW096100387A
Other languages
English (en)
Other versions
TW200739341A (en
Inventor
Thomas Brune
Jens Peter Wittenburg
Original Assignee
Thomson Licensing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing filed Critical Thomson Licensing
Publication of TW200739341A publication Critical patent/TW200739341A/zh
Application granted granted Critical
Publication of TWI403896B publication Critical patent/TWI403896B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Description

第一型記憶裝置的矩陣高速輸入資料之記錄方法
本發明係關於把高速輸入資料記錄於記憶器裝置矩陣內之方法和裝置。
為記錄或重放即時數位高帶寬視頻訊號，例如HDTV、HD前進訊號或HD軟片捕獲訊號，需要非常快速記憶體。為儲存流送HD視頻資料，可用反及快閃(NAND FLASH)記憶器為本之系統。快閃記憶器裝置是以頁導向模態，在實體上存取，於是一「頁」含有例如1024資料字組和相關改錯碼(ecc)。對特殊快閃記憶器之抹除操作，只對某一尺寸資料段進行。此等資料段以下稱「快閃段」。快閃段由例如64頁組成。
反及快閃記憶器有二基本缺點：－書寫存取相當低；－有未遮蔽之製造瑕疵，且在其使用壽命當中，甚至有更多瑕疵。所需錯誤處理是使用者的責任。此對等數記憶器型亦然。
由於快閃記憶器裝置(例如反及裝置)內瑕疵之檢測，係例如在抹除操作當中發生，故一頁內的瑕疵會使整個快閃段不穩定。如此之瑕疵快閃段為檔案系統所不能用。此等瑕疵之處理，完全是使用者的責任。
已知使用冗贅碼，像Reed－Solomon，於此類錯誤處理，但還有其他缺點，像高度動態時間消耗對照即時行為。
例如，下列反及快閃記憶器已上市：三星K9K2G16U0M－YCB000(2 Gbit,16 bit導向)、K9W4G08U0M－YCB000(4 Gbit,8 bit導向)、東芝TH58NVG2S3BFT00(4 Gbit,8 bit導向)、MICRON MT29G08AAxxx(2 Gbit,8 bit導向)、MT29G16AAxxx(2 Gbit,16 bit導向)、三星K9K4G08(4 Gbit,8 bit導向)。
本發明可用於高清晰度流送視頻資料即時記錄於反及快閃記憶器為本之裝置。使用快閃裝置，並即時以高資料輸貫率記錄，會分別造成大檔案或摘取。重點是要有資料，並為動態瑕疵進行有效處理，從故障快閃段再映射於自由快閃段。今日最反及快閃應用，是Reed－Solomon錯誤處理，而非即時能力。
本發明所要解決的問題，是提供資源和效益有效演算，將快閃裝置內操作時發生的瑕疵再映射，以支持低功率消耗，短期操作時間和即時能力。此問題是以申請專利範圍第1項揭示之方法解決。利用此方法之裝置載於申請專利範圍第2項。
按照本發明，高速輸入資料是以多工化方式書寫於複數快閃裝置的矩陣內。進行列表處理，盡量簡單而快速，單數快閃裝置的快閃段之瑕疵頁，定址於矩陣建築內。以循序方式書寫時，矩陣全部快閃裝置的現時快閃裝置頁之資料內容，亦複製於附加記憶緩衝器內之相對應儲存面積。俟現時系列頁已無誤書寫於快閃裝置後，附加記憶緩衝器內的相對應儲存面積即施能，以後繼頁資料改寫。在一或以上快閃裝置內，於現實頁發生錯誤情況下，此等現時頁的內容即保存在附加記憶緩衝器內。
原則上，本發明方法適於把高速輸入資料記錄於第一型記憶器裝置矩陣內，該矩陣包含每橫列至少記憶器裝置，和每直行至少二記憶器裝置，其中一橫列的記憶器裝置連接至共用流路，而對該矩陣之各橫列，指定分開的共用流路，另其中該記憶器裝置各內部配置於複數頁，對該頁可按循序方式書寫輸入資料，又其中在書寫入該第一型記憶器裝置內時，在該記憶器裝置內的不同位置，會發生瑕疵，本方法包含步驟為：(A)以多工化方式把輸入資料的第一截面使用該共用流路，書寫於記憶器裝置的同樣現時頁內，從記憶器裝置的第一直行開始，逐一直行進行，此輸入資料的此第一截面亦書寫入與第一型不同的第二型附加記憶器裝置之相對應截面內；(B)核對是否在至少一記憶器裝置內發生至少一瑕疵，並把輸入資料之該第一截面，書寫入記憶器裝置的該現時頁內；(C)以多工方式把輸入資料的後續截面，使用該共用流路，書寫於記憶器裝置的後續頁內，以記憶器裝置的第一直行開始，逐一直行進行；如在前述步驟中未發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之同樣截面內；如在前述步驟中發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之後續相對應截面內；(D)核對是否在至少一記憶器裝置內發生至少一瑕疵，並把輸入資料之該後續截面，書寫入該後續頁內；(E)繼續步驟(C)和(D)，直至輸入資料之全部截面，都已書寫入該矩陣記憶器裝置和該附加記憶器裝置；(F)把該矩陣記憶器裝置的相對應集合頁內所儲存之輸入資料(該集合在至少一記憶器裝置內每集合含至少一瑕疵)，複製於該矩陣記憶器裝置內尚未被該輸入資料佔有的相對應集合頁，因而不是從該矩陣記憶器裝置，而是從該附加記憶器裝置內所儲存之相對應單頁資料，取得瑕疵單頁之輸入資料。
原則上，本發明裝置適於把高速輸入資料記錄入第一型記憶器裝置矩陣內，該矩陣包含每橫排至少二記憶器裝置，和每直行至少二記憶器裝置，其中一橫列的記憶器裝置連接至共用流路，而對該矩陣之各橫列，指定分開的共用流路，另其中該記憶器裝置各內部配置於複數頁，對該頁可按循序方式書寫輸入資料，又其中在書寫入該第一型記憶器裝置內時，在該記憶器裝置內的不同位置，會發生瑕疵，該裝置包含與該第一型不同的第二型附加記憶器裝置，以及適於進行下列功能之機構：(A)以多工化方式把輸入資料的第一截面，使用該共用流路，書寫於記憶器裝置的同樣現時頁內，從記憶器裝置的第一直行開始，逐一直行進行，此輸入資料的此第一截面亦書寫入與第一型不同的第二型附加記憶器裝置之相對應截面內；(B)核對是否在至少一記憶器裝置內發生至少一瑕疵，並把輸入資料之該第一截面，書寫入記憶器裝置的該現時頁內；(C)以多工方式把輸入資料的後續截面，使用該共用流路，書寫於記憶器裝置的後續頁內，以記憶器裝置的第一直行開始，逐一直行進行；如在前述功能中未發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之同樣截面內；如在前述功能中發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之後續相對應截面內；(D)核對是否在至少一記憶器裝置內發生至少一瑕疵，並把輸入資料之該後續截面，書寫入該後續頁內；(E)繼續功能(C)和(D)，直至輸入資料之全部截面，都已書寫入該矩陣記憶器裝置和該附加記憶器裝置；(F)把該矩陣記憶器裝置的相對應集合頁內所儲存之輸入資料(該集合在至少一記憶器裝置內每集合含至少一瑕疵)，複製於該矩陣記憶器裝置內尚未被該輸入資料佔有的相對應集合頁，因而不是從該矩陣記憶器裝置，而是從該附加記憶器裝置內所儲存之相對應單頁資料，取得瑕疵單頁之輸入資料。
本發明之有益附加具體例，載於申請專利範圍各附屬項。
即時記錄宜有快閃裝置，組織於矩陣內，利用若干流路BS0,BS1,BS2…，連接於控制器單位CTRLU，如第1圖所示。若干快閃裝置共用同樣資料流路，例如DEV0至DEV2共用流路BS0。更一般而言，共用同樣資料流路的快閃裝置數為M。矩陣內有若干此等快閃裝置/共用流路橫列時，其數為N。矩陣包含每橫列至少二記憶器裝置，以及每直行至少二記憶器裝置。控制器單位CTRLU可接收要儲存或記錄之高速輸入資料。關於「抹除」操作，反及快閃記憶器裝置1內最小之可定址單位，是快閃段2(以粗框圖示，即圖示裝置1有四個快閃段)。
關於「書寫」操作，反及快閃記憶器內之最小可定址單位為快閃頁3(圖內，各快閃段含四個快閃頁)。
在一項實施中，矩陣內快閃段總數為例如4096。各段可含64頁。
要儲存的輸入資料經多工化，並經由N並式流路，書寫於矩陣第一直行的各快閃裝置之同樣現時頁內，即裝置DEV0和配置在其下方之諸裝置。俟此現時頁已滿，後續輸入資料即書寫入矩陣第二直行的同樣現時頁內，即裝置DEV1及配置在其下方之諸裝置。此項書寫處理繼續M次，直至矩陣的全部快閃裝置之現時頁充填滿輸入資料。此狀態以快閃裝置內第二頁之斜陰影線表示。然後，書寫處理繼續以快閃裝置內的次頁(即第三頁)進行，此第三頁在第1圖內以直陰影線表示。此等諸頁形成一集合頁SOP。
為達成高速即時記錄並瑕疵修復，矩陣全部快閃裝置的現時快閃頁之資料內容，在各情況下，按循序方式，複製於附加記憶緩衝器AMB(即SRAM)，可連接至控制器單位CTRLU或諸流路，而在矩陣之一或以上快閃裝置的現時頁內發生一或以上之瑕疵，則此等資料會留存在緩衝器AMB內。
額外緩衝器AMB詳見第2圖。第1圖所示矩陣含九個快閃裝置。矩陣內裝置之第一直行，與記憶器AMB的內第一直行相關，矩陣內第二直行與記憶器AMB內第二直行相關，依此類推。記憶器AMB內一橫行，與矩陣的裝置橫列內一頁相關。
書寫於矩陣的快閃裝置之第三頁(以直陰影線表示)時，已發生錯誤或瑕疵5。所以，諸頁之原有輸入資料內容保持儲存在記憶器之相對應面積(以直陰影線表示)內，即保持儲存在AMB內，無瑕疵5。所以，當次一系列頁(即第四頁)書寫於快閃裝置內時，原有輸入資料即書寫入記憶器AMB內後續截面(即第2圖內3至6橫行)。若在任何第四頁內不發生任何瑕疵，記憶器AMB內此截面(3－6橫行)，即被次一系列頁(即第5頁)改寫。因為第十頁(即快閃裝置的第三段)內發生三個瑕疵5a,5b,5c，則此等頁的原有輸入資料內容，即無瑕疵保持儲存在記憶器AMB的相對應面積(3－6橫行)內之相對應位置5A,5B,5C。
實際上，在控制器單位CTRLU控制下，緩衝器AMB儲存故障快閃頁之未故障資料複本，但其容量遠較快閃矩陣為小。例如，RAM記憶器AMB容量，可使矩陣的各裝置內可儲存達不同的15頁之資料內容。
在即時記錄之際發生的頁錯誤(例如5,5a,5b,5c)，標示在瑕疵列表內，其瑕疵列表之條目，如第3圖所示。該條目可含段數BLNO(0…B)，頁數PGNO(0…P)，以及快閃矩陣內的裝置直行數DEV0…,DEVm。直行數內的位元BT0,BT1,…,BTn，表示其中在矩陣的橫列數(＝流路數BS0,BS1,…,BSn)，在快閃頁內已發生瑕疵或複數瑕疵。在瑕疵頁內的位置，不必儲存。
第1圖所示九個快閃裝置之瑕疵列表例，如第4圖所示。此列表可儲存在控制器單位CTRLU內。此瑕疵列表例界定第1圖矩陣內之瑕疵頁。
第一個瑕疵5位於頁數PGNO＝2內的段數BLNO＝0，並按照第三裝置直行DEV2內關於第二流路BS1之位元映圖部份BTMP。第二個瑕疵5a在頁數PGNO＝1內的段數BLNO＝2，關於第二流路BS1之第一裝置直行DEV0。
第三個瑕疵5b位於頁數PGNO＝1內的段數BLNO＝2，關於第二流路BS1之第二裝置直行DEV1。
第四個瑕疵5c位於頁數PGNO＝1內的段數BLNO＝2，關於第三流路BS2之第二裝置直行DEV1。
其他瑕疵位在頁數PGNO＝3內的段數BLNO＝2，關於第三流路BS2之第一裝置直行DEV0，以及關於第二流路BS1之第二裝置直行DEV1。
把輸入資料書寫入快閃裝置內時，快閃裝置把任何瑕疵，經流路BS0至BS2，通報到控制器單位CTRLU。
各快閃複本必須保留受到緩衝。當回收瑕疵時，宜將瑕疵在資源內分析，並以時間有效方式，支持低功率消耗，短操作時間和即時行為。目標是快閃段之內容，含一或以上之故障快閃頁，複製到同樣快閃裝置內自由快閃段的自由快閃頁之相對應集合FSOP。最後，故障快閃段必須利用例如檔案系統內的新快閃段，以邏輯方式再映射。
茲就含有關於快閃段、快閃頁、每一瑕疵的裝置和流路之資訊的瑕疵列表，進行分析之課題，詳述如下。於分析處理中，段內適當瑕疵快閃頁，要從緩衝器複製到新快閃段。段內所有其他快閃頁，要從故障快閃段複製到新快閃段。
決定快閃段之瑕疵快閃頁：(a)以無效值啟動「頁」值用之暫存器陣列(第5圖表示對快閃段BLNO＝2含有瑕疵頁的相對應頁暫存器陣列，該頁暫存器對有關BLNO＝2的橫列，含有來自直行PGNO相對應頁數值)；(b)從瑕疵列表，把第一有效「段」值BLNO，標誌為「參考段」值；(c)把相對應「頁」值，從瑕疵列表複製到頁暫存器陣列之適當圖場內；(d)分析次一瑕疵列表條目；(e)若現時「段」值BLNO等於「參考段」值，進到步驟(c)，否則到步驟(d)；(f)環行(c)至(e)，直至到達瑕疵列表結束。
第6圖表示位元映圖暫存器，用以儲存步驟(c)內所處理頁之位元映圖。此等頁之位元映圖按循序處理順序PRO(每N位元)處理。位元映圖是用來捷取非瑕疵的快閃裝置：(g)啟動位元映圖和「裝置計數器」用之指點器；(h)啟動頁暫存器陣列用之指點器，由零啟動位元映圖暫存器；(i)把單一晶格定址於頁暫存器陣列內；(j)若條目有效，前進到步驟(k)，否則到步驟(l)；(k)從相對應位元映圖(儲存於瑕疵列表內)加載N位元，並以相對應位元映圖暫存器值在邏輯上「或」(N＝流路數)；(l)遞增頁暫存器陣列指點器，並前進到步驟(i)，直至到達頁暫存器陣列結束；(m)若位元映圖暫存器值等於零，則遞增位元映圖暫存器和「裝置計數器」，並前進到步驟(h)，直至到達位元映圖結束。若位元映圖暫存器值不等於零，則開始下列步驟(n)至(u)。
第7圖按照位元映圖暫存器和位元映圖分析，說明頁更換順序。目標是決定瑕疵快閃裝置內的瑕疵段用之流路，並複製相對應快閃頁：(n)為頁暫存器陣列啟動「流路計數」和指點器；(o)閱讀頁暫存器陣列(第5圖)之有效值；(p)分析位元映圖暫存器中「流路計數」所指點之位元：若該位元等於零，遞增「流路計數」，並前進到步驟(o)，若該位元等於一，前進到步驟(q)；(q)對0和步驟(o)中所閱讀值減一之間的所有頁值，把快閃頁從故障快閃段複製到新快閃段。參考快閃裝置數相當於「裝置計數器」值，參考流路數相當於「流路計數」值；(r)對於步驟(o)內所閱讀頁值，把相對應快閃頁資料從附加記憶緩衝器AMB，複製到新快閃段。參考快閃裝置數相當於「裝置計數器」值，參考流路數相當於「流路計數」值；(s)對頁暫存器陣列遞增指點器，並前進到步驟(o)，直至到達頁暫存器陣列結束；(t)為適當裝置更新「段再映圖表」，在瑕疵列表內把相對應段條目標誌為無效；(u)前進到步驟(a)。
上述暫存器、指點器、列表和表，均可利用控制器單位CTRLU加以控制。
本發明可用於任何段導向之儲存器，在使用壽命當中受到瑕疵的影響。
BS0,BS1,BS2．．．流路
CTRLU．．．控制器單位
DEV0,DEV1,DEV2．．．記憶器裝置
AMB．．．記憶緩衝器
SOP,FSOP．．．集合頁
1．．．反及快閃記憶裝置
2．．．快閃段
3．．．快閃頁
5,5a,5b,5c．．．錯誤或瑕疵
PGNO．．．頁數
BLNO．．．段數
BTMP．．．位元映圖部份
PRO．．．循序處理順序
第1圖為快閃裝置之矩陣；第2圖為含故障快閃頁的非故障資料複本之額外緩衝器；第3圖為瑕疵列表之條目；第4圖為瑕疵列表例；第5圖為頁暫存器陣列；第6圖為位元映圖暫存器；第7圖為頁更換序列。
1．．．反及快閃記憶裝置
2．．．快閃段
3．．．快閃頁
5．．．錯誤或瑕疵

Claims (14)

  1. 一種第一型記憶器裝置的矩陣高速輸入資料之記錄方法，該矩陣包含每橫排至少二記憶器裝置，和每直行至少二記憶器裝置，其中一橫列的記憶器裝置(DEV0,DEV1,DEV2)連接至共用流路(BS0)，而對該矩陣之各橫列，指定分開的共用流路(BS0,BS1,BS2)，另其中該記憶器裝置各內部配置於複數頁，對該頁可按循序方式書寫輸入資料，又其中在書寫入該第一型記憶器裝置內時，在該記憶器裝置內的不同位置，會發生瑕疵(5,5a,5b,5c)，本方法包含步驟為：(A)以多工化方式把輸入資料的第一截面，使用該共用流路，書寫於記憶器裝置的同樣現時頁內，從記憶器裝置的第一直行(DEV0)開始，逐一直行進行，此輸入資料的此第一截面亦書寫入與第一型不同的第二型附加記憶器裝置(AMB)之相對應截面內；(B)核對是否在至少一記憶器裝置內發生至少一瑕疵(5,5a,5b,5c)，並把輸入資料之該第一截面，書寫入記憶器裝置的該現時頁內；(C)以多工方式把輸入資料的後續截面，使用該共用流路，書寫於記憶器裝置的後續頁內，以記憶器裝置的第一直行(DEV0)開始，逐一直行進行；如在前述步驟中未發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之同樣截面內；如在前述步驟中發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之後續相對應截面內；(D)核對是否在至少一記憶器裝置內發生至少一瑕疵，並把輸入資料之該後續截面，書寫入該後續頁內；(E)繼續步驟(C)和(D)，直至輸入資料之全部截面，都已書寫入該矩陣記憶器裝置和該附加記憶器裝置(AMB)；(F)把該矩陣記憶器裝置的相對應集合頁(SOP)內所儲 存之輸入資料，該集合在至少一記憶器裝置內每集合含至少一瑕疵，複製於該矩陣記憶器裝置內尚未被該輸入資料佔有的相對應集合頁(FSOP)，因而不是從該矩陣記憶器裝置，而是從該附加記憶器裝置(AMB)內所儲存之相對應單頁資料，取得瑕疵單頁之輸入資料者。
  2. 如申請專利範圍第1項之方法，其中該第一型記憶裝置為快閃記憶者。
  3. 如申請專利範圍第1項之方法，其中該瑕疵是儲存在瑕疵列表內，該列表含有關各瑕疵相對應頁、相對應記憶器裝置和相對應流路之資訊項者。
  4. 如申請專利範圍第1項之方法，其中該瑕疵是儲存在瑕疵列表內，該列表含有關各瑕疵的相對應段、相對應頁、相對應記憶器裝置和相對應流路之資訊項者。
  5. 如申請專利範圍第4項之方法，其中快閃段之瑕疵快閃頁決定如下：(a)以無效值啟動「頁」值用之暫存器陣列；(b)從瑕疵列表，把第一有效「段」值BLNO，標誌為「參考段」值；(c)把相對應「頁」值，從瑕疵列表複製到頁暫存器陣列之適當圖場內；(d)分析次一瑕疵列表條目；(e)若現時「段」值BLNO等於「參考段」值，進到步驟(c)，否則繼續步驟(d)；(f)繼續步驟(c)至(e)，直至到達瑕疵列表結束。
  6. 如申請專利範圍第5項之方法，其中發生位元映圖暫存器，用以儲存步驟(c)內所處理頁條目之位元映圖，此等頁之位元映圖之每N位元按循序處理順序(PRO)處理，該位元映圖是用來捷取非瑕疵的快閃裝置，該位元映圖暫存器發生如下：(g)啟動位元映圖和「裝置計數器」用之指點器； (h)啟動頁暫存器陣列用之指點器，由零啟動位元映圖暫存器；(i)把單一晶格定址於頁暫存器陣列內；(j)若條目有效，繼續步驟(k)，否則繼續步驟(l)；(k)從儲存於該瑕疵列表內之相對應位元映圖加載N位元，並以相對應位元映圖暫存器值在邏輯上加「或」；(l)遞增頁暫存器陣列指點器，並繼續步驟(i)，直至到達頁暫存器陣列結束；(m)若位元映圖暫存器值等於零，則遞增位元映圖暫存器和「裝置計數器」，並繼續步驟(h)，直至到達位元映圖結束者。
  7. 如申請專利範圍第6項之方法，其中若在步驟(m)內，該位元映圖暫存器值不等於零，進行如下步驟以決定瑕疵快閃裝置內的瑕疵段用之流路，並複製相對應快閃頁：(n)為頁暫存器陣列啟動「流路計數」和指點器；(o)閱讀頁暫存器陣列之有效值；(p)分析位元映圖暫存器中「流路計數」所指點之位元：若該位元等於零，遞增「流路計數」，並繼續步驟(o)，若該位元等於一，繼續步驟(q)；(q)對0和步驟(o)中所閱讀值減一之間的所有頁值，把快閃頁從故障快閃段複製到新快閃段，於是參考快閃裝置數相當於「裝置計數器」值，參考流路數相當於「流路計數」值；(r)對於步驟(o)內所閱讀頁值，把相對應快閃頁資料從附加記憶緩衝器(AMB)，複製到新快閃段，參考快閃裝置數相當於「裝置計數器」值，參考流路數相當於「流路計數」值；(s)對頁暫存器陣列遞增指點器，並繼續步驟(o)，直至到達頁暫存器陣列結束；(t)為適當裝置更新「段再映圖表」，在瑕疵列表內把相對應段條目標誌為無效； (u)繼續申請專利範圍第5項之步驟(a)者。
  8. 一種第一型記憶裝置的矩陣高速輸入資料之記錄裝置，該矩陣包含每橫排至少二記憶器裝置，和每直行至少二記憶器裝置，其中一橫列的記憶器裝置(DEV0,DEV1,DEV2)連接至共用流路(BS0)，而對該矩陣之各橫列，指定分開的共用流路(BS0,BS1,BS2)，另其中該記憶器裝置各內部配置於複數頁，對該頁可按循序方式書寫輸入資料，又其中在書寫入該第一型記憶器裝置內時，在該記憶器裝置內的不同位置，會發生瑕疵(5,5a,5b,5c)，該裝置包含與該第一型不同的第二型附加記憶器裝置(AMB)，以及適於進行下列功能之機構(BS0,BS1,BS2)：(A)以多工化方式把輸入資料的第一截面，使用該共用流路，書寫於記憶器裝置的同樣現時頁內，從記憶器裝置的第一直行(DEV0)開始，逐一直行進行，此輸入資料的此第一截面亦書寫入該附加記憶器裝置(AMB)之相對應截面內；(B)核對是否在至少一記憶器裝置內發生至少一瑕疵(5,5a,5b,5c)，並把輸入資料之該第一截面，書寫入記憶器裝置的該現時頁內；(C)以多工方式把輸入資料的後續截面，使用該共用流路，書寫於記憶器裝置的後續頁內，以記憶器裝置的第一直行(DEV0)開始，逐一直行進行；如在前述功能中未發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之同樣截面內；如在前述功能中發現瑕疵，也把輸入資料的此後續截面，書寫入該附加記憶器裝置之後續相對應截面內；(D)核對是否在至少一記憶器裝置內發生至少一瑕疵(5,5a,5b,5c)，並把輸入資料之該後續截面，書寫入該後續頁內；(E)繼續功能(C)和(D)，直至輸入資料之全部截面，都已 書寫入該矩陣記憶器裝置和該附加記憶器裝置(AMB)；(F)把該矩陣記憶器裝置的相對應集合頁(SOP)內所儲存之輸入資料，該集合在至少一記憶器裝置內每集合含至少一瑕疵，複製於該矩陣記憶器裝置內尚未被該輸入資料佔有的相對應集合頁(FSOP)，因而不是從該矩陣記憶器裝置，而是從該附加記憶器裝置(AMB)內所儲存之相對應單頁資料，取得瑕疵單頁之輸入資料者。
  9. 如申請專利範圍第8項之裝置，其中第一型記憶裝置為快閃記憶者。
  10. 如申請專利範圍第8項之裝置，其中該瑕疵是儲存在瑕疵列表內，該列表含有關各瑕疵相對應頁、相對應記憶器裝置和相對應流路之資訊項者。
  11. 如申請專利範圍第8項之裝置，其中該瑕疵是儲存在瑕疵列表內，該列表含有關各瑕疵的相對應段、相對應頁、相對應記憶器裝置和相對應流路之資訊項者。
  12. 如申請專利範圍第11項之裝置，其中快閃段之瑕疵快閃頁決定如下：(a)以無效值啟動「頁」值用之暫存器陣列；(b)從瑕疵列表，把第一有效「段」值BLNO，標誌為「參考段」值；(c)把相對應「頁」值，從瑕疵列表複製到頁暫存器陣列之適當圖場內；(d)分析次一瑕疵列表條目；(e)若現時「段」值BLNO等於「參考段」值，進到步驟(c)，否則繼續步驟(d)；(f)繼續步驟(c)至(e)，直至到達瑕疵列表結束。
  13. 如申請專利範圍第12項之裝置，其中發生位元映圖暫存器，用以儲存步驟(c)內所處理頁條目之位元映圖，此等頁之位元映圖之每N位元按循序處理順序(PRO)處理，該位元映 圖是用來捷取非瑕疵的快閃裝置，該位元映圖暫存器發生如下：(g)啟動位元映圖和「裝置計數器」用之指點器；(h)啟動頁暫存器陣列用之指點器，由零啟動位元映圖暫存器；(i)把單一晶格定址於頁暫存器陣列內；(j)若條目有效，繼續步驟(k)，否則繼續步驟(l)；(k)從儲存於該瑕疵列表內之相對應位元映圖加載N位元，並以相對應位元映圖暫存器值在邏輯上加「或」；(l)遞增頁暫存器陣列指點器，並繼續步驟(i)，直至到達頁暫存器陣列結束；(m)若位元映圖暫存器值等於零，則遞增位元映圖暫存器和「裝置計數器」，並繼續步驟(h)，直至到達位元映圖結束者。
  14. 如申請專利範圍第13項之裝置，其中若在步驟(m)內，該位元映圖暫存器值不等於零，進行如下步驟以決定瑕疵快閃裝置內的瑕疵段用之流路，並複製相對應快閃頁：(n)為頁暫存器陣列啟動「流路計數」和指點器；(o)閱讀頁暫存器陣列之有效值；(p)分析位元映圖暫存器中「流路計數」所指點之位元：若該位元等於零，遞增「流路計數」，並繼續步驟(o)，若該位元等於一，繼續步驟(q)；(q)對0和步驟(o)中所閱讀值減一之間的所有頁值，把快閃頁從故障快閃段複製到新快閃段，於是參考快閃裝置數相當於「裝置計數器」值，參考流路數相當於「流路計數」值；(r)對於步驟(o)內所閱讀頁值，把相對應快閃頁資料從附加記憶緩衝器(AMB)，複製到新快閃段，參考快閃裝置數相當於「裝置計數器」值，參考流路數相當於「流路計數」值；(s)對頁暫存器陣列遞增指點器，並繼續步驟(o)，直至 到達頁暫存器陣列結束；(t)為適當裝置更新「段再映圖表」，在瑕疵列表內把相對應段條目標誌為無效；(u)繼續申請專利範圍第12項之步驟(a)者。
TW096100387A 2006-01-16 2007-01-05 第一型記憶裝置的矩陣高速輸入資料之記錄方法 TWI403896B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP06090010A EP1808863A1 (en) 2006-01-16 2006-01-16 Method and apparatus for recording high-speed input data into a matrix of memory devices

Publications (2)

Publication Number Publication Date
TW200739341A TW200739341A (en) 2007-10-16
TWI403896B true TWI403896B (zh) 2013-08-01

Family

ID=36763177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096100387A TWI403896B (zh) 2006-01-16 2007-01-05 第一型記憶裝置的矩陣高速輸入資料之記錄方法

Country Status (12)

Country Link
US (1) US7802152B2 (zh)
EP (2) EP1808863A1 (zh)
JP (1) JP5160448B2 (zh)
KR (1) KR101261671B1 (zh)
CN (1) CN101361137B (zh)
AT (1) ATE430364T1 (zh)
AU (1) AU2006334660B2 (zh)
CA (1) CA2636237C (zh)
DE (1) DE602006006600D1 (zh)
RU (1) RU2417461C2 (zh)
TW (1) TWI403896B (zh)
WO (1) WO2007080031A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715145B (zh) 2008-10-06 2012-08-15 辉达公司 利用级联存储器评估处理能力的设备和方法
US7945822B1 (en) * 2009-04-27 2011-05-17 Netapp, Inc. Storing data to multi-chip low-latency random read memory device using non-aligned striping
EP2270662A1 (en) * 2009-06-29 2011-01-05 Thomson Licensing Method and apparatus for dealing with write errors when writing information data into flash memory devices
EP2388706A1 (en) * 2010-05-21 2011-11-23 Thomson Licensing Method and system for real-time streaming and storage
KR102072449B1 (ko) 2012-06-01 2020-02-04 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법
US9026893B1 (en) * 2012-12-13 2015-05-05 Western Digital Technologies, Inc. Dynamically assigning inactive pages not used in Reed-Solomon code in non-volatile solid-state storage array
US9502139B1 (en) 2012-12-18 2016-11-22 Intel Corporation Fine grained online remapping to handle memory errors
US9286176B1 (en) 2013-11-08 2016-03-15 Western Digital Technologies, Inc. Selective skipping of blocks in an SSD
US10120816B2 (en) * 2016-07-20 2018-11-06 Sandisk Technologies Llc Bad column management with data shuffle in pipeline
CN107423159B (zh) * 2017-07-11 2019-06-28 华中科技大学 一种基于闪存错误模式提升ldpc译码性能的方法
CN107395214B (zh) * 2017-07-12 2019-06-28 华中科技大学 一种基于闪存页错误特性降低ldpc译码延迟的方法
CN107391299B (zh) * 2017-07-17 2019-06-18 华中科技大学 一种提升闪存存储系统读性能的方法
US11475102B2 (en) * 2019-02-21 2022-10-18 Samsung Electronics Co., Ltd. Adaptive matrix multiplication accelerator for machine learning and deep learning applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887270A (en) * 1995-11-21 1999-03-23 Emc Corporation Fault tolerant controller system and method
CN1389790A (zh) * 2001-06-04 2003-01-08 三星电子株式会社 闪速存储器管理方法
US20050185476A1 (en) * 2004-02-19 2005-08-25 Nec Corporation Method of data writing to and data reading from storage device and data storage system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347051B2 (en) * 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
JP3267320B2 (ja) * 1992-03-31 2002-03-18 株式会社東芝 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み／消去方法
JP3154892B2 (ja) * 1994-05-10 2001-04-09 株式会社東芝 Ｉｃメモリカードおよびそのｉｃメモリカードの検査方法
US7168010B2 (en) * 2002-08-12 2007-01-23 Intel Corporation Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations
KR100532413B1 (ko) * 2002-12-02 2005-12-02 삼성전자주식회사 플래시 메모리 보호 장치 및 방법
US20040153902A1 (en) * 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
US7392436B2 (en) * 2003-05-08 2008-06-24 Micron Technology, Inc. Program failure recovery
US7606993B2 (en) * 2003-06-10 2009-10-20 Tdk Corporation Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory
JP4722839B2 (ja) * 2004-05-19 2011-07-13 パナソニック株式会社 メモリ制御回路、不揮発性記憶装置及びメモリ制御方法
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887270A (en) * 1995-11-21 1999-03-23 Emc Corporation Fault tolerant controller system and method
CN1389790A (zh) * 2001-06-04 2003-01-08 三星电子株式会社 闪速存储器管理方法
US20050185476A1 (en) * 2004-02-19 2005-08-25 Nec Corporation Method of data writing to and data reading from storage device and data storage system

Also Published As

Publication number Publication date
TW200739341A (en) 2007-10-16
AU2006334660A1 (en) 2007-07-19
JP2009524127A (ja) 2009-06-25
EP1974354A1 (en) 2008-10-01
RU2417461C2 (ru) 2011-04-27
ATE430364T1 (de) 2009-05-15
JP5160448B2 (ja) 2013-03-13
CA2636237C (en) 2014-07-08
CA2636237A1 (en) 2007-07-19
KR20080092364A (ko) 2008-10-15
US20090083591A1 (en) 2009-03-26
CN101361137A (zh) 2009-02-04
CN101361137B (zh) 2011-06-22
EP1808863A1 (en) 2007-07-18
AU2006334660B2 (en) 2011-08-25
RU2008133604A (ru) 2010-02-27
DE602006006600D1 (de) 2009-06-10
WO2007080031A1 (en) 2007-07-19
KR101261671B1 (ko) 2013-05-06
US7802152B2 (en) 2010-09-21
EP1974354B1 (en) 2009-04-29

Similar Documents

Publication Publication Date Title
TWI403896B (zh) 第一型記憶裝置的矩陣高速輸入資料之記錄方法
US8301825B2 (en) Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus
US7697347B2 (en) Non-volatile memory device and method of driving the same
JP2007018499A (ja) 記憶装置
JP2009524127A5 (zh)
US8468384B2 (en) Method and apparatus for dealing with write errors when writing information data into memory devices
CN100492323C (zh) 对缓存内容进行保护的方法和装置以及缓存控制器
TWI457760B (zh) 具有冗餘記憶體之記憶體陣列的資料複製方法及裝置
JP2012194993A (ja) 記憶装置
WO2008087082A9 (en) Method and apparatus for recording data into a matrix of memory devices
JPH07220486A (ja) 半導体不揮発性記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees