CN101361137A - 用于将高速输入数据记录到存储器器件矩阵中的方法和装置 - Google Patents

用于将高速输入数据记录到存储器器件矩阵中的方法和装置 Download PDF

Info

Publication number
CN101361137A
CN101361137A CNA200680051134XA CN200680051134A CN101361137A CN 101361137 A CN101361137 A CN 101361137A CN A200680051134X A CNA200680051134X A CN A200680051134XA CN 200680051134 A CN200680051134 A CN 200680051134A CN 101361137 A CN101361137 A CN 101361137A
Authority
CN
China
Prior art keywords
page
storage component
component part
defective
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680051134XA
Other languages
English (en)
Other versions
CN101361137B (zh
Inventor
汤姆森·布鲁内
延斯·彼得·维滕堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital CE Patent Holdings SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN101361137A publication Critical patent/CN101361137A/zh
Application granted granted Critical
Publication of CN101361137B publication Critical patent/CN101361137B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Abstract

为了实时记录或回放数字高带宽视频信号,例如HDTV、HD逐行或HD电影捕获信号,需要非常快的存储器。为了存储流HD视频数据,可以使用基于NAND FLASH存储器的系统。以面向页面的模式物理访问闪存存储器器件。根据本发明,高速输入数据以复用的方式写入多个闪存器件的矩阵。进行尽可能简单而快速的列表处理,在矩阵架构中寻址单个闪存器件的闪存块的缺陷页面。当以顺序方式写入时,矩阵的所有闪存器件的当前闪存器件页面的数据内容也被拷贝到附加存储缓冲器的对应存储区域。在当前系列的页面被无误地写入闪存器件后,能够使用随后的页面数据覆盖附加存储缓冲器的对应存储区域。在一个或更多闪存器件的当前页面发生误差时,这些当前页面的内容被保存在附加存储缓冲器中。

Description

用于将高速输入数据记录到存储器器件矩阵中的方法和装置
技术领域
本发明涉及用于将高速输入数据记录在存储器器件矩阵中的方法和装置。
背景技术
为了实时记录或回放数字高带宽视频信号,例如HDTV、HD逐行或HD电影捕获信号,需要非常快的存储器。为了存储流HD视频数据,可以使用基于NAND FLASH存储器的系统。以面向页面的模式物理访问闪存存储器器件,其中一个“页面”包括例如1024数据字和相关的纠错码(ecc)。在特定闪存上的擦除操作仅可以特定大小的数据块而执行。以下使用术语“闪存块”来表示这些数据块。一个闪存块由例如64个页面组成。NAND闪存存储器有两个基本缺点:
-写访问很慢;
-它们具有无法掩盖的产品缺陷,并在其寿命中具有甚至更多的缺陷。所需的错误处理是用户的责任。这对于等同的存储器类型也一样。
由于例如在擦除操作期间对闪存存储器器件(例如NAND器件)的缺陷进行检测,因此页面中的缺陷将使整个闪存块不可用。文件系统一定不能使用这样的有缺陷的闪存块。处理这样的缺陷完全是用户的责任。人们已经知道使用如Reed-Solomon之类的冗余码用于这样的误差处理,但是,这样做具有其他缺点,如与实时行为相对的高动态时间消耗。例如,市场上存在以下NAND闪存存储器:SamsungK9K2G16U0M-YCB000(2Gbit,面向16bit)、K9W4G08U0M-YCB000(4Gbit,面向8bit)、Toshiba TH58NVG2S3BFT00(4Gbit,面向8bit)、MICRON MT29G08AAxxx(2Gbit,面向8bit)、MT29G16AAxxx(2Gbit,面向16bit)、Samsung K9K4G08(4Gbit,面向8bit)。
发明内容
本发明可以用于在基于NAND闪存存储器的器件上实时记录高清晰度流视频数据。使用闪存器件在高吞吐量下实时记录将分别导致大文件或大捕获量。一种用于从错误的闪存块重新映射到空余闪存块的具有资源和性能效率的动态缺陷处理是很重要的。今天大多数的NAND闪存应用由Reed-Solomon进行错误保护,并且不具有实时能力。
本发明所要解决的问题是提供一种具有资源和性能效率的算法,用于重新映射FLASH器件在操作中发生的缺陷,以支持低功耗、短操作时间和实时能力。权利要求1中公开的方法解决了这个问题。使用该方法的装置在权利要求2中公开。
根据本发明,高速输入数据以复用的方式写入多个闪存器件的矩阵。执行尽可能简单而快速的列表处理,在矩阵架构中寻址单个闪存器件的闪存块的缺陷页面。当以顺序方式写入时,矩阵的所有闪存器件的当前闪存器件页面的数据内容也被拷贝到附加存储缓冲器的对应存储区域。在当前系列的页面被无误地写入闪存器件后,能够使用随后的页面数据覆盖附加存储缓冲器的对应存储区域。在一个或更多闪存器件的当前页面发生误差时,这些当前页面的内容被保存在附加存储缓冲器中。
原理上,本发明方法适于将高速输入数据记录到第一类型存储器器件的矩阵中,所述矩阵包括每行至少两个存储器器件以及每列至少两个存储器器件,其中行中的存储器器件与公共总线连接,所述矩阵的每一行被分配以单独的公共总线,其中每个所述存储器器件被内部地设置为多个页面,输入数据可以按顺序方式写入所述页面,其中在向所述第一类型存储器器件进行写入时,在所述存储器器件中的不同位置处可能发生缺陷,所述方法包括以下步骤:
A)使用所述公共总线,从存储器器件的第一列开始逐列地,以复用的方式将输入数据的第一部分写入存储器器件的相同当前页面中,而且将所述输入数据的第一部分写入与第一类型不同的第二类型的附加存储器器件的对应部分中;
B)在将所述输入数据的第一部分写入所述存储器器件的当前页面时,检查至少一个存储器器件中是否发生至少一个缺陷;
C)使用所述公共总线,从存储器器件的第一列开始逐列地,以复用的方式将输入数据的随后部分写入存储器器件的随后页面中,
以及若前一步骤中没有发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的相同部分中,
以及若前一步骤中发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的随后的对应部分中,
D)在将所述输入数据的随后部分写入所述随后页面时,检查至少一个存储器器件中是否发生至少一个缺陷;
E)继续步骤C)和D),直到输入数据的所有部分都被写入所述存储器器件的矩阵及写入所述附加存储器器件;
F)将存储在所述存储器器件矩阵的对应页面集中的输入数据拷贝到未被所述输入数据占据的所述存储器器件的矩阵中的对应页面集,从而,不是从所述存储器器件的矩阵中,而是从存储在所述附加存储器器件中对应的单个页面数据中获取有缺陷的单个页面的输入数据,所述页面集每个集包括至少一个存储器器件中的至少一个缺陷。
原理上,本发明的装置适于将高速输入数据记录到第一类型存储器器件的矩阵中,所述矩阵包括每行至少两个存储器器件以及每列至少两个存储器器件,其中行中的存储器器件与公共总线连接,所述矩阵的每一行被分配以单独的公共总线,其中每个所述存储器器件被内部地设置为多个页面,输入数据可以按顺序方式写入所述页面,其中在向所述第一类型存储器器件进行写入时,在所述存储器器件中的不同位置处可能发生缺陷,所述装置包括具有不同于所述第一类型的第二类型的附加存储器器件,以及适于执行以下功能的装置:
A)使用所述公共总线,从存储器器件的第一列开始逐列地,以复用的方式将输入数据的第一部分写入存储器器件的相同当前页面中,而且将所述输入数据的第一部分写入所述附加存储器器件的对应部分中;
B)在将所述输入数据的第一部分写入所述存储器器件的当前页面时,检查至少一个存储器器件中是否发生至少一个缺陷;
C)使用所述公共总线,从存储器器件的第一列开始逐列地,以复用的方式将输入数据的随后部分写入存储器器件的随后页面中,
以及若前一功能中没有发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的相同部分中,
以及若前一功能中发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的随后的对应部分中,
D)在将所述输入数据的随后部分写入所述随后页面时,检查至少一个存储器器件中是否发生至少一个缺陷;
E)继续功能C)和D),直到输入数据的所有部分都被写入所述存储器器件的矩阵及写入所述附加存储器器件;
F)将存储在所述存储器器件矩阵的对应页面集中的输入数据拷贝到未被所述输入数据占据的所述存储器器件的矩阵中的对应页面集,从而,不是从所述存储器器件的矩阵中,而是从存储在所述附加存储器器件中对应的单个页面数据中获取有缺陷的单个页面的输入数据,所述页面集每个集包括至少一个存储器器件中的至少一个缺陷。
本发明的优选的附加实施例在各个从属权利要求中公开。
附图说明
参照附图,描述本发明的示例性实施例,其中:
图1是闪存器件的矩阵;
图2是包含错误闪存页面的无误数据拷贝的附加缓冲器;
图3是缺陷列表的入口;
图4是缺陷列表的示例;
图5是页面寄存器阵列;
图6是位图寄存器;
图7是页面替换序列。
具体实施方式
组织在矩阵中的闪存器件有利于实时记录,所述矩阵由多个总线BS0、BS1、BS2、……与控制器单元CTRLU连接,如图1所示。多个闪存器件共享相同的数据总线,例如器件DEV0至DEV2共享总线BS0。更一般地,共享相同数据总线的闪存器件的数目为M。在矩阵中有多个这样的闪存器件/公共总线行,其数目为N。矩阵包括每行至少两个存储器器件,每列至少两个存储器器件。控制器单元CTRLU可以接收要存储或记录的高速输入数据。对于“擦除”操作,在如器件1之类的NAND闪存存储器中的最小可寻址单元是闪存块2(以粗体边框表示,即在图1中器件1有4个闪存块)。
对于“写”操作,在NAND闪存存储器中的最小可寻址单元是闪存页面3(在图中每个闪存块包含4个闪存页面)。
在一个实施例中,例如,矩阵中总的闪存块数目是4096。每个闪存块可包含64个页面。
要存储的输入数据被复用并经由N个并行总线写入矩阵的第一列中的每个闪存器件的相同的当前页面,即写入器件DEV0及排列在其下面的器件。当前页面写满之后,随后的输入数据被写入矩阵的第二列中的相同的当前页面,即写入器件DEV1及排列在其下面的器件。继续M次这样的写处理,直到矩阵的所有闪存器件的当前页面都写满输入数据。闪存器件的第二页面中的斜纹阴影表示了这种状态。此后,使用闪存器件中的下一(即第三)页面继续写处理,在图1中第三页面标记为垂直阴影。这些页面形成了页面集SOP。
为了实现高速实时记录和缺陷恢复,矩阵中所有闪存器件的当前闪存页面的数据内容在每种情况下以顺序的方式拷贝到附加存储缓冲器AMB中(例如SRAM),附加存储缓冲器AMB可以与控制器单元CTRLU连接或与总线连接,若矩阵的一个或更多闪存器件中的当前页面发生一个或更多缺陷,将在缓冲器AMB中保留这些数据。
图2更详细地示出了附加缓冲器AMB。图1中所示的矩阵包括9个闪存器件。矩阵中第一列器件与存储器AMB中的第一列相关,矩阵中第二列与存储器AMB中的第二列相关,等等。存储器AMB中的行与矩阵中的一行器件的页面相关。
当写入矩阵的闪存器件中的第三页面(由垂直阴影标记)时,发生错误或缺陷5。因此,这些页面的原始输入数据内容被保存在存储器AMB中对应的区域(由垂直阴影标记),即保存在AMB中而没有缺陷5。因此,当写入闪存器件中的下一系列页面(即第四页面)时,原始输入数据被写入存储器AMB中的随后部分(即图2中的行3至6)。在任何第四页面都没有发生缺陷的情况下,存储器AMB中的这一部分(行3至6)由下一系列页面(即第五页面)覆盖。由于在第10页面(即闪存器件的第三块)发生了三个缺陷5a、5b和5c,这些页面的原始输入数据的内容被没有缺陷地保存在存储器AMB中对应的区域(行3至6)的对应位置5A、5B和5C。
实际上,在控制器单元CTRLU的控制下,缓冲器AMB存储错误闪存页面的无误数据的拷贝,单其容量明显小于闪存矩阵的容量。例如,RAM存储器ABM可以具有这样的容量,即其中可以存储矩阵中每个器件的多达15个不同页面的数据内容。
在实时记录期间发生的页面错误(例如5、5a、5b和5c)被标记在缺陷列表中,图3示出了所述缺陷列表的一个条目。该条目可以包含块编号BLNO(0…B)、页面编号PGNO(0…P)、以及FLASH矩阵中的器件列编号DEV0,…,DEVm。列编号中的比特BT0,BT1,…BTn表示矩阵中哪个行编号(=总线编号BS0,BS1,…,BSn)在闪存页面中发生了一个或多个缺陷。无需存储缺陷在页面中的位置。
图4示出了图1所示的9个闪存器件的缺陷列表的示例。该列表可以存储在控制器单元CTRLU中。这个示例缺陷列表定义了图1的矩阵中的缺陷页面。
第一缺陷5位于页面编号PGNO=2中的块编号BLNO=0中,根据位图部分BTMP,该缺陷在与第二总线BS1相关的第三器件列DEV2中。第二缺陷5a位于与第二总线BS1相关的第一器件列DEV0中的页面编号PGNO=1中的块编号BLNO=2中。第三缺陷5b位于与第二总线BS1相关的第二器件列DEV1中的页面编号PGNO=1中的块编号BLNO=2中。
第四缺陷5c位于与第三总线BS2相关的第二器件列DEV1中的页面编号PGNO=1中的块编号BLNO=2中。
其他缺陷位于与第三总线BS2相关的第一器件列DEV0中的页面编号PGNO=3中的块编号BLNO=2中,以及位于与第二总线BS1相关的第二器件列DEV1中的页面编号PGNO=3中的块编号BLNO=2中。
一旦向闪存器件中写入输入数据,或正在写入时,闪存器件经由总线BS0至BS2向控制器单元CTRLU报告任何缺陷。
各个闪存页面的拷贝必须保持被缓冲。在恢复缺陷时,以资源和时间有效率的方式分析缺陷列表是有利的,以便支持低功耗、短操作时间和实时行为。目标是,包含一个或更多个错误闪存页面的闪存块的内容被拷贝到相同闪存器件中的空余闪存块中的空余闪存页面的对应集FSOP。最后,必须由例如文件系统中的新的闪存块逻辑地重新映射错误闪存块。
因此,以下详细描述分析缺陷列表的任务,所述缺陷列表包含关于每个缺陷的闪存块、闪存页面、器件和总线的信息。在分析处理期间,块中的合适的缺陷闪存页面将从缓冲器拷贝到新的闪存块。块中所有其他闪存页面将从错误的闪存块拷贝到新的闪存块。
确定闪存块的缺陷闪存页面:
a)使用无效值初始化用于“页面”值的寄存器阵列(图5示出了包含闪存块BLNO=2的缺陷页面的对应页面寄存器阵列,该页面寄存器包含来自针对涉及BLNO=2的行的列PGNO的对应页面编号值);
b)使缺陷列表中的第一有效“块”值BLNO为“参考块”值;
c)从缺陷列表中拷贝对应“页面”值到页面寄存器阵列中的合适域;
d)分析下一个缺陷列表条目;
e)若当前“块”值BLNO等于“参考块”值,转至步骤c),否则转至步骤d);
f)循环步骤c)至e),直到到达缺陷列表结尾。
图6示出了用于存储位图的位图寄存器,所述位图用于步骤c)中处理的页面条目。以顺序的处理次序PRO(每N个比特)处理用于这些页面的位图。位图寄存器用于使无缺陷的闪存器件更加快捷(shortcut):
g)初始化用于位图和用于“器件计数器”的指针;
h)初始化用于页面寄存器阵列的指针。使用零初始化位图寄存器;
i)在页面寄存器阵列中寻址单个单元;
j)若其条目有效,转至步骤k),否则转至步骤l);
k)从对应位图(存储在缺陷列表中)加载N个比特,将其与对应的位图寄存器值进行逻辑或(N=总线数目);
l)递增页面寄存器阵列指针,并转至步骤i),直到达到页面寄存器阵列的结尾;
m)若位图寄存器的值等于零,则递增位图指针和“器件计数器”,并转至步骤h),直到到达位图的结尾。若位图寄存器的值不是零,则开始以下步骤n)至u)。
图7解释了根据位图寄存器和位图分析的页面替换序列。其目标是在缺陷闪存器件中确定用于缺陷块的总线,并拷贝对应的闪存页面:
n)初始化“总线计数”和用于页面寄存器阵列的指针;
o)读取页面寄存器阵列(图5)的有效值;
p)分析位图寄存器中“总线计数”所指向的比特:若该比特等于零,递增“总线计数”并转至步骤o),若该比特等于1,转至步骤q);
q)针对位于0和在步骤o)中读取的值减1之间的所有页面值,从错误闪存块拷贝闪存页面到新的闪存块。参考闪存器件编号对应于“器件计数器”值,参考总线编号对应于“总线计数”值;
r)针对步骤o)中读取的页面值,从附加存储缓冲器AMB中拷贝对应的闪存页面数据到新的闪存块。参考闪存器件编号对应于“器件计数器”值,参考总线编号对应于“总线计数”值;
s)递增用于页面寄存器阵列的指针并转至步骤o),直到到达页面寄存器阵列的结尾;
t)更新合适器件的“块重映射表”,在缺陷列表中将对应的块条目标记为无效;
u)转至步骤a)。
上述寄存器、指针、列表和表可以由控制器单元CTRLU来控制。
本发明可用于在寿命期间会受到缺陷影响的任何面向块的存储器。

Claims (8)

1.一种用于将高速输入数据记录到第一类型存储器器件的矩阵中的方法,所述矩阵包括每行至少两个存储器器件以及每列至少两个存储器器件,其中行中的存储器器件(DEV0、DEV1、DEV2)与公共总线(BS0)连接,所述矩阵的每一行被分配以单独的公共总线(BS0、BS1、BS2),其中每个所述存储器器件被内部地设置为多个页面,输入数据能按顺序方式写入所述页面,其中在向所述第一类型存储器器件进行写入时,在所述存储器器件中的不同位置处可能发生缺陷(5、5a、5b、5c),所述方法的特征在于以下步骤:
A)使用所述公共总线,从存储器器件的第一列(DEV0)开始逐列地,以复用的方式将输入数据的第一部分写入存储器器件的相同当前页面中,而且将所述输入数据的第一部分写入与第一类型不同的第二类型的附加存储器器件(AMB)的对应部分中;
B)在将所述输入数据的第一部分写入所述存储器器件的当前页面时,检查(CTRLU)至少一个存储器器件中是否发生至少一个缺陷(5、5a、5b、5c);
C)使用所述公共总线,从存储器器件的第一列(DEV0)开始逐列地,以复用的方式将输入数据的随后部分写入存储器器件的随后页面中,
以及若前一步骤中没有发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的相同部分中,
以及若前一步骤中发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的随后的对应部分中,
D)在将所述输入数据的随后部分写入所述随后页面时,检查(CTRLU)至少一个存储器器件中是否发生至少一个缺陷(5、5a、5b、5c);
E)继续步骤C)和D),直到输入数据的所有部分都被写入所述存储器器件的矩阵及写入所述附加存储器器件(AMB);
F)将存储在所述存储器器件矩阵的对应页面集(SOP)中的输入数据拷贝到未被所述输入数据占据的所述存储器器件的矩阵中的对应页面集(FSOP),从而,不是从所述存储器器件的矩阵中,而是从存储在所述附加存储器器件(AMB)中对应的单个页面数据中获取有缺陷的单个页面的输入数据,所述页面集每个集包括至少一个存储器器件中的至少一个缺陷。
2.一种用于将高速输入数据记录到第一类型存储器器件的矩阵中的装置,所述矩阵包括每行至少两个存储器器件以及每列至少两个存储器器件,其中行中的存储器器件(DEV0、DEV1、DEV2)与公共总线(BS0)连接,所述矩阵的每一行被分配以单独的公共总线(BS0、BS1、BS2),其中每个所述存储器器件被内部地设置为多个页面,输入数据能按顺序方式写入所述页面,其中在向所述第一类型存储器器件进行写入时,在所述存储器器件中的不同位置处可能发生缺陷(5、5a、5b、5c),所述装置包括具有不同于所述第一类型的第二类型的附加存储器器件(AMB),以及适于执行以下功能的装置(CTRLU、BS0、BS1、BS2):
A)使用所述公共总线,从存储器器件的第一列(DEV0)开始逐列地,以复用的方式将输入数据的第一部分写入存储器器件的相同当前页面中,而且将所述输入数据的第一部分写入所述附加存储器器件(AMB)的对应部分中;
B)在将所述输入数据的第一部分写入所述存储器器件的当前页面时,检查至少一个存储器器件中是否发生至少一个缺陷(5、5a、5b、5c);
C)使用所述公共总线,从存储器器件的第一列(DEV0)开始逐列地,以复用的方式将输入数据的随后部分写入存储器器件的随后页面中,
以及若前一功能中没有发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的相同部分中,
以及若前一功能中发现缺陷,还将所述输入数据的随后部分写入所述附加存储器器件的随后的对应部分中,
D)在将所述输入数据的随后部分写入所述随后页面时,检查至少一个存储器器件中是否发生至少一个缺陷(5、5a、5b、5c);
E)继续功能C)和D),直到输入数据的所有部分都被写入所述存储器器件的矩阵及写入所述附加存储器器件(AMB);
F)将存储在所述存储器器件矩阵的对应页面集(SOP)中的输入数据拷贝到未被所述输入数据占据的所述存储器器件的矩阵中的对应页面集(FSOP),从而,不是从所述存储器器件的矩阵中,而是从存储在所述附加存储器器件(AMB)中对应的单个页面数据中获取有缺陷的单个页面的输入数据,所述页面集每个集包括至少一个存储器器件中的至少一个缺陷。
3.如权利要求1所述的方法,或如权利要求2所述的装置,其中,所述第一类型存储器器件是FLASH存储器。
4.如权利要求1所述的方法,或如权利要求2所述的装置,其中,所述缺陷存储在缺陷列表中,所述缺陷列表包含关于每个缺陷的对应页面、对应存储器器件和对应总线的信息项。
5.如权利要求3所述的方法或装置,其中,所述缺陷存储在缺陷列表中,所述缺陷列表包含关于每个缺陷的对应块、对应页面、对应存储器器件和对应总线的信息项。
6.如权利要求5所述的方法或装置,其中,闪存块的缺陷闪存页面按照如下来确定:
a)使用无效值初始化用于“页面”值的寄存器阵列;
b)使缺陷列表中的第一有效“块”值BLNO为“参考块”值;
c)从缺陷列表中拷贝对应“页面”值到所述页面寄存器阵列中的合适域;
d)分析下一个缺陷列表条目;
e)若当前“块”值BLNO等于“参考块”值,继续步骤c),否则继续步骤d);
f)继续步骤c)至e),直到到达所述缺陷列表的结尾。
7.如权利要求6所述的方法或装置,其中,产生用于存储位图的位图寄存器,所述位图用于步骤c)中处理的页面条目,以顺序的处理次序(PRO)处理用于这些页面的位图的每N个比特,而且所述位图寄存器用于使无缺陷的闪存器件更加快捷,所述位图寄存器按照如下步骤而产生:
g)初始化用于位图和用于“器件计数器”的指针;
h)初始化用于所述页面寄存器阵列的指针,并且使用零来初始化所述位图寄存器;
i)在所述页面寄存器阵列中寻址单个单元;
j)若其条目有效,继续步骤k),否则继续步骤l);
k)从存储在所述缺陷列表中的对应位图加载N个比特,并将其与对应的位图寄存器值进行逻辑或;
l)递增页面寄存器阵列指针,并继续步骤i),直到到达所述页面寄存器阵列的结尾;
m)若位图寄存器的值等于零,则递增位图指针和所述“器件计数器”,并继续步骤h),直到到达位图的结尾。
8.如权利要求7所述的方法或装置,其中,若在步骤m)中所述位图寄存器的值不是零,则执行以下步骤以便确定缺陷闪存器件中的缺陷块的总线,并拷贝对应的闪存页面:
n)初始化“总线计数”和用于所述页面寄存器阵列的指针;
o)读取所述页面寄存器阵列的有效值;
p)分析所述位图寄存器中“总线计数”所指向的比特:若该比特等于零,则递增“总线计数”并继续步骤o),若该比特等于1,则继续步骤q);
q)针对所有位于0和在步骤o)中读取的值减1之间的页面值,从错误闪存块拷贝闪存页面到新的闪存块,从而参考闪存器件编号对应于“器件计数器”值,而且参考总线编号对应于“总线计数”值;
r)针对步骤o)中读取的页面值,从所述附加存储缓冲器(AMB)中拷贝对应的闪存页面数据到新的闪存块,从而参考闪存器件编号对应于“器件计数器”值,而且参考总线编号对应于“总线计数”值;
s)递增用于所述页面寄存器阵列的指针并继续步骤o),直到到达所述页面寄存器阵列的结尾;
t)更新合适器件的“块重映射表”,并把所述缺陷列表中对应的块条目标记为无效;
u)以权利要求6中的步骤a)继续执行。
CN200680051134XA 2006-01-16 2006-12-04 用于将高速输入数据记录到存储器器件矩阵中的方法和装置 Expired - Fee Related CN101361137B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06090010A EP1808863A1 (en) 2006-01-16 2006-01-16 Method and apparatus for recording high-speed input data into a matrix of memory devices
EP06090010.7 2006-01-16
PCT/EP2006/069265 WO2007080031A1 (en) 2006-01-16 2006-12-04 Method and apparatus for recording high-speed input data into a matrix of memory devices

Publications (2)

Publication Number Publication Date
CN101361137A true CN101361137A (zh) 2009-02-04
CN101361137B CN101361137B (zh) 2011-06-22

Family

ID=36763177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680051134XA Expired - Fee Related CN101361137B (zh) 2006-01-16 2006-12-04 用于将高速输入数据记录到存储器器件矩阵中的方法和装置

Country Status (12)

Country Link
US (1) US7802152B2 (zh)
EP (2) EP1808863A1 (zh)
JP (1) JP5160448B2 (zh)
KR (1) KR101261671B1 (zh)
CN (1) CN101361137B (zh)
AT (1) ATE430364T1 (zh)
AU (1) AU2006334660B2 (zh)
CA (1) CA2636237C (zh)
DE (1) DE602006006600D1 (zh)
RU (1) RU2417461C2 (zh)
TW (1) TWI403896B (zh)
WO (1) WO2007080031A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395214A (zh) * 2017-07-12 2017-11-24 华中科技大学 一种基于闪存页错误特性降低ldpc译码延迟的方法
CN107391299A (zh) * 2017-07-17 2017-11-24 华中科技大学 一种提升闪存存储系统读性能的方法
CN107423159A (zh) * 2017-07-11 2017-12-01 华中科技大学 一种基于闪存错误模式提升ldpc译码性能的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715145B (zh) 2008-10-06 2012-08-15 辉达公司 利用级联存储器评估处理能力的设备和方法
US7945822B1 (en) * 2009-04-27 2011-05-17 Netapp, Inc. Storing data to multi-chip low-latency random read memory device using non-aligned striping
EP2270662A1 (en) * 2009-06-29 2011-01-05 Thomson Licensing Method and apparatus for dealing with write errors when writing information data into flash memory devices
EP2388706A1 (en) * 2010-05-21 2011-11-23 Thomson Licensing Method and system for real-time streaming and storage
KR102072449B1 (ko) 2012-06-01 2020-02-04 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 리페어 방법
US9026893B1 (en) * 2012-12-13 2015-05-05 Western Digital Technologies, Inc. Dynamically assigning inactive pages not used in Reed-Solomon code in non-volatile solid-state storage array
US9502139B1 (en) 2012-12-18 2016-11-22 Intel Corporation Fine grained online remapping to handle memory errors
US9286176B1 (en) 2013-11-08 2016-03-15 Western Digital Technologies, Inc. Selective skipping of blocks in an SSD
US10120816B2 (en) * 2016-07-20 2018-11-06 Sandisk Technologies Llc Bad column management with data shuffle in pipeline
US11475102B2 (en) * 2019-02-21 2022-10-18 Samsung Electronics Co., Ltd. Adaptive matrix multiplication accelerator for machine learning and deep learning applications

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347051B2 (en) * 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
JP3267320B2 (ja) * 1992-03-31 2002-03-18 株式会社東芝 不揮発性半導体メモリ装置及び不揮発性半導体メモリ装置の制御方法
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み/消去方法
JP3154892B2 (ja) * 1994-05-10 2001-04-09 株式会社東芝 Icメモリカードおよびそのicメモリカードの検査方法
US5708771A (en) * 1995-11-21 1998-01-13 Emc Corporation Fault tolerant controller system and method
KR100389867B1 (ko) * 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
US7168010B2 (en) * 2002-08-12 2007-01-23 Intel Corporation Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations
KR100532413B1 (ko) * 2002-12-02 2005-12-02 삼성전자주식회사 플래시 메모리 보호 장치 및 방법
US20040153902A1 (en) * 2003-01-21 2004-08-05 Nexflash Technologies, Inc. Serial flash integrated circuit having error detection and correction
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
US7392436B2 (en) * 2003-05-08 2008-06-24 Micron Technology, Inc. Program failure recovery
US7606993B2 (en) * 2003-06-10 2009-10-20 Tdk Corporation Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory
JP4595342B2 (ja) * 2004-02-19 2010-12-08 日本電気株式会社 記憶装置のデータ書き込み、読み出し方法およびデータ記憶システム
JP4722839B2 (ja) * 2004-05-19 2011-07-13 パナソニック株式会社 メモリ制御回路、不揮発性記憶装置及びメモリ制御方法
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107423159A (zh) * 2017-07-11 2017-12-01 华中科技大学 一种基于闪存错误模式提升ldpc译码性能的方法
CN107423159B (zh) * 2017-07-11 2019-06-28 华中科技大学 一种基于闪存错误模式提升ldpc译码性能的方法
CN107395214A (zh) * 2017-07-12 2017-11-24 华中科技大学 一种基于闪存页错误特性降低ldpc译码延迟的方法
CN107395214B (zh) * 2017-07-12 2019-06-28 华中科技大学 一种基于闪存页错误特性降低ldpc译码延迟的方法
CN107391299A (zh) * 2017-07-17 2017-11-24 华中科技大学 一种提升闪存存储系统读性能的方法
CN107391299B (zh) * 2017-07-17 2019-06-18 华中科技大学 一种提升闪存存储系统读性能的方法

Also Published As

Publication number Publication date
TW200739341A (en) 2007-10-16
AU2006334660A1 (en) 2007-07-19
JP2009524127A (ja) 2009-06-25
EP1974354A1 (en) 2008-10-01
RU2417461C2 (ru) 2011-04-27
ATE430364T1 (de) 2009-05-15
JP5160448B2 (ja) 2013-03-13
TWI403896B (zh) 2013-08-01
CA2636237C (en) 2014-07-08
CA2636237A1 (en) 2007-07-19
KR20080092364A (ko) 2008-10-15
US20090083591A1 (en) 2009-03-26
CN101361137B (zh) 2011-06-22
EP1808863A1 (en) 2007-07-18
AU2006334660B2 (en) 2011-08-25
RU2008133604A (ru) 2010-02-27
DE602006006600D1 (de) 2009-06-10
WO2007080031A1 (en) 2007-07-19
KR101261671B1 (ko) 2013-05-06
US7802152B2 (en) 2010-09-21
EP1974354B1 (en) 2009-04-29

Similar Documents

Publication Publication Date Title
CN101361137B (zh) 用于将高速输入数据记录到存储器器件矩阵中的方法和装置
US8301825B2 (en) Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus
US4479214A (en) System for updating error map of fault tolerant memory
CN102023815B (zh) 在固态存储器中实现raid
US5602988A (en) Fault tolerant queue system
US20110191530A1 (en) Adaptive Deterministic Grouping of Blocks into Multi-Block Units
US20120084611A1 (en) Apparatus, System, and Method for Bad Block Remapping
CN102915208A (zh) 信息处理装置、半导体存储装置及半导体存储装置的控制方法
JP2009524127A5 (zh)
EP1712984A1 (en) Method and system for accessing logical data blocks in a storage system that includes multiple memories which are connected to at least one common bus
CN100492323C (zh) 对缓存内容进行保护的方法和装置以及缓存控制器
US8468384B2 (en) Method and apparatus for dealing with write errors when writing information data into memory devices
CN106502839A (zh) 一种基于汽车BCMFlash的存储方法及系统
WO2008087082A9 (en) Method and apparatus for recording data into a matrix of memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: French Boulogne - Bilang Kurt

Patentee before: THOMSON LICENSING

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20190521

Address after: Paris France

Patentee after: Interactive digital CE patent holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

Termination date: 20211204

CF01 Termination of patent right due to non-payment of annual fee