TWI457760B - 具有冗餘記憶體之記憶體陣列的資料複製方法及裝置 - Google Patents
具有冗餘記憶體之記憶體陣列的資料複製方法及裝置 Download PDFInfo
- Publication number
- TWI457760B TWI457760B TW101106088A TW101106088A TWI457760B TW I457760 B TWI457760 B TW I457760B TW 101106088 A TW101106088 A TW 101106088A TW 101106088 A TW101106088 A TW 101106088A TW I457760 B TWI457760 B TW I457760B
- Authority
- TW
- Taiwan
- Prior art keywords
- page block
- redundant
- primary
- array
- source
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本發明之技術係關於複製儲存於一具有冗餘記憶體區域之記憶體陣列中的資料。
一個例如是複製寫回程式化命令之記憶頁區塊複製操作,是自記憶體的來源頁區塊複製到目的頁區塊,而不需要轉移此複置資料進出積體電路外部的緩衝記憶體。而是,此頁區塊複製操作,是自記憶體的來源頁區塊複製到積體電路內部的頁區塊緩衝器,且然後自此頁區塊緩衝器複製到目的頁區塊。
在先前技術中,對一冗餘記憶體機制(如第1圖中所示),此缺陷行是利用一冗餘行來修復。此先前技術記憶體機制之複製寫回程式化機制是相當簡單的,且顯示於第2圖中。在此複製寫回程式化流程中,在第1步驟發出一複製寫回讀取命令。在第2步驟,來源頁區塊的資料自此陣列下載至內部頁區塊緩衝器。在第3步驟,發出一複製寫回程式化命令,其包括輸入目的頁區塊位址。第4步驟是選擇性的,假如需要的話此內部緩衝器資料可以自外部來源修改或增加。在第5步驟,發出一複製寫回程式化開始命令。在最後一步驟,此內部緩衝器資料可以直接程式化至目的頁區塊。
在此先前技術中,頁區塊定址到缺陷記憶體位置的記憶體操作會由行冗餘電路重新導向至分配給此主要陣列缺陷記憶位置的冗餘記憶體位置。因此,如此定址到缺陷記憶體位置的記憶體操作會在冗餘記憶體位置上執行。
然而,在一缺陷行中,這些缺些可以在整行中或是此行的一部分存在。在通常的情況下,大部分的缺陷僅會在此行的一部分存在,且其較經濟的做法是將一冗餘行分割成許多修復區段,例如第3圖所示,其顯示兩個冗餘區段SEG1和SEG2。在第8圖的另一個範例中,這些冗餘區段SEG1、SEG2、SEG3、和SEG4皆分割成主要陣列和冗餘陣列。第一冗餘行區段可以用來修復第一缺陷行區段,即自區塊0到255。第二冗餘行區段可以用來修復第二缺陷行區段(自區塊256到511),其餘類推。目前所描述之技術是使用後者將一冗餘行分割成許多修復區段。
對此多重區段冗餘系統,無法使用此先前技術的複製寫回程式化機制。一個例如複製寫回程式化之記憶頁區塊複製操作會略過行冗餘電路,因此,其結果是,造成也略過與其相關的缺陷記憶體位址重新導向至冗餘記憶體位址的操作。假如此記憶陣列的一特定行在來源頁區塊是具有缺陷的話,則自來源頁區塊的缺陷行的複製資料是沒有效率的。類似地,假如此記憶陣列的一特定行在目的頁區塊是具有缺陷的話,則自目的頁區塊的缺陷行的複製資料是沒有效率的。
因為記憶體頁區塊複置操作並沒有包括主要陣列中的缺陷位址重新導向至冗餘陣列中的冗餘取代位址,自來源頁區塊至目的頁區塊的記憶體頁區塊複置操作產生了許多錯誤。
在一情況下,來源頁區塊具有一缺陷於此來源頁區塊之主要陣列的一特定主要位址,舉例而言,於此來源頁區塊之主要陣列的一特定行。然而,目的頁區塊或許並不具有一缺陷於此目的頁區塊之主要陣列的相同特定主要位址,舉例而言,於此目的頁區塊之主要陣列的一特定行。
在另一情況下,目的頁區塊具有一缺陷於此目的頁區塊之主要陣列的一特定主要位址,舉例而言,於此目的頁區塊之主要陣列的一特定行;然而,來源頁區塊或許並不具有一缺陷於此來源頁區塊之主要陣列的相同特定主要位址,舉例而言,於此來源頁區塊之主要陣列的一特定行。
在又一種情況下,來源頁區塊與目的頁區塊具有一缺陷於此來源頁區塊與目的頁區塊之主要陣列的一相同特定主要位址,舉例而言,於此來源頁區塊與目的頁區塊之主要陣列的一相同特定行。然而,此缺陷或許由在不同冗餘位址之各自的冗餘陣列不同部分修復,舉例而言,於此來源頁區塊之主要陣列部分的缺陷由此來源頁區塊冗餘陣列部分的一第一特定行修復,而於此目的頁區塊之主要陣列部分的缺陷由此目的頁區塊冗餘陣列部分的一第二特定行修復。
對此多重區段冗餘系統之另一種先前技術,需要頁區塊緩衝器才能成為沒有缺陷的記憶體。在此記憶體中,外部資料資料會在此主要陣列的頁區塊緩衝器進出。在此讀取程序中,頁區塊緩衝器資料在讀取程序即將結束時自冗餘行移動至缺陷行。在此程式化程序中,頁區塊緩衝器資料在程式化程序開始時自缺陷行移動至冗餘行。此機制非常簡單。然而,某些非缺陷頁區塊緩衝器需要付出代價。舉例而言,可以使用一較大的頁區塊緩衝器面積來舒緩此臨界設計準則。
為了解決先前技術中的許多問題,對此多重區段冗餘系統,在以下描述中會提供一種新的複製寫回程式化機制。
本發明之一目的係提供一種具有記憶陣列及控制電路的記憶裝置技術。
此記憶陣列安排成一主要陣列分割成複數個區段,及一冗餘陣列分割成複數個區段與該主要陣列對應。
其中該主要陣列的一特定區段中的一組缺陷位置由對應的該冗餘陣列的一特定區段中的冗餘記憶體取代。
舉例而言,記憶陣列安排成行及列。此冗餘陣列包含一組冗餘行。此區段分割此主要陣列的行及冗餘陣列中的該組冗餘行為複數個列組。主要陣列之一特定列組中的一組缺陷位置由此冗餘行中之此特定列組中的冗餘記憶體取代。在一實施例中,因為冗餘行被分割成複數個區段,此冗餘行可以分配來修復此主要陣列不同行中的缺陷,只要這些缺陷是出現在不同的區段之中。
此控制電路支援在該複數個區段中不同區段之介於該記憶陣列的一來源頁區塊與該記憶陣列的一目的頁區塊間的頁區塊複製操作,此頁區塊複製操作可為複製寫回程式化。在一實施例中,該複製寫回程式化將資料自該記憶陣列中該來源頁區塊的資料複製至該記憶陣列的該目的頁區塊而不需要將資料複製到該記憶裝置外的一緩衝器中。在另一實施例中,該複製寫回程式化將資料自該記憶陣列中該來源頁區塊複製資料至記憶陣列中該目的頁區塊,且執行下列至少一者:將資料移轉出該記憶裝置或將資料移轉至該記憶裝置頁區塊頁區塊。
該頁區塊複製操作將該冗餘陣列中該來源頁區塊一部份的資料移轉至該主要陣列的該目的頁區塊一部分中,及/或將該主要陣列中該來源頁區塊一部份的資料移轉至該冗餘陣列的該目的頁區塊一部分中。自該冗餘陣列中該來源頁區塊一部份的資料移轉至該主要陣列的該目的頁區塊一部分中考量了冗餘記憶體來源頁區塊中具有缺陷的來源頁區塊冗餘分配,且該主要陣列中該來源頁區塊一部份的資料移轉至該冗餘陣列的該目的頁區塊一部分中考量了冗餘記憶體目的頁區塊中具有缺陷的目的頁區塊冗餘分配。
不同的實施例更包含一頁區塊緩衝器,該頁區塊緩衝器包括一主要頁區塊緩衝器與此主要陣列對應及一冗餘頁區塊緩衝器與該冗餘陣列對應。舉例而言,一記憶體頁區塊具有一特定大小於此主要陣列及冗餘陣列之中而可以由具有適當主要陣列頁區塊緩衝器及冗餘陣列頁區塊緩衝器大小的頁區塊緩衝器儲存。
在一實施例中,該控制電路支援該頁區塊複製操作,將在該頁區塊緩衝器中具有該來源頁區塊的一個副本之資料具有一個或多個改變。
該控制電路支援該頁區塊複製操作,將在該頁區塊緩衝器中具有該來源頁區塊的一個副本之資料具有一個或多個改變,該一個或多個改變考量該來源頁區塊冗餘分配及該目的頁區塊冗餘分配。
不同的實施例包含一來源頁區塊冗餘分配及一目的頁區塊冗餘分配來修復來源頁區塊及目的頁區塊中各自的缺陷。此來源頁區塊冗餘分配係藉由該來源頁區塊之對應區段的冗餘記憶體之特定部分來取代該來源頁區塊之主要陣列中的該組缺陷位置,而此目的頁區塊冗餘分配係藉由該目的頁區塊之對應區段的冗餘記憶體之特定部分來取代該目的頁區塊之主要陣列中的該組缺陷位置。
不同實施例中包括此處所描述之頁區塊緩衝器及暫時暫存器與該冗餘頁區塊緩衝器對應。此暫時暫存器提供額外的記憶位置其可以於控制電路操作時加以協助。
不同的實施例具有一多重部分來源頁區塊、一多重部分目的頁區塊、主要位址機制、及冗餘位址機制。
該來源頁區塊具有包括一主要來源頁區塊於該主要陣列中及一冗餘來源頁區塊於該冗餘陣列中的部分。主要陣列之主要來源頁區塊中的缺陷係由冗餘陣列之冗餘來源頁區塊修復。
該目的頁區塊具有包括一主要目的頁區塊於該主要陣列中及一冗餘目的頁區塊於該冗餘陣列中的部分。主要陣列之主要目的頁區塊中的缺陷係由冗餘陣列之冗餘目的頁區塊修復。
此主要位址機制由該主要來源頁區塊、該主要目的頁區塊及該主要頁區塊緩衝器分享,使得該主要位址機制的一主要位址辨識該主要來源頁區塊、該主要目的頁區塊及該主要頁區塊緩衝器中的對應部分。舉例而言,主要來源頁區塊、該主要目的頁區塊及該主要頁區塊緩衝器皆具有例如是N行、位元、位元組、或是其他記憶體單元的N個位址位置。則一主要位址i介於1到N之間可以辨識主要陣列之主要來源頁區塊、主要目的頁區塊及主要頁區塊緩衝器的對應部分。於此頁區塊複製操作時,於主要來源頁區塊的主要位址i的資料複製到主要目的頁區塊的主要位址i及主要頁區塊緩衝器的主要位址i,其具有此處所描述之改良。
此冗餘位址機制由該冗餘來源頁區塊、該冗餘目的頁區塊、冗餘頁區塊緩衝器及暫時暫存器分享,使得該冗餘位址機制的一冗餘位址辨識該冗餘來源頁區塊、該冗餘目的頁區塊及該冗餘頁區塊緩衝器中的對應部分。舉例而言,冗餘來源頁區塊、該冗餘目的頁區塊及該冗餘頁區塊緩衝器皆具有例如是M行、位元、位元組、或是其他記憶體單元的M個位址位置。則一冗餘位址j介於1到M之間可以辨識冗餘陣列之冗餘陣列中的冗餘來源頁區塊、冗餘陣列中的冗餘目的頁區塊、冗餘頁區塊緩衝器及暫時暫存器的對應部分。於此頁區塊複製操作時,於冗餘來源頁區塊的冗餘位址j的資料複製到冗餘目的頁區塊的冗餘位址j、冗餘頁區塊緩衝器的冗餘位址j及暫時暫存器的冗餘位址j,其具有此處所描述之改良。
此來源頁區塊冗餘分配使用該冗餘來源頁區塊之特定部分取代該主要來源頁區塊中的該組缺陷位置,其係藉由分配該冗餘來源頁區塊之一個或多個冗餘位址來取代該主要來源頁區塊中的該組缺陷位置之一個或多個主要位址。
此目的頁區塊冗餘分配使用該冗餘目的頁區塊之特定部分取代該主要目的頁區塊中的該組缺陷位置,其係藉由分配該冗餘目的頁區塊之一個或多個冗餘位址來取代該主要目的頁區塊中的該組缺陷位置之一個或多個主要位址。
在某些實施例中,該主要位址對在該記憶陣列一相同行中的該主要陣列的部分而言是相同的,以及中該冗餘位址對在該冗餘陣列一相同行中的該冗餘陣列的部分而言是相同的。
在不同實施例中,此控制電路執行許多將來源頁區塊複製到頁區塊緩衝器及暫時暫存器之外的許多不同操作,例如將主要來源頁區塊複製到主要頁區塊緩衝器,且將冗餘來源頁區塊複製到冗餘頁區塊緩衝器及暫時暫存器。
在一實施例中,此控制電路自該暫時暫存器的至少一特定冗餘位址轉移資料到該主要頁區塊緩衝器的至少一特定主要位址,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊之至少一特定冗餘位址來修復該主要來源頁區塊的至少一特定主要位址。
在一實施例中,此控制電路自該主要頁區塊緩衝器的至少一特定主要位址轉移資料到該冗餘頁區塊緩衝器的至少一特定冗餘位址,其中該目的頁區塊冗餘分配使用該冗餘目的頁區塊之至少一特定冗餘位址來修復該主要目的頁區塊的至少一特定主要位址。一實施例結合上述兩種資料轉移。另一實施例則以不同順序結合上述兩種資料轉移。
另一實施例則調整資料轉移,假如該來源頁區塊冗餘分配及該目的頁區塊冗餘分配修復此來源頁區塊及目的頁區塊中相同的主要位址。此控制電路,響應該來源頁區塊冗餘分配及該目的頁區塊冗餘分配而修復該主要來源頁區塊及該主要目的頁區塊的一相同位址,自該暫時暫存器之一第一冗餘位址移轉資料至該冗餘頁區塊緩衝器之一第二冗餘位址,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊的該第一冗餘位址而修復該主要來源頁區塊的該主要相同位址,且該目的頁區塊冗餘分配使用該冗餘目的頁區塊的該第二冗餘位址而修復該主要目的頁區塊的該主要相同位址。
另一個實施例則省略資料的轉移假如其已經於先前所描述的實施例中發生的話。此控制電路,自該主要頁區塊緩衝器的至少一個特定主要位址移轉資料至該冗餘頁區塊緩衝器的至少一個特定冗餘位址,除了在該至少一個特定主要位址包含於該相同主要位址的情況之外,其中該目的頁區塊冗餘分配使用該冗餘目的頁區塊之至少一個特定冗餘位址來修復該主要目的頁區塊的至少一個特定主要位址。
本發明之另一目的係提供一種操作記憶體的方法,包括:執行在複數個區段中不同區段之介於一記憶陣列的一來源頁區塊與該記憶陣列的一目的頁區塊間的頁區塊複製操作,該頁區塊複製操作將該區段中該來源頁區塊一部份的資料移轉至該主要陣列的該目的頁區塊一部分中,且將該主要陣列中該來源頁區塊一部份的資料移轉至該冗餘陣列的該目的頁區塊一部分中。
此處也描述許多不同的實施例。
對此多重區段冗餘系統,在第4圖中提供一種新的複製寫回程式化機制。在此新的複製寫回程式化機制中,在第5步驟與最後步驟間增加了一個額外的步驟。在此額外的步驟中,此頁區塊緩衝器自來源頁區塊為基的修復改變為目的頁區塊為基的修復。
第4圖是一複製寫回程式化操作的流程圖。舉例而言,在一反及閘快閃記憶體,此複製寫回程式化操作直接複製一個頁區塊到另一個頁區塊而簿需要自此積體電路讀取出資料。
首先,接收一複製寫回讀取命令。在此來源頁區塊中的資料自陣列轉移到頁區塊緩衝器。在一範例中,於內部程序完成後沒有資料被讀出。在某些實施例中,假如之後有需要此資料可以被讀出及調整。此來源頁區塊在一第一冗餘區段中。在一特定冗餘區段的主要記憶體中的缺陷可以由相同冗餘區段中的冗餘記憶體修復。
之後,發出此複製寫回程式化命令系列。在此複製寫回程式化命令系列中,複製寫回命令先發出,隨後跟著位址輸入。之後,假如需要的話資料被發出。此資料可以是錯誤更正至來源頁區塊或是新資料被加到此來源頁區塊。在此資料輸入階段,此頁區塊緩衝器資料結構仍會跟著此第一冗餘區段分配。接著,此複製寫回程式化命令被發出以開始此程式化操作。
之後,於頁區塊緩衝器中的資料被調整以考量來源頁區塊冗餘分配與目的頁區塊冗餘分配。如此的考量係解決許多不同的問題。舉例而言,來源頁區塊中任何缺陷的位置或許與目的頁區塊中任何缺陷的位置相同或不同。在另一範例中,即使是來源頁區塊中任何缺陷的位置與目的頁區塊中缺陷的位置相同,冗餘記憶體中修復缺陷的位置或許與來源頁區塊或是目的頁區塊中的位置相同或不同。
之後,於記憶裝置外的的頁區塊緩衝器被複製至目的頁區塊。此目的頁區塊是在一第二冗餘區段中。因為來源頁區塊與目的頁區塊是在不同的冗餘區段中,自冗餘陣列至主要陣列的分配可以是不同的。舉例而言,在第一冗餘區段中,此冗餘陣列的一特定行修復主要陣列中一個或多個缺陷,但是在第二冗餘區段中,此冗餘陣列的另一特定行修復主要陣列與特定行相同行中的一個或多個缺陷。在另一範例中,在第二冗餘區段中,此冗餘陣列的與特定行相同行並不分配用來修復任何缺陷,或是主要陣列與特定行相同行中並不具有任何缺陷。調整頁區塊緩衝器的先前步驟考量了如此情況。
最後,完成此複製寫回程式化操作。
第5~7圖記憶陣列及頁區塊緩衝器的圖示,顯示此複製寫回程式化操作的步驟,其中記憶陣列包括一個主要記憶陣列及一冗餘記憶陣列,且此頁區塊緩衝器包括一個主要頁區塊緩衝器及一冗餘頁區塊緩衝器。
第5圖顯示記憶陣列中冗餘區段1的來源頁區塊複製至頁區塊緩衝器。具體而言,此來源頁區塊主要陣列部分中的資料複製至此主要頁區塊緩衝器,且來源頁區塊冗餘陣列部分中的資料複製至此冗餘頁區塊緩衝器。之後,頁區塊緩衝器中具有來源頁區塊的一個複製版本。在一實施例中,一記憶頁區塊是256位元組;在其他的實施例中,可以具有其他的大小。
第6圖顯示在此頁區塊緩衝器中之來源頁區塊的複製版本以此處所討論的方式調整。之後,頁區塊緩衝器中的內容考量來源頁區塊冗餘分配與目的頁區塊冗餘分配而加以調整。
第7圖顯示資料自此頁區塊緩衝器轉移至記憶陣列中冗餘區段3的目的頁區塊。具體而言,此主要頁區塊緩衝器中的資料複製至此目的頁區塊的主要陣列部分中,且此冗餘頁區塊緩衝器中的資料複製至此目的頁區塊的冗餘陣列部分中。之後,目的頁區塊中具有來源頁區塊的一個複製版本。
第8圖顯示一記憶陣列劃分為多重冗餘區段,其偵測一特定區段之此主要陣列中的缺陷由相同區段中的冗餘陣列修復。
在此範例安排中,主要陣列以下列方式劃分為多重冗餘區段。冗餘區段SEG1、SEG2、SEG3、SEG4分割主要陣列與冗餘陣列兩者。其他的實施例中具有不同數目的冗餘區段。主要陣列的區塊0~255是冗餘區段1,主要陣列的區塊256~511是冗餘區段2,主要陣列的區塊512~767是冗餘區段3,主要陣列的區塊768~1023是冗餘區段4。其他的實施例在不同區塊中具有不同數目的區段。根據如此的安排,在主要陣列一特定區塊中的缺陷可以由此分配之冗餘區段中的冗餘陣列修復。多個冗餘區段可以提升效率,因為此冗餘陣列的一特定單元例如是一冗餘行,可以修復主要陣列在不同冗餘區段中的缺陷。
第9圖顯示於一特定冗餘區段內的來源頁區塊冗餘分配,其中於此冗餘陣列中的來源頁區塊特定部份被分配為修復主要陣列中來源頁區塊特定部份的一個或多個缺陷。
此來源頁區塊是位於此記憶陣列的冗餘區段1中。此來源頁區塊的主要陣列部分M3及M6具有缺陷。這些缺陷由來源頁區塊冗餘分配之來源頁區塊的冗餘陣列部分R1及R2取代。因為此來源頁區塊冗餘分配,例如是讀取、程式化或抹除等使用來源頁區塊的主要陣列部分M3及M6位址之記憶體操作,事實上是由其各自的來源頁區塊的冗餘陣列部分R1及R2來執行。
第10圖顯示於一特定冗餘區段內的目的頁區塊冗餘分配,其中於此冗餘陣列中的目的頁區塊特定部份被分配為修復主要陣列中目的頁區塊特定部份的一個或多個缺陷。
此目的頁區塊是位於此記憶陣列的冗餘區段3中。此目的頁區塊的主要陣列部分M1、M3及M7具有缺陷。這些缺陷由目的頁區塊冗餘分配之來源頁區塊的冗餘陣列部分R1~R3取代。因為此目的頁區塊冗餘分配,例如是讀取、程式化或抹除等使用目的頁區塊的主要陣列部分M1、M3及M7位址之記憶體操作,事實上是由其各自的目的頁區塊的冗餘陣列部分R1~R3來執行。
第9圖顯示考量來源頁區塊冗餘分配之自來源頁區塊至目的頁區塊的複製寫回程式化操作的一個範例,而第10圖顯示考量目的頁區塊冗餘分配的一個範例。
第11圖顯示複製寫回程式化操作在不同步驟中及在不同步驟之不同階段中信號值的一個表格。
以下列表解釋第11圖中不同信號的意義。
YREDx:包括YRED1~YRED3,選取R1~R3
YRED1:選取R1做為輸入/輸出資料
YRED2:選取R2做為輸入/輸出資料
YRED3:選取R3做為輸入/輸出資料
YDISABLE:將正常Y輸入/輸出資料路徑失能(當YREDx≠0)
SEGxRED:區段X的Y冗餘暫存器電路(包括SEG1~4 RED)
SEG1 RED:區段1的暫存器電路
SEG2 RED:區段2的暫存器電路
SEG3 RED:區段3的暫存器電路
SEG4 RED:區段4的暫存器電路
YPREDECODER:M1~M8路徑選擇的解碼器電路YADDR_PB
YMUX:自R1~R3及M1~M8選擇輸入/輸出資料路徑
YADDR_PB:頁區塊緩衝器的Y位址(自冗餘YADD及正常Y位址中選擇)
YADDR:正常Y位址
Ymn:選擇M1~M8
這些複製寫回程式化操作中的不同步驟及在不同階段係在第11圖中描述。此外,這些複製寫回程式化操作中的不同步驟及在不同階段也在第12、13及14~16圖中的方塊圖描述,其顯示頁區塊緩衝器及複製寫回程式化操作中的其他電路。
第12、13及14~16圖中的頁區塊緩衝器包括一冗餘頁區塊緩衝器及主要頁區塊緩衝器。冗餘頁區塊緩衝器包括R1、R2、R3部分。而主要頁區塊緩衝器包括M1、M2、M3、M4、M5、M6、M7、M8部分。在其他的實施例中,冗餘頁區塊緩衝器及/或主要頁區塊緩衝器可以具有其他數目的部分。
第12、13及14~16圖中的暫時暫存器或是冗餘暫存器包括TR1、TR2、TR3部分。冗餘頁區塊緩衝器的數目與暫時暫存器中的部分數目匹配。在其他的實施例中,暫時暫存器中可以具有其他數目的部分。
關於複製寫回程式化操作的簡短描述係在第8圖中描述,以及在第12、13及14~16圖中的方塊圖描述。
於第1步驟時,冗餘頁區塊緩衝器的有效部分R1~R3被複製到暫時暫存器TR1~TR3部分中。於第2步驟時,暫時暫存器TR1~TR3的有效部分被複製到主要頁區塊緩衝器M1~M8的對應部分中。暫時暫存器TR1~TR3的有效部分與主要頁區塊緩衝器M1~M8的對應部分係由來源頁區塊冗餘分配來決定,其係將來源頁區塊M1~M8的缺陷位置利用來源頁區塊的冗餘記憶體的位置R1~R3取代。
在另一範例中,將第2與第3步驟交換,例如以下的第17圖中所示。
關於此複製寫回程式化操作的一個更詳細的描述會於以下在第11圖的表格中以及第12~16圖的方塊圖中加以描述。
於第1步驟時,冗餘頁區塊緩衝器的資料被儲存到暫時暫存器中。第12圖是第1步驟時頁區塊緩衝器及其他電路的方塊圖。在第12圖中,圓圈1和圓圈2指示各自的提取階段Load 1和Load 2。
在此範例中,此冗餘頁區塊緩衝器3個部分R1、R2、R3中的2個部分R1、R2是有效的。所以於第1步驟時,兩個提取階段Load 1和Load 2複製冗餘頁區塊緩衝器中的2個有效部分R1、R2至暫時暫存器3個部分TR1、TR2、TR3中的2個部分TR1、TR2。在另一範例中,此冗餘頁區塊緩衝器中的較少部分是有效的,所以需要較少的提取階段。在另一個範例中,此冗餘頁區塊緩衝器中的更多部分是有效的,所以需要更多的提取階段。而在另一個範例中,此冗餘頁區塊緩衝器中具有不同數目部分是有效的。
在提取階段Load 1時,冗餘頁區塊緩衝器中的R1被複製到暫時暫存器中的TR1。因為冗餘頁區塊緩衝器中的R1被存取,信號YRED1是1而信號YRED2和YRED3是0。因為信號YREDx中至少一個是1,所以信號YDISABLE是1。並不需要去管YADDR_PB為何,因為在步驟1中辨識出冗餘頁區塊緩衝器中的有效部分R1、R2已經足夠了。因為主要頁區塊緩衝器M1~M8並未被存取,Ymn是0。YREDx的多工器MUX選取冗餘區段電路SEG1,其存取辨識冗餘頁區塊緩衝器中的有效部分R1、R2。因為主要頁區塊緩衝器M1~M8並未被存取,並不需要去管YADDR_PB的多工器MUX為何。YADDR_RED的多工器MUX是YADDR,因為並沒有任何正在進行的冗餘比較來決定在主要頁區塊緩衝器中的相同位置是否同時代表來源頁區塊及目的頁區塊之一個缺陷位置。
在提取階段Load 2時,冗餘頁區塊緩衝器中的R2被複製到暫時暫存器中的TR2。因為冗餘頁區塊緩衝器中的R2被存取,信號YRED2是1而信號YRED1和YRED3是0。
在步驟2中,暫時暫存器中的資料被寫入頁區塊緩衝器中。如此是由來源頁區塊冗餘分配決定,其將來源頁區塊內之主要陣列位置M1~M8中的一組缺陷由來源頁區塊對應的冗餘區段SEG1~SEG4之冗餘記憶體R1~R3的特定部份取代。在某些情況下,如此也可以由目的頁區塊冗餘分配決定,其將來源頁區塊內之主要陣列位置M1~M8中的一組缺陷由目的頁區塊對應的冗餘區段SEG1~SEG4之冗餘記憶體R1~R3的特定部份取代。
在此範例中,暫時暫存器3個部分TR1、TR2、TR3中的2個部分TR1、TR2是有效的。所以於步驟2中,兩個寫入階段Write 1和Write 2將暫時暫存器的2個部分TR1、TR2移轉至主要頁區塊緩衝器之對應的M1~M8部分之中。然而,在某些情況下,移轉至主要頁區塊緩衝器之對應的M1~M8部分之中或許會被重新導向至冗餘頁區塊緩衝器之對應的R1~R3部分中。冗餘頁區塊緩衝器R1~R3與主要頁區塊緩衝器M1~M8之間的對應關係是由來源頁區塊冗餘分配決定,其將來源頁區塊內之主要陣列位置M1~M8中的一組缺陷由來源頁區塊對應的冗餘記憶體R1~R3的位置取代。
然而,來源頁區塊冗餘分配是將來源頁區塊內之主要陣列位置M1~M8中的一組缺陷由來源頁區塊對應的冗餘記憶體R1~R3的位置取代。如果任何一個M1~M8的位置是同時存在於來源頁區塊冗餘分配及目的頁區塊冗餘分配,則轉移至主要頁區塊緩衝器之對應的M1~M8部分之中會被重新導向至冗餘頁區塊緩衝器之對應的R1~R3部分中。此冗餘頁區塊緩衝器之對應的R1~R3部分是由目的頁區塊冗餘分配所決定。
在另一範例中,暫時暫存器中的較少部分保留資料,其需要較少的寫入階段。在另一範例中,暫時暫存器中的更多部分保留資料,其需要更多的寫入階段。在另一範例中,暫時暫存器中的不同部分保留資料,其需要不同的寫入階段。
第13圖是第2步驟時頁區塊緩衝器及其他電路的方塊圖。在第13圖中,圓圈1和圓圈2指示各自的寫入階段Write 1和Write 2。
在第1寫入階段Write 1時,暫時暫存器TR1中的資料被寫入冗餘頁區塊緩衝器R2中。來源頁區塊冗餘分配將主要來源頁區塊內之位置M3使用冗餘來源頁區塊之R1位置修復。此來源頁區塊冗餘分配指示最初暫時暫存器TR1的資料被移轉至主要頁區塊緩衝器的R3位置。然而,目的頁區塊冗餘分配將主要目的頁區塊內之位置M3使用目的來源頁區塊之R2位置修復。主要位址M3由來源頁區塊冗餘分配與目的頁區塊冗餘分配所分享。所以代替將暫時暫存器TR1中的資料被移轉至冗餘頁區塊緩衝器R2中。
第11圖顯示於寫入階段Write 1時,多重區段的冗餘電路之方塊示意圖。於第11圖中被虛線包圍之冗餘電路顯示第10圖中被虛線包圍之冗餘電路的內部細節。在不同記憶體頁區塊中冗餘位址與主要位址的對應關係是儲存在冗餘電路中不同冗於區段中,此冗餘電路也被稱為SEGx RED電路。藉由提供正常Y位址YADDR至多工器MUX,此冗餘電路致能冗餘記憶體響應一匹配的位址。對於冗餘匹配比較,此冗餘電路提供信號YADDR_RED、和一個主要位址的Y位址。在正常操作中,信號YADDR_RED選取YADDR路徑。在特殊情況下,SEGm RED YADDR被選取來進行SEGn RED冗餘匹配比較。舉例而言,顯示於第11圖中,在第2步驟之第1寫入階段Write 1時,此SEG1 RED冗餘電路輸出YADDR_RED=主要位址M3至SEG3 RED冗餘電路作為冗餘位址匹配。之後,如第10圖中所示,YRED2為1因為SEG3 RED冗餘電路中的主要位址M3由冗餘位址R2修復。
因為資料移轉至冗餘頁區塊緩衝器R2中,信號YRED2是1而信號YRED1和YRED3是0。因為信號YREDx中至少一個是1,所以信號YDISABLE是1。YADDR_PB是M3,因為對來源頁區塊而言,SEG1 RED電路,對應的主要位址M3具有冗餘位址R1/TR1。因為主要頁區塊緩衝器M1~M8並未被存取,Ymn是0。YREDx的多工器MUX選取冗餘區段電路SEG3,對目的頁區塊而言,對應的主要位址M3具有冗餘位址R2。YADDR_RED的多工器MUX是SEG1,因為SEG1 RED電路,對應的冗餘TR1具有主要位址M3。YADDR_RED的多工器MUX是M3,因為正在進行的冗餘比較來決定相同的主要位址M3是否同時代表來源頁區塊及目的頁區塊之一個缺陷位置。
在第2寫入階段Write 2時,暫時暫存器TR2中的資料被移轉至主要頁區塊緩衝器得M6中。來源頁區塊冗餘分配將主要來源頁區塊內之位置M6使用冗餘來源頁區塊之R2位置修復。此來源頁區塊冗餘分配指示暫時暫存器TR2中的資料被移轉至主要頁區塊緩衝器得M6中。
因為並沒有存取在冗餘頁區塊緩衝器的位置R1~R3中的資料,信號YRED1、YRED2和YRED3是0。因為沒有YREDx的信號是1,YDISABLE是0。YADDR_PB是M6,因為對SEG1 RED電路,-對來源頁區塊而言-對應主要位址M6的冗餘位址是R2/TR2。因為主要頁區塊緩衝器位址M6被寫入,Ymn是M6。YADDR_PB的多工器MUX是SEG3,-對目的頁區塊而言-檢查是否具有相同的位址同時被來源頁區塊及目的頁區塊分享。YADDR_PB的多工器MUX是SEG1,因為SEG1 RED電路,對應冗餘位址TR2的主要位址是M6。YADDR_RED是M6,因為正在進行的冗餘比較來決定相同的主要位址M6是否同時代表來源頁區塊及目的頁區塊之一個缺陷位置。
於步驟3時,主要頁區塊緩衝器之M1~M8部分被複製到對應的冗餘暫存器R1~R3部分之一中。冗餘暫存器位置R1~R3與主要頁區塊緩衝器位置M1~M8之間的對應是由目的頁區塊冗餘分配決定,其係將目的頁區塊位置M1~M8的一組缺陷由目的頁區塊中的冗餘記憶體位址R1~R3來取代。然而,若是在來源頁區塊冗餘分配及目的頁區塊冗餘分配兩者中的主要頁區塊位址M1~M8皆被修復時,自主要頁區塊緩衝器之M1~M8部分複製或轉移到對應的冗餘暫存器R1~R3部分可以跳過;因為在如此情況下,自主要頁區塊緩衝器之M1~M8部分複製或轉移到對應的冗餘暫存器R1~R3部分之操作已經在步驟2中發生。
在此範例中,冗餘頁區塊緩衝器中所有的三個部分R1、R2、R3皆是有效的。所以於步驟3時,三個讀取階段READ1、READ2、READ3讀取主要頁區塊緩衝器之M1~M8部分,其是存在於目的頁區塊冗餘分配中。此外,於步驟3時,在每一個讀取階段之後,一個寫入階段將資料自主要頁區塊緩衝器寫入對應的冗餘暫存器R1~R3部分之一者。冗餘暫存器位置R1~R3與主要頁區塊緩衝器位置M1~M8之間的對應是由目的頁區塊冗餘分配決定,其係將目的頁區塊位置M1~M8的一組缺陷由目的頁區塊中的冗餘記憶體位址R1~R3來取代。然而,若是在來源頁區塊冗餘分配及目的頁區塊冗餘分配兩者中的主要頁區塊位址M1~M8皆被修復時,自主要頁區塊緩衝器之M1~M8部分複製或轉移到對應的冗餘暫存器R1~R3部分可以跳過。因此,在此範例中,第1寫入階段Write 1於第1讀取階段READ1之後,第3寫入階段Write 3於第3讀取階段READ3之後,但是於第2讀取階段READ2之後跳過第2寫入階段Write 2。
第14圖是第3步驟時階段READ1和Write 1之頁區塊緩衝器及其他電路的方塊圖。
在第1讀取階段Read 1時,主要頁區塊緩衝器之M1位置的資料被讀取。在第1寫入階段Write 1時,主要頁區塊緩衝器之M1位置的資料被寫入至冗餘頁區塊緩衝器位置R1中。目的頁區塊冗餘分配將主要目的頁區塊內之位置M1使用冗餘目的頁區塊之R1位置修復。之後會再對第1讀取階段Read 1及第1寫入階段Write 1詳細描述。
在第1讀取階段Read 1時,因為並沒有存取在冗餘頁區塊緩衝器的位置R1~R3中的資料,信號YRED1、YRED2和YRED3是0。因為沒有YREDx的信號是1,YDISABLE是0。YADDR_PB是M1,因為對SEG3 RED電路,-對目的頁區塊而言-對應主要位址M1的冗餘位址是R1。因為主要頁區塊緩衝器位址M1被讀取,Ymn是M1。YREDx的多工器MUX選取冗餘區段電路SEG3,-對目的頁區塊而言。YADDR_PB的多工器MUX是SEG3,因為SEG3 RED電路,對應冗餘位址R1的主要位址是M1。YADDR_RED的的多工器MUX是YADDR,因為目前並沒有正在進行的冗餘比較來決定相同的主要位址是否同時代表來源頁區塊及目的頁區塊之一個缺陷位置。
在第1寫入階段Write 1時,因為資料移轉至冗餘頁區塊緩衝器R1中,信號YRED1是1而信號YRED2和YRED3是0。因為信號YREDx中至少一個是1,所以信號YDISABLE是1。YADDR_PB是M1,因為對目的頁區塊而言,SEG3 RED電路,對應的主要位址M1具有冗餘位址R1。因為主要頁區塊緩衝器M1~M8並未被存取,Ymn是0。YREDx的多工器MUX選取冗餘區段電路SEG3,對目的頁區塊而言,對應的主要位址M1具有冗餘位址R1。YADDR_RED的多工器MUX是YADDR,因為目前並沒有正在進行的冗餘比較來決定相同的主要位址是否同時代表來源頁區塊及目的頁區塊之一個缺陷位置。
第15圖是第3步驟時階段READ2之頁區塊緩衝器及其他電路的方塊圖。
在第2讀取階段Read 2時,主要頁區塊緩衝器之M3位置的資料被讀取。此時並沒有第2寫入階段Write 2,因為其被跳過。第2讀取階段Read 2的細節大致與第1讀取階段Read 1相同,除了被讀取的主要頁區塊緩衝器位置之外。
第16圖是第3步驟時階段READ3和Write 3之頁區塊緩衝器及其他電路的方塊圖。
在第3讀取階段Read 3時,主要頁區塊緩衝器之M7位置的資料被讀取。在第3寫入階段Write 3時,主要頁區塊緩衝器之M7位置的資料被寫入至冗餘頁區塊緩衝器位置R3中。目的頁區塊冗餘分配將主要目的頁區塊內之位置M7使用冗餘目的頁區塊之R3位置修復。第3讀取階段Read 3的細節大致與第1讀取階段Read 1相同,除了被讀取的主要頁區塊緩衝器位置之外。第3寫入階段Write 3的細節大致與第1寫入階段Write 1相同,除了被寫入的冗餘頁區塊緩衝器位置之外。
第17圖顯示複製寫回程式化操作在不同步驟中及在不同步驟之不同階段中信號值的一個表格,其步驟順序係和第11圖的表格不同。
以下將第11圖與第17圖進行比較。步驟1在第11圖與第17圖中相同。第17圖中的步驟2是第11圖中的步驟3。然而,第17圖中的步驟2於第2讀取階段Read 2之後包括第2寫入階段Write 2。第17圖中的步驟3是第11圖中的步驟2。
第18圖是第2步驟時階段READ2和Write 2之頁區塊緩衝器及其他電路的方塊圖。第18圖中的步驟2係將第11圖中的步驟3稍作修改,於第2讀取階段Read 2之後包括第2寫入階段Write 2。
第19圖顯示根據本發明一實施例之積體電路的簡化示意圖,其包括進行此處揭露之複製寫回程式化操作與頁區塊緩衝器。
其中積體電路750包括記憶陣列700。一字元線解碼器701與沿著記憶陣列700列方向安排之複數條字元線702耦接且電性溝通。一位元線(行)解碼器及頁區塊緩衝電路703與沿著記憶陣列700行方向安排之複數條位元線704耦接且電性溝通。位址係由匯流排705提供給位元線解碼器701及位元線解碼器及頁區塊緩衝電路703。方塊706中的感應電路(感應放大器)及資料輸入結構,包括電壓及/或電流源經由資料匯流排707與位元線解碼器及頁區塊緩衝電路703耦接。資料由積體電路750上的輸入/輸出埠或是其他於積體電路750內部或外的資料源經由資料輸入線711提供給方塊706中的資料輸入結構。積體電路750中可以包含其他電路,例如泛用目的處理器或特殊目的應用電路,或是模組組合以提供由記憶體陣列700所支援的系統單晶片功能。資料經由資料輸出線715,自方塊706中的感應放大器提供至積體電路750上的輸入/輸出埠或是積體電路750內部/外部的其他資料終端。
在本實施例中所使用的控制器709係使用了偏壓調整狀態機構,以控制由偏壓調整電壓及電流供應源708以施加偏壓調整供應電壓的應用,以進行此處所描述之許多操作。這些操作可以包括字元線和位元線的讀取、程式化、抹除、抹除驗證及程式化驗證電壓及/或電流。該控制器709也可以執行複製寫回程式化操作,其考量於位元線解碼器及頁區塊緩衝電路703中的一個或多個資料改變時之來源頁區塊冗餘分配及目的頁區塊冗餘分配。該控制器709可利用特殊目的邏輯電路而應用,如熟習該項技藝者所熟知。在替代實施例中,該控制器709包括了通用目的處理器,其可使於同一積體電路,以執行一電腦程式而控制裝置的操作。在又一實施例中,該控制器709係由特殊目的邏輯電路與通用目的處理器組合而成。
為了清楚的目的,在不同實施例中,此名詞"複製"係用來表示在來源與目的中相同資料的重製。在不同實施例中,此名詞"移轉"係用來表示資料自來源至目的間相同資料的重製,其中來源資料資料或許會或不會改變。
本發明之較佳實施例與範例詳細揭露如上,惟應瞭解為上述範例僅作為範例,非用以限制專利之範圍。就熟知技藝之人而言,自可輕易依據下列申請專利範圍對相關技術進行修改與組合。
750...積體電路
700‧‧‧非揮發記憶胞陣列
701‧‧‧字元線解碼器
702‧‧‧字元線
703‧‧‧行解碼器及頁區塊緩衝電路
704‧‧‧位元線
705‧‧‧匯流排
707‧‧‧資料匯流排
706‧‧‧感測放大器/資料輸入結構
709‧‧‧程式化、抹除及讀取調整偏壓及複製寫回程式化狀態機構
708‧‧‧偏壓調整供應電壓
711‧‧‧資料輸入線
715‧‧‧資料輸出線
第1圖為一個修復整個缺陷行之冗餘行。
第2圖為複製寫回程式化操作的流程圖。
第3圖顯示一個分割成多重修復區段的冗餘行。
第4圖是一複製寫回程式化操作的流程圖,其具有內部資料移動的操作。
第5~7圖記憶陣列及頁區塊緩衝器的圖示,顯示此複製寫回程式化操作的步驟,其中記憶陣列包括一個主要記憶陣列及一冗餘記憶陣列,且此頁區塊緩衝器包括一個主要頁區塊緩衝器及一冗餘頁區塊緩衝器。
第8圖顯示一記憶陣列劃分為多重冗餘區段,其偵測一特定區段之此主要陣列中的缺陷由相同區段中的冗餘陣列修復。
第9圖顯示於一特定冗餘區段內的來源頁區塊冗餘分配,其中於此冗餘陣列中的來源頁區塊特定部份被分配為修復主要陣列中來源頁區塊特定部份的一個或多個缺陷。
第10圖顯示於一特定冗餘區段內的目的頁區塊冗餘分配,其中於此冗餘陣列中的目的頁區塊特定部份被分配為修復主要陣列中目的頁區塊特定部份的一個或多個缺陷。
第11圖顯示複製寫回程式化操作在不同步驟中及在不同步驟之不同階段中信號值的一個表格。
第12圖是複製寫回程式化操作第1步驟時頁區塊緩衝器及其他電路的方塊圖,於此步驟中資料自頁區塊緩衝器轉移至暫時暫存器,特別是自包括冗餘頁區塊緩衝器的頁區塊緩衝器部分轉移。
第13圖是複製寫回程式化操作第2步驟時頁區塊緩衝器及其他電路的方塊圖,於此步驟中資料自暫時暫存器轉移至頁區塊緩衝器,其考量來源頁區塊冗餘分配。頁區塊頁區塊
第14~16圖是複製寫回程式化操作第3步驟時頁區塊緩衝器及其他電路的方塊圖,於此步驟中資料在頁區塊緩衝器內移轉,特別是自主要頁區塊緩衝器轉移至冗餘頁區塊緩衝器,其考量目的頁區塊冗餘分配。
第17圖顯示複製寫回程式化操作在不同步驟中及在不同步驟之不同階段中信號值的一個表格,其步驟順序係和第11圖的表格不同。
第18圖是複製寫回程式化操作第2步驟時頁區塊緩衝器及其他電路的方塊圖,於此步驟中資料在頁區塊緩衝器內移轉,特別是自主要頁區塊緩衝器轉移至冗餘頁區塊緩衝器,其考量目的頁區塊冗餘分配,顯示類似於第13圖中的資料分配改良。
第19圖顯示根據本發明一實施例之積體電路的簡化示意圖,其包括進行此處揭露之複製寫回程式化操作與頁區塊緩衝器。
Claims (23)
- 一種記憶裝置,包含:一記憶陣列,安排成:一主要陣列分割成複數個區段;以及一冗餘陣列分割成該些複數個區段與該主要陣列對應;其中該主要陣列的一特定區段中的一組缺陷位置由對應的該冗餘陣列的一特定區段中的一冗餘記憶體取代;一控制電路,支援介於該記憶陣列的一來源頁區塊與該記憶陣列的一目的頁區塊間的頁區塊複製操作,該來源頁區塊和該目的頁區塊在該些複數個區段中不同的區段,該頁區塊複製操作將該冗餘陣列中該來源頁區塊一部份的資料移轉至該主要陣列的該目的頁區塊一部分中;以及其中,該控制電路將該主要陣到的該特定區段中的該組缺陷位置,由對應的該冗餘陣列的該特定區段中的該冗餘記憶體取代之,使得定址到該主要陣列的該特定區段中的該組缺陷位置的記憶體操作,重新導向至對應的該冗餘陣列的該特定區段中的該冗餘記憶體。
- 如申請專利範圍第1項之記憶裝置,包括:其中該頁區塊複製操作是一複製寫回程式化操作,其自該主要陣列中該來源頁區塊複製資料至主要陣列中該目的頁區塊而不需要將資料移轉進出該記憶裝置。
- 如申請專利範圍第1項之記憶裝置,包括:其中該頁區塊複製操作是一複製寫回程式化操作,其自該 記憶陣列中該來源頁區塊複製資料至記憶陣列中該目的頁區塊,且執行下列至少一者:將資料移轉出該記憶裝置或將資料移轉至該記憶裝置。
- 如申請專利範圍第1項之記憶裝置,包括:其中該主要陣列安排成行及列,該冗餘陣列包含一組冗餘行,且該些複數個區段分割成該主要陣列的該些行及該冗餘陣列的該組冗餘行分割成複數組的列,使得該主要陣列之一特定組的列中之一組缺陷位置由該冗餘陣列的該特定組的列中之冗餘記憶體取代。
- 如申請專利範圍第1項之記憶裝置,更包括:一頁區塊緩衝電路,包括一主要頁區塊緩衝器與該主要陣列對應及一冗餘頁區塊緩衝器與該冗餘陣列對應,其中該控制電路,支援該頁區塊複製操作,將在該頁區塊緩衝器中具有該來源頁區塊的一個副本之資料具有一個或多個改變。
- 如申請專利範圍第1項之記憶裝置,更包括:一頁區塊緩衝電路,包括一主要頁區塊緩衝器與該主要陣列對應及一冗餘頁區塊緩衝器與該冗餘陣列對應,其中一來源頁區塊冗餘分配使用該來源頁區塊之對應冗餘區段的該冗餘記憶體之特定部分取代該來源頁區塊之該主要陣列中的該組缺陷位置;一目的頁區塊冗餘分配使用該目的頁區塊之對應冗餘區段的該冗餘記憶體之特定部分取代該目的頁區塊之該主要陣列中的該組缺陷位置;該控制電路,支援該頁區塊複製操作,將在該頁區塊緩衝 器中具有該來源頁區塊的一個副本之資料具有一個或多個改變,該一個或多個改變考量該來源頁區塊冗餘分配及該目的頁區塊冗餘分配。
- 如申請專利範圍第1項之記憶裝置,更包括:一頁區塊緩衝電路,包括一主要頁區塊緩衝器與該主要陣列對應及一冗餘頁區塊緩衝器與該冗餘陣列對應;以及暫時暫存器與該冗餘頁區塊緩衝器對應,其中該來源頁區塊具有包括一主要來源頁區塊於該主要陣列中及一冗餘來源頁區塊於該冗餘陣列中的部分;該目的頁區塊具有包括一主要目的頁區塊於該主要陣列中及一冗餘目的頁區塊於該冗餘陣列中的部分;一主要位址機制由該主要來源頁區塊、該主要目的頁區塊及該主要頁區塊緩衝器分享,使得該主要位址機制的一主要位址辨識該主要來源頁區塊、該主要目的頁區塊及該主要頁區塊緩衝器中的對應部分;一冗餘位址機制由該冗餘來源頁區塊、該冗餘目的頁區塊、該冗餘頁區塊緩衝器及該暫時暫存器分享,使得該冗餘位址機制的一冗餘位址辨識該冗餘來源頁區塊、該冗餘目的頁區塊、該冗餘頁區塊緩衝器及該暫時暫存器的對應部分;一來源頁區塊冗餘分配使用該冗餘來源頁區塊之特定部分取代該主要來源頁區塊中的該組缺陷位置,其係藉由分配該冗餘來源頁區塊之一個或多個冗餘位址來取代該主要來源頁區塊中的該組缺陷位置之一個或多個主要位址;一目的頁區塊冗餘分配使用該冗餘目的頁區塊之特定部分取代該主要目的頁區塊中的該組缺陷位置,其係藉由分配該冗餘目的頁區塊之一個或多個冗餘位址來取代該主要目的頁區塊中的該組缺陷位置之一個或多個主要位址。
- 如申請專利範圍第7項之記憶裝置,其中該主要位址對在該記憶陣列一相同行中的該主要陣列的部分而言是相同的;以及其中該冗餘位址對在該冗餘陣列一相同行中的該冗餘陣列的部分而言是相同的。
- 如申請專利範圍第7項之記憶裝置,其中該控制電路藉由以下支援該頁區塊複製操作:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;以及然後自該暫時暫存器的至少一特定冗餘位址轉移資料到該主要頁區塊緩衝器的至少一特定主要位址,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊之至少一特定冗餘位址來修復該主要來源頁區塊的至少一特定主要位址。
- 如申請專利範圍第7項之記憶裝置,其中該控制電路藉由以下支援該頁區塊複製操作:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;以及然後自該主要頁區塊緩衝器的至少一特定主要位址轉移資料到該冗餘頁區塊緩衝器的至少一特定冗餘位址,其中該目的頁區塊冗餘分配使用該冗餘目的頁區塊之至少一特定冗餘位址來修復該主要目的頁區塊的至少一特定主要位址。
- 如申請專利範圍第7項之記憶裝置,其中該控制電路藉由以下支援該頁區塊複製操作:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;自該暫時暫存器的一個或多個特定冗餘位址之一第一組移轉資料至該主要頁區塊緩衝器的一個或多個特定主要位址之一第一組,其中其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊之一個或多個特定冗餘位址之該第一組來修復該主要來源頁區塊的一個或多個特定主要位址之該第一組;以及然後自該主要頁區塊緩衝器的一個或多個特定主要位址之一第二組移轉資料至該冗餘頁區塊緩衝器的一個或多個特定冗餘位址之一第二組,其中該目的頁區塊冗餘分配使用該冗餘目的頁區塊之一個或多個特定冗餘位址之該第二組來修復該主要目的頁區塊的一個或多個特定主要位址之該第二組。
- 如申請專利範圍第7項之記憶裝置,其中該控制電路藉由以下支援該頁區塊複製操作:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;自該主要頁區塊緩衝器的一個或多個特定主要位址之一第一組移轉資料至該冗餘頁區塊緩衝器的一個或多個特 定冗餘位址之一第一組,其中該目的頁區塊冗餘分配使用該冗餘目的頁區塊之一個或多個特定冗餘位址之該第一組來修復該主要目的頁區塊的一個或多個特定主要位址之該第一組;以及然後自該冗餘頁區塊緩衝器的一個或多個特定冗餘位址之一第二組移轉資料至該主要頁區塊緩衝器的一個或多個特定主要位址之一第二組,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊之一個或多個特定冗餘位址之該第二組來修復該主要來源頁區塊的一個或多個特定主要位址之該第二組。
- 如申請專利範圍第7項之記憶裝置,其中該控制電路藉由以下支援該頁區塊複製操作:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;響應該來源頁區塊冗餘分配及該目的頁區塊冗餘分配而修復該主要來源頁區塊及該主要目的頁區塊的一相同位址,自該暫時暫存器之一第一冗餘位址移轉資料至該冗餘頁區塊緩衝器之一第二冗餘位址,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊的該第一冗餘位址而修復該主要來源頁區塊的該主要相同位址,且該目的頁區塊冗餘分配使用該冗餘目的頁區塊的該第二冗餘位址而修復該主要目的頁區塊的該主要相同位址。
- 如申請專利範圍第7項之記憶裝置,其中該控制電路藉由以下支援該頁區塊複製操作: 複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;響應該來源頁區塊冗餘分配及該目的頁區塊冗餘分配而修復該主要來源頁區塊及該主要目的頁區塊的一相同位址,自該暫時暫存器之一第一冗餘位址移轉資料至該冗餘頁區塊緩衝器之一第二冗餘位址,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊的該第一冗餘位址而修復該主要來源頁區塊的該主要相同位址,且該目的頁區塊冗餘分配使用該冗餘目的頁區塊的該第二冗餘位址而修復該主要目的頁區塊的該主要相同位址;以及然後自該主要頁區塊緩衝器的至少一個特定主要位址移轉資料至該冗餘頁區塊緩衝器的至少一個特定冗餘位址,除了在該至少一個特定主要位址包含於該主要相同位址的情況之外,其中該目的頁區塊冗餘分配使用該冗餘目的頁區塊之至少一個特定冗餘位址來修復該主要目的頁區塊的至少一個特定主要位址。
- 如申請專利範圍第1項之記憶裝置,其中:該頁區塊複製操作該主要陣列中該來源頁區塊一部份的資料移轉至該冗餘陣列的該目的頁區塊一部分中。
- 一種操作記憶體的方法,包括:將一主要陣列的一特定區段中的一組缺陷位置由對應的一冗餘陣列的一特定區段中的一冗餘記憶體取代;執行在由一記憶陣列中將該記憶陣列分隔成複數個區段中不同區段之介於該記憶陣列的一來源頁區塊與該記憶陣列的一 目的頁區塊間的一頁區塊複製操作,該頁區塊複製操作包括將該冗餘陣列中該來源頁區塊一部份的資料移轉至該主要陣列的該目的頁區塊一部分中之一轉移操作,其中該轉移操作是在將一頁區塊緩衝器中的資料頁區塊複製到該目的頁區塊之一個階段之前的操作;以及響應將該主要陣列的該特定區段中的該組缺陷位置由對應的該冗餘陣列的該特定區段中的該冗餘記憶體取代,將定址到該主要陣列的該特定區段中的該組缺陷位置的記憶體操作,重新導向至對應的該冗餘陣列的該特定區段中的該冗餘記憶體。
- 如申請專利範圍第16項之方法,包括:其中該頁區塊複製操作是一複製寫回程式化操作,其自該主要陣列中該來源頁區塊複製資料至主要陣列中該目的頁區塊而不需要將資料複製到該記憶裝置外的一緩衝器中。
- 如申請專利範圍第16項之方法,包括:其中該頁區塊複製操作是一複製寫回程式化操作,其自該主要陣列中該來源頁區塊複製資料至主要陣列中該目的頁區塊而不需要將資料移轉進出該記憶裝置。
- 如申請專利範圍第16項之方法,包括:其中該主要陣列安排成行及列,該冗餘陣列包含一組冗餘行,且該區段分割成該主要陣列的該些行且該冗餘陣列的該組冗餘行分割成複數組的列,使得該主要陣列之一特定組的列中之一組缺陷位置由該冗餘陣列的該特定組的列中之冗餘記憶體取代。
- 如申請專利範圍第16項之方法, 其中該頁區塊複製操作,將在該記憶陣列中的一頁區塊緩衝器之資料進行一個或多個改變,該頁區塊緩衝器具有該來源頁區塊的一個複製版本,該一個或多個改變考量該來源頁區塊冗餘分配及該目的頁區塊冗餘分配,該來源頁區塊冗餘分配使用該來源頁區塊之一對應區段的該冗餘記憶體特定部分取代該來源頁區塊之一主要陣列中的該組缺陷位置,且該目的頁區塊冗餘分配使用該目的頁區塊之該冗餘記憶體特定部分取代該目的頁區塊之一主要陣列中的該組缺陷位置。
- 如申請專利範圍第16項之方法,其中該頁區塊複製操作執行:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;以及然後自該暫時暫存器的至少一特定冗餘位址轉移資料到該主要頁區塊緩衝器的至少一特定主要位址,其中該來源頁區塊冗餘分配使用該冗餘來源頁區塊之至少一特定冗餘位址來修復該主要來源頁區塊的至少一特定主要位址。
- 如申請專利範圍第16項之方法,其中該頁區塊複製操作執行:複製該來源頁區塊至該頁區塊緩衝器及該暫時暫存器,使得該主要來源頁區塊被複製至該主要頁區塊緩衝器及該冗餘來源頁區塊被複製至該冗餘頁區塊緩衝器及該暫時暫存器;以及然後自該主要頁區塊緩衝器的至少一特定主要位址轉移資料到該冗餘頁區塊緩衝器的至少一特定冗餘位址,其中該目 的頁區塊冗餘分配使用該冗餘目的頁區塊之至少一特定冗餘位址來修復該主要目的頁區塊的至少一特定主要位址。
- 如申請專利範圍第16項之方法,其中該頁區塊複製操作該主要陣列中該來源頁區塊一部份的資料移轉至該冗餘陣列的該目的頁區塊一部分中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101106088A TWI457760B (zh) | 2012-02-23 | 2012-02-23 | 具有冗餘記憶體之記憶體陣列的資料複製方法及裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101106088A TWI457760B (zh) | 2012-02-23 | 2012-02-23 | 具有冗餘記憶體之記憶體陣列的資料複製方法及裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201335757A TW201335757A (zh) | 2013-09-01 |
TWI457760B true TWI457760B (zh) | 2014-10-21 |
Family
ID=49627409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101106088A TWI457760B (zh) | 2012-02-23 | 2012-02-23 | 具有冗餘記憶體之記憶體陣列的資料複製方法及裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI457760B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11626185B2 (en) | 2018-03-29 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices |
TWI823913B (zh) * | 2018-03-29 | 2023-12-01 | 南韓商三星電子股份有限公司 | 半導體記憶元件、記憶系統與替換半導體記憶元件的方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI648737B (zh) * | 2015-11-19 | 2019-01-21 | 鈺創科技股份有限公司 | 能夠快速寫入資料的記憶體電路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678195B2 (en) * | 1998-06-09 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with improved flexible redundancy scheme |
TW200807426A (en) * | 2006-03-24 | 2008-02-01 | Sandisk Corp | Non-volatile memory and method with redundancy data buffered in data latches for defective locations |
US20080229000A1 (en) * | 2007-03-12 | 2008-09-18 | Samsung Electronics Co., Ltd. | Flash memory device and memory system |
TW201101693A (en) * | 2009-06-24 | 2011-01-01 | Universal Scient Ind Co Ltd | Energy-saving pulse width modulation control system and method thereof |
-
2012
- 2012-02-23 TW TW101106088A patent/TWI457760B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678195B2 (en) * | 1998-06-09 | 2004-01-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with improved flexible redundancy scheme |
TW200807426A (en) * | 2006-03-24 | 2008-02-01 | Sandisk Corp | Non-volatile memory and method with redundancy data buffered in data latches for defective locations |
US20080229000A1 (en) * | 2007-03-12 | 2008-09-18 | Samsung Electronics Co., Ltd. | Flash memory device and memory system |
TW201101693A (en) * | 2009-06-24 | 2011-01-01 | Universal Scient Ind Co Ltd | Energy-saving pulse width modulation control system and method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11626185B2 (en) | 2018-03-29 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices |
TWI823913B (zh) * | 2018-03-29 | 2023-12-01 | 南韓商三星電子股份有限公司 | 半導體記憶元件、記憶系統與替換半導體記憶元件的方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201335757A (zh) | 2013-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8976604B2 (en) | Method and apparatus for copying data with a memory array having redundant memory | |
JP4576235B2 (ja) | 不揮発性メモリにおける欠陥のためのゾーン境界調整 | |
JP4504138B2 (ja) | 記憶システム及びそのデータコピー方法 | |
US7170802B2 (en) | Flexible and area efficient column redundancy for non-volatile memories | |
US20050268208A1 (en) | Semiconductor memory device and signal processing system | |
US7697347B2 (en) | Non-volatile memory device and method of driving the same | |
US8214698B2 (en) | Solid state storage system with improved data merging efficiency and control method thereof | |
JP4460967B2 (ja) | メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法 | |
TWI457760B (zh) | 具有冗餘記憶體之記憶體陣列的資料複製方法及裝置 | |
CN103295647B (zh) | 具有冗余存储器的存储器阵列的数据复制方法及装置 | |
US11049585B1 (en) | On chip block repair scheme | |
JP4849637B2 (ja) | メモリカード及びメモリコントローラ | |
WO2005081261A1 (ja) | 半導体記憶装置および半導体記憶装置の冗長制御方法 | |
JP4421615B2 (ja) | 記憶装置のバイアス印加方法、および記憶装置 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4177301B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP3934659B1 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
US20240160351A1 (en) | Apparatuses and methods for separate write enable for single-pass access of data, metadata, and parity information | |
JP2011198414A (ja) | 半導体記憶装置 | |
US20240161859A1 (en) | Apparatuses and methods for separate write enable for single-pass access of data, metadata, and parity information | |
US20240296096A1 (en) | Apparatuses and methods for selectable expansion of error correction capability | |
JP4273109B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
JP2006099696A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2006099517A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |